SU1015422A1 - Устройство дл формировани напр жений развертки - Google Patents

Устройство дл формировани напр жений развертки Download PDF

Info

Publication number
SU1015422A1
SU1015422A1 SU813367656A SU3367656A SU1015422A1 SU 1015422 A1 SU1015422 A1 SU 1015422A1 SU 813367656 A SU813367656 A SU 813367656A SU 3367656 A SU3367656 A SU 3367656A SU 1015422 A1 SU1015422 A1 SU 1015422A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
input
inputs
control unit
digital
Prior art date
Application number
SU813367656A
Other languages
English (en)
Inventor
Олег Александрович Придорогин
Татьяна Алексеевна Крыжановская
Original Assignee
Предприятие П/Я Г-4677
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4677 filed Critical Предприятие П/Я Г-4677
Priority to SU813367656A priority Critical patent/SU1015422A1/ru
Application granted granted Critical
Publication of SU1015422A1 publication Critical patent/SU1015422A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ, НАПРЯЖЕНИЙ РАЗВЕРТКИ, содержащее блок управлени  и цифроаналоговый преобразователь, причем вход блока управлени   вл етс  информационным входом устройства, а выход цифроаналогового преобразовател  - выходом устройства, отличающеес   тем, что, с целью повышени  точности формировани  напр жени  развертки, оно содержит цепочки, кажда  кз которых состоит из последовательно соединенных элемента НЕ, первого элемента И, первого элемента задержки и триггера и последовательно соединенных второго элемента И и второго элемента задержки, выход которого подключен к второму входу триггера, выходы триггеров подключены к соответствующим входг1М цифрраналогового преобразовател , входы элементов НЕ и первые входы вторых элементов И соединены с соответствующими выходами блока управлени , вторые входы первых и вторых элементов И  вл ютс  (О синхронизирующим входом устройства. 5 . сл 1. N9 V to

Description

Изобретение относитс  к вычислительной технике и может ёыть использовано дл  отображени  графической информации на экране электроннолучевой трубки.
Известно устройство дл  формировани  напр жени  развертки, содержащее дешифратор, посто нное запоминающее устройство, первый регистр, вход которого подключен к выходу де-. шифратора, а выход - к дирдным клю- 10 нам первого преобразовател  код-аналог , второй входной регистр, выход которого подключен к Диодным ключам второго преобразовател  код-аналог, операционный усилитель, к входу ко- 15 торого подключены выходы преобразователей l.
В данном устройстве на вход дешифратора поступают коды tn старших . разр дов, а на вход второго вход- 20 ного регистра - коды п младших разр дов . Весовые резисторы второго преобразовател  имеют номиналы, отличаюдивс  по двоичному закону. Весовые резисторы первого преобразова- 25 тел  имеют одинаковые номиналы. Поэтому Чсисло ветвей в нем равно . В данном устройстве динамическа  точность напр жени  развертки зави- . сит от числа ветвей первого преобра- .,«
Yn
2 -1
зовател , которое в -р раз больше,
чем в обычном преобразователе код- аналог. Кроме того, скорость формировани  напр жени  развертки в данном,c устройстве ограничиваетс  быстродействием посто нного запоминающего устройства .
Все это обусловливает сложность, ограниченное быстродействие и невысокую динамическую точность извест- ного устройства.
Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту  вл етс  устройство дл  формировани  напр жени  развертк|145 содержащее блок управлени , элемент задержки, цифроаналоговый преобразователь , счетчик и группу элементов ИЛИ, св занную через переключатель с цифроаналоговым преобразователем 50 (ЦАП), при этом элемент задержки включен между блоком управлени  и счетчиком .
Недостатком известного устройства.  вл етс  то, что в нем уравнивание времени включени  и выключени  всех разр дов ЦАП. осуществл етс  одним элементом задержки. При этом, например , если врем - включени  восьмого и ев того разр дов дес тиразр дного .60 счетчика не одинаково, то динамическа  ошибка (выброс) уже может быть,-, по амплитуде равна весу восьмого разр да , т.е. 1/8 полной шкалы. Кроме того, логические.элементы всегда име- 65
ют разброс по времени включени  и .выключени  и может оказатьс  необхо;ДИМОЙ задержка по включению, что в известном устройстве невозможно. Таким образом, основным недостатком известного устройства  вл етс  его невысока  динамическа  точность.
Цель изобретени  - повышение точности формировани  напр жени  развертки .
Поставленна  цель-достигаетс  тем что в устройство дл  формировани  напр жений развертки, содержащее блок управлени  и цифроаналоговый преобразователь, причем вход блока управлени   вл етс  информационным входом устройства, а выход цифроаналогового преобразовател  - выходом устройства, введены цепочки, кажда  из которых состоит из последовательн Соединенных элемента НЕ, первого элемента И, первого элемента задержки и триггера и последовательно соединенных второго элемента И и второго элемента Зрщержки, выход которого подключен к второму входу триггера, выходы триггеров подключены к соответствующим входам цифроаналогового преобразовател , входы элементов НЕ и первые входы вторых элементов И соединены с соответствующими выходами блока управлени , вторые входы первых и вторых элементов И  вл ютс  синхронизирующим входом устройств
Введение указанных элементов и св зей позвол ет повысить точность устройства, так как включение злементов задержки перед установочными входЕ1МИ триггеров, управл ющихвключением и выключением разр дов ЦАП., и подача соответствующим образом кодов с блока управлени  на элементы задержки и элементы НЕ и И позвол ют осуществить выравнивание времени включени  и выключени  QT одного до требуемого количества разр дов цифроаналогового преобразовател  и, таким образом, уменьшить величину выбросов до минимальной.
На чертеже изображена блок-схема предлагаемого устройства.
Устройство содержит блок 1 управлени , состо щий из интерпол тора 2 и счетчика 3, элемент НЕ 4., элементы И 5 и 6, элементы 7 и 8 задержки, триггера 9 ,цифроаналоговый преобразовтель 10 (ЦАП) и входы 11 и 12. . Группа элементов 4-9 образует цепочку , включенную между выходим старшего разр да счетчика 3 и соответствующим разр дом преобразовател  10.
Число этих разр дов определ етс  заданной величиной динамической ошибки.
Устройство работает следующим образом .
На вход 11 блока 1 управлени  поступает код числа, задающего амплнтуду напр жени  развертки. Код блоком 2 предбраэуетс  в импульсы, которые запоминаютс  в .счетчике 3. С выхода блока 1 управлени  с заданной тактовой частотой коды, соответствующие закону | азвертки, прступают на входы эл1ементс И 5 и б, причем на вход элементами 6 код поступает через элемент НЕ А проинвертированным. Приход щий на ринхрониэирукхций вход 12 с той же та ктовой частотой, но с некоторой временной задержкой/ синхроимпульс проводит через один из элементов И 5 или б в зависимости от зна- .чени  кода данного разр да. Этот синхр6иш1У71ьс проходит через соответствующий элемент 8 или 7 задержки, :устанавливает триггер 9 в нужное со:сто ние и таким образом измен ет состо ние данного разр да ЦАП 10 - включает или выключает его. Если необходимо задержать .включение данного разр да ЦАП 10, то это осуществл етс  подбором элемента 7 задержки. При. необходимости задержать выключение этого же разр да выбирают задержку с помощью элемента 8 задержки. Необходимость задержки по включению или выключению данного разр да.определ -етс  по пол рности выброса На вы- : ходе устройства дл  соответствующего кода на выходе блока 1 управлени . TaitHM образом, устран етс  зависимость времени включени  и., выключени) разр дов от разброса временных параметров (фронтов) логических элементов и компенсируютс  выбррсы на выходе ВДП 10. ,..
Изобретение позвол ет существенно
повысить динамическую;точность фор- . «шровани  напр жени  развертки за
чет компенсации выбросов.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ, НАПРЯЖЕНИЙ РАЗВЕРТКИ, содержащее блок управления и цифроаналоговый преобразователь, причем вход блока управления является информационным входом устройства, а выход цифроаналогового преобразователя - выходом устройства, отличающеес я тем, что, с целью повышения:точности формирования напряжения развертки, оно содержит цепочки, каждая из которых состоит из последовательно соединенных элемента НЕ, первого элемента И, первого элемента задержки и триггера и последовательно соединенных второго элемента И и второго элемента задержки, выход которого подключен к второму входу триггера, выходы триггеров подключены к соответствующим входам цифроаналогового преобразователя, входы элементов НЕ и первые входы вторых элементов И соединены с соответствующими выходами блока управления, вторые входы первых и вторых элементов И являются синхронизирующим входом устройства.
    и., 1015422 f
    101*5422
SU813367656A 1981-12-10 1981-12-10 Устройство дл формировани напр жений развертки SU1015422A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813367656A SU1015422A1 (ru) 1981-12-10 1981-12-10 Устройство дл формировани напр жений развертки

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813367656A SU1015422A1 (ru) 1981-12-10 1981-12-10 Устройство дл формировани напр жений развертки

Publications (1)

Publication Number Publication Date
SU1015422A1 true SU1015422A1 (ru) 1983-04-30

Family

ID=20987326

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813367656A SU1015422A1 (ru) 1981-12-10 1981-12-10 Устройство дл формировани напр жений развертки

Country Status (1)

Country Link
SU (1) SU1015422A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Берман В.Р. и др. Генераторы магнитной развертки электроннолучевых индикаторов, 1976, с. 231. 2. Авторское свидетельство СССР № 681441, кл. G 09 G 1/04, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
US4485372A (en) Two-stage a-to-d converter
US4663610A (en) Serial digital-to-analog converter
SU1015422A1 (ru) Устройство дл формировани напр жений развертки
US3365713A (en) Self-centering coder
CA1129104A (en) INTERPOLATIVE PCM DECODER UTILIZED FOR .mu.-LAW AND A-LAW
US3657558A (en) Multiple ramp waveform generator
US4389637A (en) Digital to analog converter
GB1360943A (en) Digital-to-analogue converters
KR850002717A (ko) D/a변 환
US4400692A (en) Method for periodic digital to analog conversion
US3911427A (en) Digital-to-analog converter
US4290050A (en) Digital-analog converter utilizing fibonacci series
SU681441A1 (ru) Устройство дл формировани напр жени развертки
SU1594690A2 (ru) След щий аналого-цифровой преобразователь
SU1143294A1 (ru) Цифроаналоговый преобразователь
SU809549A1 (ru) Цифроаналоговый преобразовательС АВТОМАТичЕСКОй КОРРЕКциЕй НЕли-НЕйНОСТи
SU1073894A1 (ru) Устройство формировани блочного балансного троичного кода
SU900293A1 (ru) Множительное устройство
SU602953A1 (ru) Преобразователь врем -веро тность
SU652555A1 (ru) Устройство дл вывода информации из электронно-вычислительной машины
US3461450A (en) Damped oscillation analog-to-digital encoder
SU1019620A1 (ru) Адаптивный аналого-цифровой преобразователь
SU1663435A1 (ru) Устройство дл регистрации информации
SU1117835A1 (ru) Аналого-цифровой преобразователь
SU858202A1 (ru) Устройство дл цифрового управлени тиристорным импульсным преобразователем (его варианты)