SU1095419A1 - Interference suppression device - Google Patents

Interference suppression device Download PDF

Info

Publication number
SU1095419A1
SU1095419A1 SU833534155A SU3534155A SU1095419A1 SU 1095419 A1 SU1095419 A1 SU 1095419A1 SU 833534155 A SU833534155 A SU 833534155A SU 3534155 A SU3534155 A SU 3534155A SU 1095419 A1 SU1095419 A1 SU 1095419A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
switch
signal analysis
Prior art date
Application number
SU833534155A
Other languages
Russian (ru)
Inventor
Николай Владимирович Иванов-Шидловский
Марк Алексеевич Архипов
Original Assignee
Предприятие П/Я А-3644
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3644 filed Critical Предприятие П/Я А-3644
Priority to SU833534155A priority Critical patent/SU1095419A1/en
Application granted granted Critical
Publication of SU1095419A1 publication Critical patent/SU1095419A1/en

Links

Landscapes

  • Noise Elimination (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ по авт. св. № 675382, отличающеес  тем, что, с целью уменьшени  искажени  полезного сигнала при отсутствии сосредоточенных помех, в него введены блок анализа сигнала, i-и ( ,2... ,А/) ,вход которого соединен с выходом первого усилител -ограничител  i-го самонастраивающегос  фильтра, N блоков управлени  переключением, входы начальной установки которых  вл ютс  входом начальной установки устройства , а их разрешакщие входы соединены с выходом команды окончани  анализа блока анализа сигнала, информационный вход i-ro блока управлени  переключением соединен с i-м выходом блока анализа сигнала, вход каждого последующего самонастраивающегос  фильтра соединен с первым выходом предьщущего самонастраивакадегос  фильтра через переключатель, другой вход которого соединен с входом предыдущего самонастраивающегос  фильтра, управл киций вход каждого переключател  соединен с выходом соответствующего блока управлени . переключением. СО Сл 42k со1. DEVICE FOR ADDING INTERFERENCE by author. St. No. 675382, characterized in that, in order to reduce the distortion of the useful signal in the absence of concentrated interference, a signal analysis unit, i- and (, 2 ..., A /), is inputted into the input of which is connected to the output of the first limiting amplifier i th self-adjusting filter, N switching control blocks, the initial setup inputs of which are the input of the initial setup of the device, and their enabling inputs are connected to the output of the command to analyze the signal analysis block, the information input of the i-ro junction switching control block With the i-th output of the signal analysis unit, the input of each subsequent self-tuning filter is connected to the first output of the previous self-tuning filter through a switch whose other input is connected to the input of the previous self-adjusting filter, the control input of each switch is connected to the output of the corresponding control unit. switching. WITH SL 42k with

Description

2, Устройство по п. 1, о т л и чающеес  тем, что блок анализа сигнала содержит соединенные последовательно задакиций генератор и формирователь команд, последовательно соединенные первый коммутатор, входы которого  вл ютс  входами блока анализа сигнала,а управл кнций вход соединен с выходом формировател  команд, измеритель периода, два других входа которого соединены с выходом и другим вьпсодом задающего генератора соответственно , формирователь опорного напр жени , дв, других входа которого соединены с другим выходом задающего генератора и другим выходом2, The apparatus according to claim 1, wherein the signal analysis unit comprises a generator and a command generator connected in series with the orders, a first switch connected in series, the inputs of which are the inputs of the signal analysis unit and the control input connected to the driver output commands, a period meter, the other two inputs of which are connected to the output and another output of the master oscillator, respectively, the driver of the reference voltage, and the other inputs of which are connected to another output of the master oscillator Ator and other way out

измерител  периода соответственно, синхронный накопитель, два других входа которого соединены с выходом задающего генератора и выходом первого , коммутатора соответственно, а другой выход  вл етс  выходом команды окончани  анализа блока анализа сигнала, пороговый элемент, другой вход которого соединен с выходом задаклцего генератора, и второ коммутатор, управл ющий вход которого соединен с выходом формировател  команд, а выходы второго коммутатора  вл ютс  выходами блока анализа синала .the period meter, respectively, a synchronous drive, the other two inputs of which are connected to the output of the master oscillator and the output of the first switch, respectively, and the other output is the output of the command for analyzing the signal analysis block, the threshold element, the other input of which is connected to the output of the generator back, the switch, the control input of which is connected to the output of the command driver, and the outputs of the second switch are the outputs of the sinal analysis unit.

ff

Изобретение относитс  к радиотехнике , в частности к устройствам подавлени  узкополосных помех и может быть использовано в системах св зи и навигационных системах при работе с 5 импульсными сигналами.The invention relates to radio engineering, in particular, to devices for suppressing narrowband interference and can be used in communication systems and navigation systems when working with 5 pulse signals.

По основному авт. св. № 675382 известно устройство дл  подавлени  помех, содержащее N последовательно включенных самонастраивакмцихс  фильт- ров, каждый из которых содержит последовательно включенные режекторный фильтр, первый усилитель-ограничитель фазовый дет;ектор и интегратор, выход которого соединен с первым входом режекторного фильтра, при этом второй вход и второй выход режекторного ф ль тра  вл ютс  соответственно входом и первым выходом каждого из N самонастраивающихс  фильтров, а N -и само- 20 настраивающийс  фильтр содержит второй усилитель-ограничитель, включенный между вторым входом режекторного фильтра и вторым входом фазового детектора , в каждый из N -t самонастра- 5 ивающихс  фильтров введены последовательно включенные сумматор и второй усилитель-ограничитель, выход которого соединен с вторым входом фазового детектора, а второй вход ре- 30 жекторного фильтра соединен с первым входом сумматора, второй выход каждого из N самонастраивакнцихс  фильтров, за исключением первого, соединен с соответствующим N -К 35According to the main author. St. No. 675382, a device for suppressing noise, comprising N series-connected self-tuning filters, each of which contains a series-connected notch filter, a first limiting amplifier phase, and an integrator whose output is connected to the first input of the notch filter, the second input and the second output of the notch filter are respectively the input and the first output of each of the N self-tuning filters, and the N -and self-tuning filter contains a second amplifier-limited itel connected between the second input of the notch filter and the second input of the phase detector, in each of the N-t self-tuning filters there are entered a series-connected adder and a second amplifier-limiter whose output is connected to the second input of the phase detector, and the second input of the 30 the detector filter is connected to the first input of the adder, the second output of each of the N self-adjusting filters, except for the first one, is connected to the corresponding N-K 35

дополнительным входом всех предьщущих самонастраивающихс  фильтров (где К - пор дковый номер самонастраивающегос  фильтра), N -К дополнительными входами и вторым выходом которого  вл ютс  соответственно (N-K + 1) -е входы суматора и первый выход режекторного фильтра СП.the additional input of all previous self-adjusting filters (where K is the sequence number of the self-adjusting filter), N -K as additional inputs and the second output of which are respectively the (N-K + 1) -th inputs of the accumulator and the first output of the notch filter SP.

Недостатками данного устройства (Явл етс  то, что при Ьтсутствии сосредоточенных помех происходит настройка подавителей помех на максимум спектра внутри полосы пропускани  приемиого тракта, т.е. на несущую частоту сигнала, что приводит к искажению его огибающей. (По вление сосредоточенной помехи в стороне от несущей частоты сигнала приводит к смещению максимума в спектре помех, и режекторный фильтр настраиваетс  на частоту помехи, а при ее пропадании происходит настройка на несущую частоту сигнала).The disadvantages of this device (It is that in the absence of concentrated interference, the interference suppressors are tuned to the maximum of the spectrum within the bandwidth of the receiving path, i.e. to the carrier frequency of the signal, which distorts its envelope. the carrier frequency of the signal leads to a shift of the maximum in the interference spectrum, and the notch filter tunes to the frequency of interference, and if it disappears, it is tuned to the carrier frequency of the signal).

Цель изобретени  - уменьщение искажений полезного сигнала при отсутствии сосредоточенных помех.The purpose of the invention is to reduce the distortion of the useful signal in the absence of concentrated interference.

Поставленна  цель достигаетс  тем, что в устройстве подавлени  помех, содержащем N последовательно включенных самонастраивакицихс  фильтров, каждый из которых содержит последовательно включенные режекторный фильтр, первый усилитель-ограничитель фазовый детектор и интегратор, выход которого соединен с первым входом 310 режекторного фильтра, при этом второй вход и второй выход режекторного фильтра  вл ютс  соответственно входом и первым выходом каждого из N самонастраивающихс  фильтров, а N-й самонастраивающийс  фильтр содержит второй усилитель-ограничитель, включенный между .вторым входом режекторного фильтра и вторым входом фазового детектора, каждый из N -1 самонастраивающихс  фильтров содержит последовательно включенные сумматор и второй усилитель-ограничитель , выход которого соединен с вторым входом фазового детектора, а второй вход режекторного фильтра соединен с первым входом сумматора, второй выход каждого из Ы самонастраивающихс  фильтров, за исключением первого, соединен с соответствующим N-K дополнительным входом .всех предьщущих самонастраивающихс  фильтров (где К - пор дковый номер самонастраивающегос  фильтра ), 1Ч-К- дополнительными входами и вторым выходом которого  вл ютс  соответственно (N-K+ 1)-е входы сумматора и первый вход режекторного фильтра, в него введены блок анализа сигнала, {-ьш (,2..., ) вход которого соединен с выходом первого уси лител -ограничител  i-го самонастраивающегос  фильтра, N блоков управле ни  переключением, входы начальной установки которых  вл ютс  входом начальной установки устройства, а их разрешающие входы соединены с выходом команды окончани  анализа блока анализа сигнала, информационный вход i-го блока управлени  переключением соединен с i-ым выходом блока анализа сигнала, вход каждого последующего самонастраивающегос  фильтра соединен с первым выходом предыдущего самона- страиванмцегос  фильтра через переключатель , другой которого соединен с входом предыдущего самонастраиваю- щегос  фильтра, управл ющий вход каждого переключател  соединен с выходом соответствующего блока управлени  пер ключением. Блок анализа сигнала содержит соед ненные последовательно задакиций генератор и формирователь команд, последо вательно соединенные первый коммута-тор , входы которого  вл ютс  входами блока анализа сигнала, а управл ющий вход соединен с выходом формировател  команд, измеритель периода, два дру94 гих входа которого соединены с выходом и другим выходом задающего генератора соответстренно, формирователь опорного напр жени , два других входа которого соединены с другим выходом задак цего генератора и другим выходом измерител  периода соответственно , синхронный накопитель, два других входа которого соединены с выходом задающего генератора и выхо- дом первого коммутатора соответственно , а другой выход  вл етс  выходом команды окончани  анализа блока анализа сигнала, пороговый элемент, другой вход которого соединен с выходом задающего генератора, и второй коммутатор , управл ющий вход которого соединен с выходом формировател  команд , а выходы второго коммутатора  вл ютс  выходами блока анализа сигнала . На фиг. 1 представлена структурна  схема предложенного устройства дл  подавлени  помех; на фиг. 2 - диаграммы напр жений,по сн ющие работу предложенного устройства; на фиг. 3 структурна  схема блока анализа сигнала , на которой показаны примеры реализации вход щих в него узлов. Устройство дл  подавлени  помех содержит режекторные фильтры 1, переключатели 2, сумматоры 3, вторые усилители-ограничители 4, интеграторы 5, первые усилители-ограничители 6, фазовые детекторы 7, самонастраиваю- щиес  фильтры 8, блок 9 анализа сигнала и блоки 10 управлени  переключением . Блок 9 анализа сигнала содержит синхронный накопитель 11, пороговый элемент 12, второй коммутатор 13, первый коммутатор 14, задающий генератор 15, формирователь 16 команд, измеритель 17 периода, формирователь 18 опорного нап1) жени , первый делитель 19 частоты, элемент 20, задержки , элемент И-НЕ 21, элемент ИЛИ 22, D -триггер 23, первый элемент И 24, второй делитель 25 частоты , второй элемент И 26, третий делитель 27 частоты, инвертор 29 сравнени  кодов, формирователь 30 импульсов , четвертый делитель 31 частоты , фазовращатель на 90 32, временные дискриминаторы 33, управл  мые интеграторы 34, ключи 35, первый fi- 5 -триггер 36, третий элемент И 37, п тый делитель 38 частоты, дешифратор 39 порога, второй Р5 -триг1ер 40 и эталонный генератор 41. Устройство дл  подавлени  помех работает следующим образом, В начальный момент времени после включени  аппаратуры по сигналу начальной установки в течение некоторого времени, необходимого дл  настройки режекторных фильтров 1, блок 10 наход тс  в состо нии, при котором переключатели 2 включают все режекторные фильтры 1. При этом работа подавителей помех происходит аналогично прототипу. Входна  смесь атмосферных помех, синусоидальных сосредоточенных (по спектру) помех и полезного импульсного сигнала поступает на вход устройства . Каждый из режекторных фильтров 1 настраиваетс  на частоту наиболее мощной помехи из поступакмцих на его вход. Управл ющим элементом  вл етс  фазовый детектор 7, на вход которого поступают сигналы (через первый 6 и второй 4 усилители-ограничители с входа и инверсного полосового выхода) режекторного фильтра 1. При настройке режекторного фильтра 1 на частоту помехи фазы сигналов на обоих входах фазового детектора 7 совпадают и управл ющий сигнал на его выходе исчезает. Интегратор 5 служит дл  повышени  помехоустойчивости и выполн ет роль схемы пам ти |Управл ющего напр жени . После того, как произойдет настро ка на помехи всех режекторных фильтров 1, на выходах сумматоров 3 останетс  сигнал только той помехи, кото ра  подавл етс  данным режекторгым фильтром Г, так как остальные.помехи входной смеси, вьщеленные последу щими режекторными фильтрами t,поступ ют на остальные входы сумматора 3 и вычитаютс  из входной смеси. Влагода р  этому происходит более точна  настройка режекторного фильтра 1 на ча тоту помехи (так как на оба входа фа зового детектора 7 поступают сигнал только одной помехи). К моменту настройки всех режектор ных фильтров t на помехи отключаетс сигнал начальной установки. При помощи задающего генератора 1 формирователь 16 команд устанавливае с  в одно из NHix состо ний,благодар  чему первый 14 и второй 13 коммутаторы синхронно подключаютс  к одному из режекторных фильтров 1. С полосового выхода выбранного режекторного фильтра 1 через первый усилитель-ограничитель 6, первый коммутатор 14 вьщеленна  режекторным фильтром 1 помеха поступает на измеритель 17 периода (фиг. 2 ). Выходные сигналы последнего (код, определ ющий измеренный период помехи и сигнал окончани  измерени ) управл ет формирователем 18 опорного напр жени , на выходе которого формируетс  последовательность стробирующих импульсов, период которых равен периоду помехи. Последовательность импульсов и усиленный ограниченный сигнал помехи поступает на синхронный накопитель 11, При этом, если фаза помехи cтaбильнa i на выходе синхронного накопител  11 по вл етс  напр жение . Если ойо превьвпает заданную величину срабатывает пороговый элемент 12, команда с выхода которого поступает через второй коммутатор 13 на соответствующий блок 10, которьй управл ет переключа;телем 2, включакхцим данный рёжекторный льтр 1. Если же фаза помехи нестабильна (белый шум),,то накопление на выходе синхронного накопител  11 на превышает порогового уровн  и рёжекторный фильтр 1 автоматически отключаетс . Блок 10 может представл ть собой, например, В -триггер, на вхор которого поступает информаци  от порогового элемента 12, а запись информации в пам ть блока 10 производитс  по фронту команды окончани  анализа от синхронного накопител  11, . Затем по команде от,формировател  16 команд пpoиc: foдит переключение первого 14 и втдрого 13 коммутаторов на следукидий рёжекторный фильтр 1 и так далее, Одновременно по коменде задакнцего генератора 15 импульсов происходит кажд раз обнуление измерител  17 периода синхронного накопител  11 и порогового элемента 12, после чего цикл анализа повтор етс . Если в момент включени  устройства количество сосредоточенных помех было меньще количества режекторных фильтров 1, автоматически отключаетс  все неработающие режекторные фильтры 1. При по влении новой помехи, один з режекторных фильтров 1 настраиваетс  на нее, на его инверсном (полосовом) выходе по вл етс  сигнал помехи и соответствующий блок 10 включает,данный режекторный фильтр 1. Рассмотрим конкретные примеры выполнени - отдельных узлов устройства при использовании его в приемоиндикаторе импульсно-фазовой радионавига ционной системы (ИФРНС) типа Лоран-С . Станции ИФРНС излучают пачки из восьми радиоимпульсов, идущих с периодом 30-100 тыс. мк. с. Частота заполнени  радиоимпульсов 100 кГц, а длительность на уровне 0,5 100 мк,с. При такой скважности полезный сигнал даже при большом его уровне не вызывает отключени  режекторных фильтров 1, хот  его фаза стабильна. Ведь измерение периода помехи производитс  непрёрьгоно в течение достаточно длительного периода времени, а длительность сигнала мала по сравнению с временем анализа . Следовательно, в случае присутстви  синхронной помехи несуща  частота сигнала не внесет существенной ошибки в измерение периода помехи. При отсутствии синхронной помехи фаза шумовой атмосферной помехи случайна и не дает существенного накоплени  в синхронном накопителе 11 (несмотр  на наличие даже мощного полезного сигнала со стабильной фа ЗОЙ). В качестве эталонного генератора , может быть использован кварцевый ген ратор с 5 МГц с удвоением частоты вход щий в состав приемоиндикатора ИФРНС, дл  которого разрабатывалась за вл емое устройство. Меандр 10 МГц подаетс  на первый делитель частоты 19, на выходе которого формируютс импульсы , определ ющие период переключени  режекторных фильтров 1. Эти импульсы подаютс  на формирователь команд (делитель частоты),коэффициен делени  которого равен количеству :режекторных фильтров 1. Двоичный код с выхода формировате л  16 управл ет коммутаторами первым 14 и вторым 13, переключающими тот или ИОНОЙ режекторный фильтр 1. Измерение периода помехи с выхода режекторного фильтра,1, подключенного в данный момент, производитс следующим образом. 10 98 Р -триггер 23 устанавливаетс  в О импульсамис выхода первого делител  частоты (фиг; 24). Импульсы поступают на Р -вход D -триггера 23 через элемент ИЛИ 22. Затем на счетный вход.В -триггера 23 через элемент И-НЕ 21 проходит несколько периодов ограничений реализации с выхода режекторного фильтра 1 (фиг. 2а), в этот момент на второй вход элемента И-НЕ 21 поступает разрешающий импульс с выхода элемента 20 задержки (фиг.25). D -триггер 23 перебрасываетс  в состо ние D -входа (т.е. в 1), в момент положительного перепада на счетный вход и на вход второго делител  25 частоты через первый элемент И 24 поступает реализаци  с выхода режекторного фильтра 1. Послепрохождени  заданного числа периодов этой, реализации (например ,2 256) на выходе второго делител  25 частоты по вл етс  импульс-, который через элемент ИЛИ 22 поступает на вход Р -триггера 23 и устанавливает его в 0. Первый элемент 24 запираетс  до переключени  на следующий режекторный фильтр (пока на вход элемента И-НЕ 21 не придет следующий разрешающий импульс). Таким образом, на выходе В-триггера 23 образуетс  импульс, равный по длительности , например 256-ти периодам реализации (фиг. 2д). Этот импульс и частота эталонного генератора 41 (фиг.2е) поступает на вход второго элемента И 26, на выходе которого при этом образуетс  пачка импульсов, количество которых строго пропорционально длине импульсов (фиг. 2). Эта пачка импульсов поступает на третий делитель 27 частоты и запоминаетс  на нем до вереключени  на следующий режекторный фильтр 1. Д.е. двоичный код на выходе третьего делител  27 частоть однозначно св зан с длительностью импульса на D -триггера 23 (или с длительностью , например 256-ти периодов реализации с выхода режекторного фильтра 1). Чтобы опред елить длительность одного периода помехи, нужно этот код разделить в соответствукнцее число раз. Дл  этого отбрасьшают соответствующее число разр дов третьего делител  27 частоты. Формирование импульсов, следующих с периодом, равным измеренному периоду помехи, может производитьс  так. 91 Код с выходов третьего 27 и четвертого 31 делителей частоты подает на блок 29 сравнени  кодов, на выходе которого по вл етс  импульс при равенстве, обоих кодов. Этот импульс через формирователь 30 поступает , на установку четвертого делите л  31 частоты в 0. Четвертый делитель 31 частоты подсчитывает приход щие на его вход импульсы До равен ства кодов с третьим делителем 27 частоты и т.д.т.е. период следовани выходных импульсов формировател  18 однозначно св зан с кодом на выходе третьего делител  27 частоты ,т.е. с периодом помехи, (фиг. 2з). Дл  того, чтобы импульсы (фиг, 2з) не формировались во врем  измерени  периода помехи, на вход блока 29 сравнени  кодов подаетс  запрет с в хода D -триггера 23 (через инверто 28) , Взаимное временное положение фазы помехи и генерируемой последовательности импульсов может быть разлцчным , так как это зависит от того какое число было записано . в четвертом делителе 31 частоты в момент поступлени  разрешак цего им ,пульса на блок 29 сравнени  кодов (хот  период  х одинаков). Поэтому приходитс  прибегать к квадратурноь1у анализу синхронности помех. Синхронный накопитель 11 может быть выполнен по разным алгоритмам, например lz, ; , где12-, I - модуль накоплени  результатов стробировани  сигнала и помех; то же, дл  стробировани  реализации, сдвинутой на 1/4 периода в.ч. заполнени  порог. Таким образом, синхронный накопитель 11 может представл ть собой два звена из последовательно соединенных временного дискриминатора 33 и управ л емого интегратора 34, На управл кицие входы временных дискриьшнаторов 33 подаютс  импульсы с выхода формировател  18 через третий элемент И 3 на врем  прихода которых временные дискриминаторы 33 открываютс . На сигнальный одного из них приходитреализаци  непосредственно с выхода одного из режекторных филь9 тров 1, а на сигнальный вход второго через фазовращатель на , Если синхронна  помеха отсутствует , то фаза атмосферной помехи между принимаемыми радиоимпульсами случайна и на выводах управл емых интеграторов 34 накоплени  не превьшает пороговой величины. В присутствии же сосредоточенной по спектру помехи на выходе хот  бы одного из управл емых интеграторов 34 накопление превьшает заданный порог. Если стробирующие импульсы на одном из временных дискриминаторов 33 сов падут во времени с точкой перехода фазы помехи через О, то во втором канале они стробируют вершину полуволны помехи. Врем  анализа фиксировано и определ етс  коэффициентом делени  п того делител  38 частоты, который формирует импульс установки после прохождени  заданного числа стробирующих импульсов. Установочный импульс сбрасывает в О первый триггер 36, который запрещает дальнейшее прохождение стробирующих импульсов через третий элемент И 37. В момент перехода к следующему режекторному фильтру задающий генератор 15 вырабатывает импульс, замыкающий ключи 35 (дл  обнулени  управл е№1Х интеграторов 34), одновременно сбрасываетс  первый R5 -триггер 36 и обнул етс  п тый делитель 38 частоты. Таким образом синхронный накопитель 11 вновь подготовлен к следукнцему циклу анализа. После завершени  очередного процесса измерени  периода помехи импульс на выходе D -триггера 23 пропадает и по вл ютс  импульсы на выходе форьшровател  18. Процесс повтор етс . Информаци  с управл емых интеграторов 34 поступает на дешифратор 39 порога, который срабатывает при поступлении на его вход порогового уровн  и взводит второй RS-триггер 40. ВыхоДной уровень второго Р5-триггера 40 через второй коммутатор 13 поступает на вход соответствующего блока to, который может представл ть собой 2 -триггера (информаци  поступает на его D-вход). На его счетный вход поступает импульс с выхода п того делител  38, вырабатываемый в мо- с мент окончани  анализа. По фронту этого импульса и срабатывает блок 10,The goal is achieved by the fact that in a noise suppression device containing N series-connected self-tuning filters, each of which contains a series-connected notch filter, a first amplifier-limiter, a phase detector and an integrator, the output of which is connected to the first input 310 of the notch filter, the second input and the second output of the notch filter are respectively the input and the first output of each of the N self-adjusting filters, and the Nth self-adjusting filter contains the second th amplifier-limiter connected between the second input of the notch filter and the second input of the phase detector, each of the N -1 self-tuning filters contains a series-connected adder and a second amplifier-limiter, the output of which is connected to the second input of the phase detector, and the second input of the notch filter is connected with the first input of the adder, the second output of each of the S self-tuning filters, with the exception of the first one, is connected to the corresponding NK by an additional input of all the pre-self-tuning filters (where K is the sequence number of the self-tuning filter), the 1H-K are the additional inputs and the second output of which are respectively (N-K + 1) -e inputs of the adder and the first input of the notch filter, a signal analysis block, {- The (, 2 ...,) input of which is connected to the output of the first limiter of the ith self-adjusting filter, N switching control blocks, the initial installation inputs of which are the input of the initial installation of the device, and their enabling inputs are connected to the output of the command end of analysis the signal analysis block, the information input of the i-th switching control block is connected to the i-th output of the signal analysis block, the input of each subsequent self-adjusting filter is connected to the first output of the previous self-tuning filter through a switch, the other of which is connected to the input of the previous self-adjusting filter, the control input of each switch is connected to the output of the corresponding transceiver control unit. The signal analysis unit contains a sequentially connected task generator and a command generator, which are successively connected to the first switch-tor, whose inputs are the inputs of the signal analysis unit, and the control input connected to the output of the command generator, a period meter, two other inputs of which are connected to the output and other output of the master oscillator, respectively, the driver of the reference voltage, the other two inputs of which are connected to another output of the generator and the other output of the period meter respectively, a synchronous storage, the other two inputs of which are connected to the output of the master oscillator and the output of the first switch, respectively, and the other output is the output of the command to complete the analysis of the signal analysis unit, the threshold element, the other input of which is connected to the output of the master oscillator, and the second switch The control input of which is connected to the output of the command driver, and the outputs of the second switch are the outputs of the signal analysis unit. FIG. 1 is a block diagram of the proposed interference suppression device; in fig. 2 - voltage diagrams for the operation of the proposed device; in fig. 3 is a block diagram of a signal analysis unit, which shows examples of the implementation of the nodes included in it. The interference suppression device contains notch filters 1, switches 2, adders 3, second limit amplifiers 4, integrators 5, first limit amplifiers 6, phase detectors 7, self-tuning filters 8, signal analysis unit 9 and switching control blocks 10. The signal analysis unit 9 comprises a synchronous storage device 11, a threshold element 12, a second switch 13, a first switch 14, a master oscillator 15, a driver 16, a period meter 17, a driver 18, a reference frequency, a first frequency divider 19, an element 20, delays, element AND-NE 21, element OR 22, D-trigger 23, first element AND 24, second frequency divider 25, second element AND 26, third frequency divider 27, code comparison inverter 29, pulse shaper 30, fourth frequency divider 31, phase shifter by 90 32, time discriminators 33, pack equal integrators 34, keys 35, first fi-5 -trigger 36, third element And 37, fifth frequency divider 38, threshold decoder 39, second P5-tripler 40, and reference oscillator 41. The interference suppressor works as follows, B the initial time after switching on the equipment according to the initial installation signal for some time required to configure notch filters 1, block 10 is in a state where switches 2 turn on all notch filters 1. At the same time, the operation of noise suppressors is similar about the prototype. The input mixture of atmospheric noise, sinusoidal lumped (spectrum) interference and the useful pulse signal is fed to the input of the device. Each of the notch filters 1 is tuned to the frequency of the most powerful interference from its input. The control element is the phase detector 7, the input of which receives signals (through the first 6 and second 4 amplifiers-limiters from the input and inverse band output) of the notch filter 1. When tuning the notch filter 1 to the frequency of the phase interference of the signals at both inputs of the phase detector 7 coincide and the control signal at its output disappears. The integrator 5 serves to improve noise immunity and acts as a memory | Control voltage circuit. After tuning to the interference of all notch filters 1, the outputs of the adders 3 will only receive the signal of the interference that is suppressed by this rejection filter G, since the rest of the input mixture interference received by the following notch filters t to the remaining inputs of the adder 3 and subtracted from the input mixture. Thanks to this, the notch filter 1 is tuned to the interference frequency more precisely (since both inputs of the phase detector 7 receive the signal of only one interference). By the time all notch filters t are set up for interference, the setup signal is turned off. Using the master oscillator 1, the driver 16 is installed in one of the NHix states, whereby the first 14 and second 13 switches synchronously connect to one of the notch filters 1. From the band output of the selected notch filter 1 through the first limiting amplifier 6, the first switch 14 is introduced by the notch filter 1, the noise enters the period meter 17 (Fig. 2). The output signals of the latter (the code defining the measured interference period and the measurement end signal) control the driver 18 of the reference voltage, at the output of which a sequence of gating pulses is formed, the period of which is equal to the interference period. The pulse sequence and the amplified, limited disturbance signal are fed to the synchronous storage device 11. In this case, if the interference phase of the stable i at the output of the synchronous storage device 11 appears voltage. If oyo exceeds a predetermined amount, threshold element 12 is triggered, the command from the output of which goes through the second switch 13 to the corresponding block 10, which controls the switch; tele 2, turns on this header light 1. If the interference phase is unstable (white noise), then the accumulation at the output of the synchronous accumulator 11 does not exceed the threshold level and the injector filter 1 is automatically turned off. Block 10 may be, for example, a B-trigger, to the input of which information comes from threshold element 12, and information is written into the memory of block 10 on the front of the analysis end command from synchronous accumulator 11. Then, following a command from, the imager of 16 commands passes: causes the first 14 and second 13 switches to be switched to the tracker filter 1, and so on. At the same time, 15 gauges of the synchronous storage unit 11 and the threshold element 12 are reset by the command of the 15 pulses, after which the analysis cycle repeats. If at the moment of switching on the device the amount of concentrated noise was less than the number of notch filters 1, all non-working notch filters 1 are automatically switched off. When a new noise appears, one of the notch filters 1 adjusts to it, an interference signal appears at its inverse (band-pass) output and the corresponding block 10 includes this notch filter 1. Consider specific examples of the implementation of individual units of the device when using it in the receiver-indicator of a pulse-phase radionavigation system emy (IFRNS) Loran-C type. The IFRNS stations emit bundles of eight radio pulses, with a period of 30–100 thousand microns. with. The frequency of filling of radio pulses is 100 kHz, and the duration is 0.5 to 100 microns, c. With such a duty cycle, the useful signal, even with a large level, does not cause the shutdown of the notch filters 1, although its phase is stable. Indeed, the measurement of the period of interference is performed nonper-horizontally for a sufficiently long period of time, and the duration of the signal is short compared with the analysis time. Therefore, if synchronous interference is present, the carrier frequency of the signal will not introduce a significant error in the measurement of the interference period. In the absence of synchronous interference, the phase of atmospheric noise interference is random and does not give a significant accumulation in synchronous accumulator 11 (despite the presence of even a powerful useful signal with a stable phase). As a reference generator, a quartz oscillator with 5 MHz with frequency doubling can be used as part of the IFRNS receiver for which the inventive device was developed. A 10 MHz square wave is applied to the first frequency divider 19, the output of which produces pulses determining the switching period of the notch filters 1. These pulses are fed to the command generator (frequency divider), whose division ratio is equal to the number of notch filters 1. The binary code from the output of the generator 16 controls the switches 14, 14 and 13, which switch one notch filter 1. The measurement of the period of interference from the output of the notch filter, 1 that is currently connected, is performed as follows. A 10 98 P-trigger 23 is set to O pulse of the output of the first frequency divider (Fig; 24). The pulses go to the P-input of D-trigger 23 through the element OR 22. Then to the counting input. In the trigger 23, several I-NOT 21 elements pass through the implementation constraints from the output of the notch filter 1 (Fig. 2a), at this moment the second input element AND-NOT 21 receives the enabling pulse from the output of the element 20 of the delay (Fig.25). D-trigger 23 is transferred to the D-input state (i.e., 1), at the moment of a positive differential, the output from the notch filter 1 is supplied to the counting input and to the input of the second frequency divider 25 through the first And 24 element. periods of this implementation (for example, 2,256) at the output of the second frequency divider 25 appears pulse- which through the OR element 22 enters the input of the P-trigger 23 and sets it to 0. The first element 24 is locked before switching to the next notch filter (until the input element AND-NOT 21 the next resolution impulse will not come). Thus, at the output of the B flip-flop 23, a pulse of equal duration is formed, for example, 256 implementation periods (Fig. 2e). This pulse and the frequency of the reference oscillator 41 (Fig. 2e) are fed to the input of the second element I 26, the output of which thus forms a burst of pulses, the number of which is strictly proportional to the length of the pulses (Fig. 2). This burst of pulses goes to the third frequency divider 27 and is stored on it before switching to the next notch filter 1. E. the binary code at the output of the third divider 27 frequency is uniquely associated with the pulse duration of the D-trigger 23 (or with a duration of, for example, 256 realization periods from the output of the notch filter 1). To determine the duration of one period of interference, you need to divide this code into the corresponding number of times. To do this, discard the corresponding number of bits of the third frequency divider 27. The formation of pulses, following a period equal to the measured period of interference, can be done as follows. 91 The code from the outputs of the third 27 and fourth 31 frequency dividers feeds to block 29 of the code comparison, at the output of which a pulse appears with equal, both codes. This impulse goes through the shaper 30 to the fourth division of the 31 frequency frequency to 0. The fourth frequency divider 31 counts the pulses arriving at its input until the frequency equalizes with the third frequency divider 27, etc. the period following the output pulses of driver 18 is uniquely associated with the code at the output of the third frequency divider 27, i.e. with a period of interference, (Fig. 2h). In order for the pulses (FIG. 2h) not to be generated during the measurement of the period of the disturbance, the input from the code comparison unit 29 is prohibited from going to the D-trigger 23 (via inverto 28). The mutual temporary position of the interference phase and the generated pulse sequence can be Different, since it depends on what number was recorded. in the fourth frequency divider 31 at the time of admitting them, the pulse to the code comparison block 29 (although the period x is the same). Therefore, it is necessary to resort to quadrature analysis of the synchronization of interference. Synchronous drive 11 can be performed by different algorithms, for example lz,; where 12-, I - the module of accumulation of the results of signal gating and interference; the same for gating the implementation shifted by 1/4 of the r.t. filling threshold. Thus, the synchronous accumulator 11 can be two links of the serially connected time discriminator 33 and the controlled integrator 34. The control inputs of the temporary discriminators 33 are pulsed from the output of the former 18 through the third element I 3 at the time of arrival of which the time discriminators 33 open up. The signal of one of them is delivered directly from the output of one of the notch filters 1, and the signal input of the second through the phase shifter, If there is no synchronous interference, then the phase of atmospheric interference between the received radio pulses is random and the accumulative accumulators 34 do not exceed the threshold value . In the presence of a concentrated spectrum disturbance at the output of at least one of the controlled integrators 34, the accumulation exceeds the specified threshold. If the strobe pulses on one of the time discriminators 33 ows fall in time with the phase transition point of interference through O, then in the second channel they gate the top of the half wave of the interference. The analysis time is fixed and is determined by the division factor of the fifth frequency divider 38, which generates a setup pulse after passing a predetermined number of gating pulses. The installation pulse resets the first trigger 36 into O, which prohibits further passage of the gating pulses through the third element 37. At the moment of transition to the next notch filter, the master oscillator 15 generates a pulse closing the keys 35 (for zeroing control number 1X of the integrators 34) is simultaneously reset the first R5 trigger 36 and the fifth frequency divider 38 zero. Thus, the synchronous drive 11 is again prepared for the following analysis cycle. After the completion of the next measurement period of the interference period, the pulse at the output of the D-trigger 23 disappears and pulses appear at the output of the forger 18. The process is repeated. Information from controlled integrators 34 is fed to a threshold decoder 39, which is triggered when a threshold level arrives at its input and cokes the second RS flip-flop 40. The output level of the second P5 flip-flop 40 through the second switch 13 is fed to the input of the corresponding block to, which can Be a 2 trigger (information is sent to its D input). A pulse from the output of the fifth divider 38 is generated at its counting input, which is generated at the end of the analysis. On the front of this pulse, block 10 is triggered,

1 109541921 10954192

запомина  информацию, существующую Положительный эффект при этомmemorize information existing Positive effect while

в этот момент.заключаетс  в том, что благодар at this moment. concluded that thanks

Таким образом, в предложенном уст-схеме автоматического отключени Thus, in the proposed auto-shutdown device

ройстве по сравнению с прототипомрежекторных фильтров 1 удаетпри уменьшении уровн  помех режек- 5с  избежать неоправданных исторные фильтры 1 автоматически отклю- .кажений огибающей полезного сигчаютс .In comparison with the prototype preventive filter 1, when reducing the noise level of the rezhek-5s to avoid unwarranted, the source filters 1 automatically turn off the envelope of the useful sign.

Claims (2)

' 1. УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ по авт. св. № 675382, о т л ичающееся тем, что, с целью уменьшения искажения полезного сигнала при отсутствии сосредоточенных помех, в него введены блок анализа сигнала, i-й ( i=1,2. ,.,*/) , вход которого соединен с выходом первого усилителя-ограничителя ΐ-го самонастраивающегося фильтра, N блоков управления переключением, входы начальной установки которых являются входом начальной установки устройства, а их разрешающие входы соединены с выходом команда окончания анализа блока анализа сигнала, информационный вход i —го блока управления переключением соедйнен с i-м выходом блока анализа сигнала, вход каждого последующего самонастраивающегося фильтра соединен с первым выходом предыдущего самонастраивающегося фильтра через переключатель, другой вход которого соединен с входом предыдущего самонастраивающегося фильтра, управляющий вход каждого переключателя соединен с выходом соответствующего блока управления^ переключением.'1. DEVICE FOR SUPPRESSING INTERFERENCE by ed. St. No. 675382, characterized in that, in order to reduce distortion of the useful signal in the absence of concentrated noise, a signal analysis unit, i-th (i = 1,2.,., * /), The input of which is connected to the output of the first amplifier-limiter of the ΐ-th self-tuning filter, N switching control units, the initial setting inputs of which are the initial setting of the device, and their enable inputs are connected to the output of the signal analysis analysis analysis block, the information input of the i-th switching control unit is connected with i-th output of the signal analysis unit, the input of each subsequent self-tuning filter connected to the first output of the preceding self-tuning filter through a switch, the other input of which is connected to the input of the previous self-tuning filter, each switch control input coupled to an output of the respective switching control unit ^. ,50....1095419, 50 .... 1095419 2. Устройство по π. 1, отличающееся тем, что блок анализа сигнала содержит соединенные последовательно задающий генератор и формирователь команд, последовательно соединенные первый коммутатор, входы которого являются входами блока анализа сигнала, а управляющий вход соединен с выходом формирователя команд, измеритель периода, два других входа которого соединены с выходом и другим выходом задающего генератора соответственно, формирователь опорного напряжения, два других входа которого соединены с другим выходом задающего генератора и другим выходом измерителя периода соответственно, синхронный накопитель, два других входа которого соединены с выходом задающего генератора и выходом первого, коммутатора соответственно, а ' другой выход является выходом команды окончания анализа блока анализа сигнала, пороговый элемент, другой вход которого соединен с выходом задающего генератора, и второй коммутатор, управляющий вход которого соединен с выходом формирователя команд, а выходы второго коммутатора являются выходами блока анализа сигнала.2. The device according to π. 1, characterized in that the signal analysis unit comprises a serially connected master oscillator and a command shaper, a first switch connected in series, the inputs of which are inputs of a signal analysis block, and the control input is connected to the output of the command shaper, a period meter, the other two inputs of which are connected to the output and another output of the master oscillator, respectively, a driver of the reference voltage, the other two inputs of which are connected to another output of the master oscillator and another output of the period, respectively, a synchronous drive, the other two inputs of which are connected to the output of the master oscillator and the output of the first one, the switch, respectively, and the other output is the output of the command to finish the analysis of the signal analysis unit, a threshold element, the other input of which is connected to the output of the master oscillator, and the second a switch, the control input of which is connected to the output of the command shaper, and the outputs of the second switch are the outputs of the signal analysis block.
SU833534155A 1983-01-06 1983-01-06 Interference suppression device SU1095419A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833534155A SU1095419A1 (en) 1983-01-06 1983-01-06 Interference suppression device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833534155A SU1095419A1 (en) 1983-01-06 1983-01-06 Interference suppression device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU675382 Addition

Publications (1)

Publication Number Publication Date
SU1095419A1 true SU1095419A1 (en) 1984-05-30

Family

ID=21043428

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833534155A SU1095419A1 (en) 1983-01-06 1983-01-06 Interference suppression device

Country Status (1)

Country Link
SU (1) SU1095419A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 675382, кл. Н 04 В 1/10, 1977 (прототип). *

Similar Documents

Publication Publication Date Title
DE3047942C2 (en)
US2701305A (en) Recognition circuit
US4484291A (en) Comparison circuit for determining the statistical equality of two analog signals
US4361896A (en) Binary detecting and threshold circuit
SU1095419A1 (en) Interference suppression device
EP0035564B1 (en) Binary coincidence detector
US3241075A (en) Pulse regenerative devices
US3500202A (en) Testing system for pulse repeater systems using code converters
RU2044406C1 (en) Selector of pulses having given duration
SU1552391A1 (en) Reference voltage shapaer for demodulator of phase-manipulated signals
SU1442972A1 (en) Apparatus for tolerance control of time interval duration
SU1058084A1 (en) Deiodulator of phase-shift keyed signals
SU1012448A1 (en) Device for evaluating channels and selecting optimal communication frequencies
SU1658399A1 (en) Device signal noise immunity measurement
SU1688382A1 (en) Frequency-phase comparator
SU1062869A1 (en) Device for automatic selection of radio station
SU1167556A1 (en) Device for processing signals
SU1587656A1 (en) Clock synchronization signal analyzer
SU1092744A1 (en) Device for time synchronization of pseudorandom sequences
SU1688438A1 (en) Data transceiver
SU1582344A1 (en) Digital discriminator of pulse frequency
SU383218A1 (en) DEVICE FOR DETERMINING THE DURATION OF THE ELEMENTARY DELIVERY OF TELEGRAPHIC MESSAGES WITH DIFFERENT TELEGRAPHIC SPEEDS
SU1166025A1 (en) Selector of pulse noise
SU915163A1 (en) Converter protection method
US4041248A (en) Tone detection synchronizer