RU2044406C1

RU2044406C1 - Selector of pulses having given duration

Info

Publication number: RU2044406C1
Authority: RU
Inventors: Владимир Петрович Коваленко
Priority date: 1990-12-17
Filing date: 1990-12-17
Publication date: 1995-09-20

Abstract

FIELD: pulse devices. SUBSTANCE: device has matching units, inverter, OR gate, delay gate, duration selector having delay line, phase inverter, differentiating circuits, adder, clipper, multivibrator, AND gate and corresponding connections. EFFECT: increased functional capabilities. 2 dwg

Description

Изобретение относится к импульсной технике и может быть использовано в системах передачи данных и синхронизации по посылкам в устройствах обработки информации и автоматики, квазиэлектронных и электронных автоматических системах связи и устройствах подавления импульсных помех. The invention relates to a pulse technique and can be used in data transmission and synchronization systems on parcels in information processing and automation devices, quasi-electronic and electronic automatic communication systems and impulse noise suppression devices.

Известен селектор импульсов минимальной длительности, содержащий элемент совпадения, элемент ИЛИ и элемент задержки [1] Данное устройство пропускает на выход импульсы, длительность которых превышает длительность времени задержки (при большой скважности). Known pulse selector of minimum duration, containing a coincidence element, an OR element and a delay element [1] This device transmits pulses to the output, the duration of which exceeds the duration of the delay time (with high duty cycle).

Недостатком устройства является низкое качество подавления коротких импульсных помех. The disadvantage of this device is the low quality of suppression of short pulse interference.

Наиболее близким по технической сущности к предлагаемому является селектор импульсов минимальной длительности, содержащий первый и второй элементы совпадения, инвертор, элемент ИЛИ и элемент задержки, вход которого соединен с первым входом элемента ИЛИ и выходом первого элемента совпадения, второй вход элемента ИЛИ соединен с выходом второго элемента совпадения, первый и второй входы которого соединены соответственно с выходом элемента задержки и выходом элемента ИЛИ, вход инвертора соединен с выходом второго элемента совпадения, а выход с первым входом первого элемента совпадения, второй вход и выход которого соединены соответственно с второй шиной и входом элемента задержки [2]
Однако данный селектор не позволяет селектировать импульсы заданной длительности, так как пропускает на выход все импульсы, длительность которых равна или более длительности времени задержки сигнала элементом задержки.The closest in technical essence to the proposed one is a pulse selector of minimal duration, containing the first and second coincidence elements, an inverter, an OR element and a delay element, the input of which is connected to the first input of the OR element and the output of the first coincidence element, the second input of the OR element is connected to the output of the second coincidence element, the first and second inputs of which are connected respectively to the output of the delay element and the output of the OR element, the inverter input is connected to the output of the second coincidence element, and in move to a first input of the first matching element, the second input and whose output is connected respectively to the second bus and the input of delay element [2]
However, this selector does not allow the selection of pulses of a given duration, since it passes to the output all pulses whose duration is equal to or more than the length of the delay time of the signal by the delay element.

Цель изобретения повышение помехозащищенности путем селекции импульсов, длительность которых равна заданной величине. The purpose of the invention is to increase noise immunity by selecting pulses, the duration of which is equal to a given value.

Цель достигается тем, что в селектор импульсов заданной длительности, содержащий первый и второй элементы совпадения, инвертор, элемент ИЛИ и элемент задержки, вход которого соединен с первым входом элемента ИЛИ и выходом первого элемента совпадения, второй вход элемента ИЛИ соединен с выходом второго элемента совпадения, первый и второй входы которого соединены соответственно с выходом элемента задержки и выходом элемента ИЛИ, вход инвертора соединен с выходом второго элемента совпадения, а выход с первым входом первого элемента совпадения, второй вход и выход которого соединены соответственно с входной шиной и входом элемента задержки, дополнительно введен селектор длительности, включающий последовательно соединенные линию задержки, фазоинвертор, первую дифференцирующую цепь, сумматор, ограничитель, мультивибратор, а также вторую дифференцирующую цепь и элемент И, причем входы линии задержки и второй дифференцирующей цепи соединены с первым входом селектора длительности, выход второй дифференцирующей цепи соединен с вторым входом сумматора, первый вход которого соединен с выходом линии задержки через последовательно соединенные фазоинвертор и первую дифференцирующую цепь, а выход с входом ограничителя, выход которого соединен с входом мультивибратора, выход мультивибратора соединен с вторым входом элемента И, первый вход которого соединен с вторым входом селектора длительности, а выход с выходом селектора длительности, причем первый вход селектора длительности подключен к входной шине, второй вход к выходу второго элемента совпадения, а выход к выходной шине. The goal is achieved in that in the pulse selector of a given duration, containing the first and second coincidence elements, an inverter, an OR element and a delay element, the input of which is connected to the first input of the OR element and the output of the first coincidence element, the second input of the OR element is connected to the output of the second coincidence element , the first and second inputs of which are connected respectively to the output of the delay element and the output of the OR element, the inverter input is connected to the output of the second coincidence element, and the output to the first input of the first coincidence element the second input and output of which are connected respectively to the input bus and the input of the delay element, a duration selector is additionally introduced, including a delay line connected in series, a phase inverter, a first differentiating circuit, an adder, a limiter, a multivibrator, as well as a second differentiating circuit and an And element, the inputs of the delay line and the second differentiating circuit are connected to the first input of the duration selector, the output of the second differentiating circuit is connected to the second input of the adder, the first input of which connected to the output of the delay line through a series-connected phase inverter and the first differentiating circuit, and the output with the input of the limiter, the output of which is connected to the input of the multivibrator, the output of the multivibrator is connected to the second input of the element And, the first input of which is connected to the second input of the duration selector, and the output to the output duration selector, with the first input of the duration selector connected to the input bus, the second input to the output of the second matching element, and the output to the output bus.

Новыми признаками, обладающими существенными отличиями, являются селектор длительности; новые связи между новыми и известными признаками, т.е. новая схема устройства. New features with significant differences are the duration selector; new connections between new and known features, i.e. new device diagram.

Указанные признаки обладают существенными отличиями, так как в известных технических решениях не обнаружены. Применение всех новых признаков позволяет повысить помехоустойчивость систем и устройств путем селекции импульсов заданной длительности. These signs have significant differences, as in the known technical solutions are not found. The use of all new features allows to increase the noise immunity of systems and devices by selecting pulses of a given duration.

На фиг. 1 изображена структурная схема селектора импульсов заданной длительности; на фиг. 2 временные диаграммы, поясняющие принцип работы устройства. In FIG. 1 shows a block diagram of a pulse selector of a given duration; in FIG. 2 timing diagrams explaining the principle of operation of the device.

Селектор импульсов заданной длительности содержит первый элемент 2 совпадения, инвертор 5, второй элемент 1 совпадения, элемент ИЛИ 4, элемент 3 задержки, селектор 6 длительности, состоящий из линии 7 задержки, фазоинвертора 8, первой дифференцирующей цепи 9, сумматора 10, ограничителя 11, мультивибратора 12, элемента И 13 и второй дифференцирующей цепи 14, причем вход элемента 3 задержки соединен с первым входом элемента ИЛИ 4 и выходом первого элемента 2 совпадения, второй вход элемента ИЛИ 4 соединен с выходом второго элемента 1 совпадения, первый и второй входы которого соединены соответственно с выходом элемента 3 задержки и выходом элемента ИЛИ 4, вход инвертора 5 соединен с выходом второго элемента 1 совпадения, а вход с первым входом первого элемента 2 совпадения, второй вход и выход которого соединены соответственно с входной шиной и входом элемента 3 задержки, входы линии 7 задержки и второй дифференцирующей цепи 14 соединены с первым входом селектора длительности, выход второй дифференцирующей цепи 14 соединен с вторым входом сумматора 10, первый вход которого соединен с выходом линии 7 задержки через последовательно соединенные фазоинвертор 8 и первую дифференцирующую цепь 9, а выход с входом ограничителя 11, выход которого соединен с входом мультивибратора, выход мультивибратора соединен с вторым входом элемента И 13, первый вход которого соединен с вторым входом селектора длительности, а выход с выходом селектора длительности, причем первый вход селектора длительности подключен к входной шине, второй вход к выходу второго элемента 1 совпадения, а выход к выходной шине. The pulse selector of a given duration contains a first coincidence element 2, an inverter 5, a second coincidence element 1, an OR element 4, a delay element 3, a duration selector 6 consisting of a delay line 7, a phase inverter 8, a first differentiating circuit 9, an adder 10, a limiter 11, a multivibrator 12, AND element 13 and a second differentiating circuit 14, wherein the input of the delay element 3 is connected to the first input of the OR element 4 and the output of the first coincidence element 2, the second input of the OR element 4 is connected to the output of the second coincidence element 1, the first the second input of which is connected respectively to the output of the delay element 3 and the output of the OR element 4, the input of the inverter 5 is connected to the output of the second coincidence element 1, and the input to the first input of the first coincidence element 2, the second input and output of which are connected respectively to the input bus and the input of the element 3 delays, the inputs of the delay line 7 and the second differentiating circuit 14 are connected to the first input of the duration selector, the output of the second differentiating circuit 14 is connected to the second input of the adder 10, the first input of which is connected to the line output and 7 delays through a series-connected phase inverter 8 and the first differentiating circuit 9, and the output with the input of the limiter 11, the output of which is connected to the input of the multivibrator, the output of the multivibrator is connected to the second input of the element And 13, the first input of which is connected to the second input of the duration selector, and the output with the output of the duration selector, with the first input of the duration selector connected to the input bus, the second input to the output of the second matching element 1, and the output to the output bus.

Первый элемент 2 совпадения, инвертор 5, второй элемент 1 совпадения, элемент ИЛИ 4 и элемент 3 задержки взяты из прототипа без изменений [2] Линия 7 задержки подобна элементу 3 задержки. Фазоинвертор 8 подобен инвертору 5. Элемент И 13 подобен первому элементу 2 совпадения и второму элементу 1 совпадения. Первая дифференцирующая цепь 9 и вторая дифференцирующая цепь 14 могут быть подобны [3] Ограничитель 11 может быть по-добен [3] Мультивибратор 12 подобен [3] Сумматор 10 может быть реализован на операционном усилителе [4]
На фиг. 2 показаны: сигналы а на входе устройства; б-п на выходах соответственно: б второго элемента 1 совпадения, в элемента 3 задержки; г инвертора 5; д элемента ИЛИ 4; е первого элемента 2 совпадения; ж линии 7 задержки; и фазоинвертора 8; к первой дифференцирующей цепи 9; л второй дифференцирующей цепи 14; м сумматора 10; н ограничителя 11; о- мультивибратора 12; п элемента И 13.The first coincidence element 2, the inverter 5, the second coincidence element 1, the OR element 4, and the delay element 3 are taken from the prototype without changes [2] The delay line 7 is similar to the delay element 3. The phase inverter 8 is similar to the inverter 5. Element And 13 is similar to the first coincidence element 2 and the second coincidence element 1. The first differentiating circuit 9 and the second differentiating circuit 14 may be similar [3] The limiter 11 may be similar [3] The multivibrator 12 is similar [3] The adder 10 may be implemented on an operational amplifier [4]
In FIG. 2 shows: signals a at the input of the device; b-p at the outputs, respectively: b of the second coincidence element 1, in the delay element 3; g inverter 5; q element OR 4; e of the first element 2 matches; Well line 7 delay; and bass reflex 8; to the first differentiating circuit 9; l of the second differentiating chain 14; m adder 10; m limiter 11; o-multivibrator 12; n element And 13.

Селектор импульсов заданной длительности функционирует следующим образом. The pulse selector of a given duration operates as follows.

Поступающий на вход устройства сигнал через первый элемент 2 совпадения и элемент ИЛИ 4 поступает на вход второго элемента 1 совпадения и через время, определяемое параметрами элемента 3 задержки, поступает на вход второго элемента 1 совпадения. The signal arriving at the device input through the first coincidence element 2 and the OR element 4 is fed to the input of the second coincidence element 1 and, after a time determined by the parameters of the delay element 3, is supplied to the input of the second coincidence element 1.

Если длительность входного сигнала превышает длительность задержки сигнала элемента 3 задержки, то через время задержки сигнала элемента 3 задержки на выходной шине появляется сигнал, который одновременно поступает на вход элемента ИЛИ 4 и воспрепятствует пропаданию сигнала на выходной шине при пропадании сигнала на его входной шине. Длительность выходного сигнала определяется наличием сигнала на входе второго элемента 1 совпадения, снимаемого с выхода элемента 3 задержки. Инвертор 5 меняет полярность выходных импульсов. Первый элемент 2 совпадения не пропускает на вход элемента 3 задержки и вход элемента ИЛИ 4 входной сигнал до полного прохождения очередного импульса. Это исключает прохождение на выход второго элемента 1 совпадения коротких импульсов, но пропускает импульсы, длительность которых соответствует времени задержки элемента 3 задержки или превышает ее, при этом обеспечивается нормализация длительности выходных импульсов. If the duration of the input signal exceeds the delay time of the signal of the delay element 3, then after the delay time of the signal of the delay element 3, a signal appears on the output bus, which simultaneously enters the input of the OR element 4 and prevents the signal from disappearing on the output bus when the signal disappears on its input bus. The duration of the output signal is determined by the presence of a signal at the input of the second coincidence element 1, which is removed from the output of the delay element 3. Inverter 5 reverses the polarity of the output pulses. The first coincidence element 2 does not pass the input signal to the input of the delay element 3 and the input of the OR element 4 until the next pulse passes completely. This excludes the passage of the output of the second element 1 of the coincidence of short pulses, but transmits pulses whose duration corresponds to the delay time of the delay element 3 or exceeds it, while normalizing the duration of the output pulses.

Одновременно с поступлением входного сигнала на второй вход первого элемента 2 совпадения он поступает на первый вход селектора длительности. Временные диаграммы, поясняющие работу селектора, приведены на фиг. 2. Сигнал на выходе ограничителя 11 (фиг. 2,н) будет только в том случае, когда длительность входных импульсов будет равна времени задержки в линии 7 задержки. Мультивибратор формирует импульс заданной длительности (фиг. 2,о), который поступает на второй вход элемента И 13, на первом входе которого сигнал имеет такой же вид (фиг. 2,е). Simultaneously with the input signal to the second input of the first coincidence element 2, it enters the first input of the duration selector. Timing diagrams explaining the operation of the selector are shown in FIG. 2. The signal at the output of the limiter 11 (Fig. 2, n) will be only if the duration of the input pulses is equal to the delay time in the delay line 7. The multivibrator generates a pulse of a given duration (Fig. 2, o), which is fed to the second input of the And 13 element, at the first input of which the signal has the same form (Fig. 2, f).

Таким образом устройство пропускает на выход импульсы, длительность которых равна времени задержки сигнала, что способствует повышению помехозащищенности (помехоустойчивости). Thus, the device transmits pulses to the output, the duration of which is equal to the signal delay time, which contributes to increased noise immunity (noise immunity).

Claims

DURATION PULSE SELECTOR, containing the first and second coincidence elements, an inverter, an OR element and a delay element whose input is connected to the first input of the OR element and the output of the first coincidence element, the second input of the OR element is connected to the output of the second coincidence element, the first and second inputs of which connected respectively to the outputs of the delay element and the OR element, the inverter input is connected to the output of the second coincidence element, and the output to the first input of the first coincidence element, the second input and output of which They are connected respectively with the input bus and the input of the delay element, characterized in that, in order to increase the noise immunity, a duration selector is introduced into it, including a delay line connected in series, a phase inverter, a first differentiating circuit, an adder, a limiter, a multivibrator, as well as a second differentiating circuit and element And, and the inputs of the delay line and the second differentiating circuit are connected to the first input of the duration selector, the output of the second differentiating circuit is connected to the second input of the total a, the output of the multivibrator with the second input of the And element, the first input of which is connected to the second input of the duration selector, and the output with the output of the duration selector, the first input of the duration selector connected to the input bus, the second input to the output of the first matching element, and the output to the output bus .