SU1762418A1 - Device for transmitting and receiving binary signals - Google Patents

Device for transmitting and receiving binary signals Download PDF

Info

Publication number
SU1762418A1
SU1762418A1 SU904834990A SU4834990A SU1762418A1 SU 1762418 A1 SU1762418 A1 SU 1762418A1 SU 904834990 A SU904834990 A SU 904834990A SU 4834990 A SU4834990 A SU 4834990A SU 1762418 A1 SU1762418 A1 SU 1762418A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
transmitting
counting
Prior art date
Application number
SU904834990A
Other languages
Russian (ru)
Inventor
Олег Викторович Носов
Original Assignee
Донецкий Научно-Исследовательский Институт Комплексной Автоматизации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Донецкий Научно-Исследовательский Институт Комплексной Автоматизации filed Critical Донецкий Научно-Исследовательский Институт Комплексной Автоматизации
Priority to SU904834990A priority Critical patent/SU1762418A1/en
Application granted granted Critical
Publication of SU1762418A1 publication Critical patent/SU1762418A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к технике св зи и может использоватьс  при создании цифровых систем передачи информации. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит на передающей стороне источника 1 цифрового сигнала , источник 2 синхросигнала, блок 3 совпадени , счетные триггеры 4 и 5, элемент исключающее ИЛИ 6, согласующий блок 7,а на приемной стороне согласующий блок 8,фильтр 9, фиксатор 10 переходов, блок 11 совпадени , одновибратор 12, триггеры 13 и 14, потребитель 15 цифровой информации и потребитель 16 синхросигнала. Цель изобретени  достигаетс  за счет введени  на передающей стороне второго счетного триггера и элемента исключающее ИЛИ, а на приемной стороне - второго триггера, что позвол ет исключить вли ние элементной базы на быстродействие устройства. 2 ил.The invention relates to communication technology and can be used to create digital information transmission systems. The aim of the invention is to increase speed. The device contains on the transmitting side of digital signal source 1, clock source 2, block 3 matches, counting triggers 4 and 5, exclusive OR 6, matching block 7, and on receiving side matching block 8, filter 9, latch 10 transitions, block 11 coincidence, one-shot 12, triggers 13 and 14, digital information consumer 15, and sync consumer 16. The purpose of the invention is achieved by introducing a second counting trigger and an exclusive OR element on the transmitting side, and a second trigger on the receiving side, which eliminates the influence of the element base on the speed of the device. 2 Il.

Description

Изобретение относитс  к технике св зи и может использоватьс  при создании цифровых систем передачи информации.The invention relates to communication technology and can be used to create digital information transmission systems.

Целью изобретени   вл етс  повышение быстродействи .The aim of the invention is to increase speed.

На фиг. 1 приведена структурна  электрическа  схема устройства; на фиг.2 - временные диаграммы, по сн ющие его работу.FIG. 1 shows the structural electrical circuit of the device; 2 shows timing diagrams for his work.

Устройство содержит на передающей стороне источник 1 цифрового сигнала, источник 2 синхросигнала, блок 3 совпадени , второй и первый счетные триггеры 4 и 5, элемент Исключающее ИЛИ 6, согласующий .блок 7, а на приемной стороне согласующий блок 8, фильтр 9, фиксатор 10 переходов, блок 11 совпадени , одновибратор 12, второй и тервый триггеры 13 и 14, потребитель 15 цифровой информации и потребитель 16 синхросигнала.The device contains on the transmitting side a digital signal source 1, a clock source 2, a block 3 of coincidence, a second and first counting triggers 4 and 5, an Exclusive OR 6 element, a matching block 7, and on the receiving side a matching block 8, a filter 9, a latch 10 transitions, block 11 matches, one-shot 12, second and first triggers 13 and 14, consumer 15 of digital information and consumer 16 clock.

Устройство передачи и приема двоичных сигналов работает следующим образом .The device for transmitting and receiving binary signals works as follows.

Цифровой сигнал (фиг 2.1) источника 1 поступает на один из входов блока 3 совпадени , выполненного на элементе И-НЕ. Синхросигнал (фиг.2.2) источника 2 подаетс  через блок 3 (фиг.2.3) на вход счетного триггера 5 и на вход счигного триггера 4. Выходные сигналы счетных триггеров (фиг,2.4, 2.5) поступают на входы элемента 6 исключающее ИЛИ, на выходе которого образуетс  относительный биимпульсный сигнал (фиг.2.6). В JTOM сигнале при передаче 1 сохран етс , а при передаче О измен етс  последовательность чередовани  пол рностей импульсов на очередном тактовом интервале по сравнению с предыдущим ,The digital signal (Fig. 2.1) of source 1 is fed to one of the inputs of block 3 of coincidence, performed on the NAND element. The clock signal (Fig.2.2) of the source 2 is fed through block 3 (Fig.2.3) to the input of the counting trigger 5 and to the input of the library trigger 4. The output signals of the counting trigger (Fig 2.4, 2.5) are fed to the inputs of the element 6 exclusive OR, at the output which produces a relative bi-pulse signal (Fig. 2.6). In the JTOM signal, transmission 1 is saved, and transmission O modifies the sequence of alternation of the polarities of the pulses at the next clock interval compared to the previous one,

Относительный биимпульсный стыковой сигнал, прошедший стыковой кабель, согласующий блок 8 и фильтр 9, поступает вThe relative bi-pulse butt signal passed through the butt cable, the matching unit 8 and the filter 9, enters the

(L

СWITH

vivi

ОABOUT

юYu

ЬьB

0000

фиксатор 10 переходов. В последнем переходы между уровн ми преобразуютс  в импульсную последовательность (фиг.2.7), из которой в одновибраторе 12 восстанавливаетс  синхросигнал (фиг.2.8). Дл  восстанов- пени  границ тактовых интервалов непосредственно из переходов стыкового сигнала, инверсный сигнал одновибратора 12 (фиг.2.9) запрещает случайные импульсы фиксатора 10 переходов, что позвол ет пол- учить на выходе блока 11 совпадени  периодическую последовательность импульсов (фиг 2.10).latch 10 transitions. In the latter, the transitions between the levels are converted into a pulse sequence (Fig. 2.7), from which the sync signal is restored in the one-shot 12 (Fig. 2.8). To restore the bounds of the clock intervals directly from the transitions of the butt signal, the inverse signal of the one-shot 12 (figure 2.9) prohibits random pulses from the latch of 10 transitions, which allows obtaining a periodic sequence of pulses at the output of block 11 (figure 2.10).

На синхровход Д-триггера 13 приходит вс  совокупность импульсов с выхода фикса- тора 10 переходов. Периодическа  составл юща  импульсной последовательности обнул ет Д-триггер 13 по заднему фронту так как в этот момент на его Д-вход приходит О с выхода одновибратора 12. Случайна  со- ставл юща  переключает Д-триггера 13 в 1. Таким образом информаци  о наличии случайной составл ющей хранитс  в Д- триггере 13 половину периода (фиг.2.11). По переднему фронту периодической последо- вательности с выхода блока 11 совпадени  Д-триггер 14 запоминает состо ние Д-триггера 13 на весь тактовый интервал (фиг.2 12) поэтому на его выходе формируетс  цифровой сигнал стыка, который поступает потре- бителю 15 цифровой информации. Потребитель 16 синхросигнала получает восстановленный сигнал с пр мого выхода одновибраторз 12 (фиг 2 8).The D-flip-flop 13 is synchronized with a set of impulses from the release of the 10-junction switch. The periodic component of the pulse sequence zeroes the D-flip-flop 13 on the trailing edge, because at this moment O comes to its D-input from the output of the one-shot 12. The random component switches the D-flip-flop 13 to 1. Thus, the information on the presence of a random the component is stored in the D-trigger 13 half period (Fig. 11.11). On the leading edge of a periodic sequence from the output of block 11 of coincidence, D-flip-flop 14 remembers the state of D-flip-flop 13 for the entire clock interval (Fig. 2-12), therefore, a digital junction signal is generated at its output, which goes to digital information receiver 15 . The consumer 16 clock signal receives the recovered signal from the direct output of one-shot 12 (FIG. 2-8).

Claims (1)

Формула изобретени Invention Formula Устройство передачи и приема двоичных сигналов, содержащее на передающейA device for transmitting and receiving binary signals containing стороне последовательно соединенные источник цифрового сигнала и блок совпадени , источник синхросигнала, первый счетный триггер и согласующий блок, выход которого  вл етс  выходом передающей части устройства, и на приемной стороне последовательно соединенные согласующий блок, вход которого  вл етс  входом приемной части устройства, фильтр, фиксатор переходов , блок совпадени  и одновибратор, первый выход которого подключен к второму входу блока совпадени , последовательно соединенные первый триггер и потребитель цифровой информации и потребитель синхросигнала, выход блока совпадени  соединен с первым входом первого триггера, а второй выход одновибратора подключен к входу потребител  синхросигнала , отличающеес  тем, что, с целью повышени  быстродействи , введены на передающей стороне последовательно соединенные второй счетный триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к входу согласующего блока, выход первого счетного триггера соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход источника синхросигнала подключен к входу второго счетного триггера и к второму входу блока совпадени , выход которого соединен с входом первого счетного триггера, и на приемной стороне - второй триггер, выход которого соединен с вторым входом первого триггера, выход фиксатора переходов подключен к первому входу второго триггера, в второй выход одновибратора соединен с вторым входом второго триггера.a serially connected digital signal source and a coincidence unit, a clock source, a first counting trigger and a matching unit whose output is the output of the transmitting part of the device, and on the receiving side a serially connected matching unit whose input is the input of the receiving part of the device, filter, clamp transitions, a match block and a one-shot, the first output of which is connected to the second input of the match block, are connected in series to the first trigger and a consumer of digital information of the clock signal, the output of the coincidence unit is connected to the first input of the first trigger, and the second one-shot output is connected to the input of the sync consumer, characterized in that, in order to improve speed, the second counting trigger and the EXCLUSIVE OR element are entered on the transmitting side which is connected to the input of the matching unit, the output of the first counting trigger is connected to the second input of the EXCLUSIVE OR element, and the output of the clock source is connected to the input of the second of the second trigger and to the second input of the coincidence unit, the output of which is connected to the input of the first counting trigger, and on the receiving side, the second trigger, the output of which is connected to the second input of the first trigger, the output of the transition clamp, is connected to the second output of the single vibrator with the second input of the second trigger. 1 П1 P ПP ЕПEP ОABOUT Фиг. 2FIG. 2 ПP ПP П.P.
SU904834990A 1990-06-04 1990-06-04 Device for transmitting and receiving binary signals SU1762418A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904834990A SU1762418A1 (en) 1990-06-04 1990-06-04 Device for transmitting and receiving binary signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904834990A SU1762418A1 (en) 1990-06-04 1990-06-04 Device for transmitting and receiving binary signals

Publications (1)

Publication Number Publication Date
SU1762418A1 true SU1762418A1 (en) 1992-09-15

Family

ID=21518580

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904834990A SU1762418A1 (en) 1990-06-04 1990-06-04 Device for transmitting and receiving binary signals

Country Status (1)

Country Link
SU (1) SU1762418A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 824460. кл. Н 04 L 5/14, 1978. *

Similar Documents

Publication Publication Date Title
SU1762418A1 (en) Device for transmitting and receiving binary signals
SU1467777A1 (en) Device for transmitting and receiving digital signals
SU1099398A2 (en) Device for transmitting and receiving digital signals
SU1054920A1 (en) Device for automatic registering of telegraph messages
SU1058081A1 (en) Device for synchronizing pulse sequence
SU876073A3 (en) Information decoding device
SU1624664A1 (en) Device for m-sequence synchronization
SU1467782A1 (en) Device for transmitting binary signals
RU2044406C1 (en) Selector of pulses having given duration
SU1312748A1 (en) Device for reception of shift-difference bipulse signal
SU1107321A1 (en) System for transmitting voice-frequency carrier telegraphy signals
RU1800633C (en) Bipulse signal forming device
SU500570A1 (en) Device for converting input signal in synchronization systems
SU711695A1 (en) Communication system with adaprive delta-modulation
SU1499517A1 (en) Phase triggering device
SU1575321A1 (en) Device for conversion of linear signal
SU1124363A1 (en) Device for transmitting two signals via single communication channel
RU2020764C1 (en) Device for receiving digital signals
SU758533A1 (en) Pulsed system for transmitting binary signals
SU1660191A2 (en) Multichannel incoherent communication system
SU1298943A1 (en) Bipulse signal receiver
SU558398A1 (en) Method of calling on a delta-modulated channel
SU1120396A1 (en) Device for coding digital information by modified frequency modulation method
SU1288928A1 (en) Device for transmission of phase-shift keyed signal
SU1617655A1 (en) Multiple phase modulator