SU1092518A1 - Цифровой спектроанализатор - Google Patents

Description

которого соединен со вторым информационным входом вычитател , информационный выход которого соединен с ииформадионным входом преобразовател  двоичного кода в число-импульсный, информационный выход которого соединен со входом запуска первого генератора импульсов, выход которого соединен с управл ющим входом второго блока пам ти , выход переполнени  второго сумматора соединен с первым входом третьего сумматора, входом запуска первого генератора импульсов, первым входом элемента И, входом элемента задержки и входом запуска второго генератора импульсов, выход которого соединен с управл ющими входами регистров группы, информационные выходы которьх подключены ко второму информационному входу второго сумматора , управл ющий вход которого соединен с выходом элемента И, второй вход которого соединен с выходом элемента задержки, выход блока выбора максимального числа соединен со вторым входом третьего сумматора, выход которого  вл етс  выходом пор дка спектроанализатора, дев тый выход распределител  импульсов соединен со входом четвертого дешифратора адреса, выход которого соединен с адресным входом блока регистро вой пам ти, дес тый, одиннадцатый, венадцатый, тринадцатый и четырнада1ый выходы распределител  импульсов соединены соответственно с тактовым входом сдвигового регистра, тактовым входом блока выбора максимального числа, управл ющим входом вычитател , тактовым входом преобразовател  двоичного кода в числоимпульсный и третьим входом элемента И.

2. Спектроанализатор по п. 1, отличающийс  тем, что блок выбора максимального числа с держит узел сравнени , элемент И и регистр, информационный выход которого  вл етс  выходом блока выбора максимального числа и соединен с первым входом узла сравнени , выход которого подключен к первому входу элемента И, выход которого соединен с управл ющим входом регистра, информационный вход которого объединен со вторым входом узла сравнени  и  вл етс  входом блока выбора максимального числа, второй вход элемента И  вл етс  тактовым входом блока выбора максимального числа.

Изобретение относитс  к области радио- и вычислительной техники, а более конкретно к цифровым устройствам , предназначенным дл  выполнени  спектрального анализа случайных электрических сигналов (цифрового спектрального анализа ). Известен спектроанализатор, в котором используютс  вычислительные блоки, основанные на арифметике плавагацей зап той tl3. Недостаток этого процессора низкое быстродействие. Наиболее близким по технической сущности к изобретению  вл етс  цифровой Спектроанализатор, содержащий аналого-цифровой преобразователь, два блока пам ти, два блока буферной пам ти, три блока формировани  адреса , устройство дл  вычислени  быстро го преобразовани  Фурье, два квадратора и два сумматора, а также генератор тактовых импульсов и распределитель импульсов t21. Недостатком данного устройства  вл етс  большое врем , требуемое дл дл  получени  усредненного по времени энергетического спектра. Это вызвано тем, что БПФ, cyмIvшpoвaниe квадратов и усреднение выполн етс  при представлении чисел в форме плавающей зап той. При такой форме представлени  операндов в процессе выполнени  каждой арифметической операций приходитс  обрабатывать не только мантиссы, но и пор дки чисел (например , при сложении необходимо выравнивать пор дки операндов сдвигом вправо мантиссы числс1 с меньшим пор дком ). Кроме того, необходимо нормализовать результаты каждой арифметической операции, что также требует больtifflx затрат времени. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что в цифровой Спектроанализатор , содержащий аналого-цифровой преобразователь, выход которого подключен к информационному входу первого блокапам ти, информационный выход которого подключен к информационному входу устройства дл  вычислени  быстрого преобразовани  Фурье, выходы реальной и мнимой части результата которого соединены с информационными входами соответственно первого и второго блоков буферной пам ти, информационные выходы которых соединены со входами соответств .енно первого и второго квадраторов выходы которых соединены соответственно с первым и вторым информационными входами первого сумматора, информационный выход которого подг включен к информационному входу второ го блока пам ти, информационный вых которого соединен с первым информационным входом второго сумматора, информационный выход которого подключен к информационным входам регистров группы, информационные выходы которых  вл ютс  информационны 1ИИ выходами спектроангьлизатора, выход генератора тактовых импульсов подключен ко входу распределител  импульсов, первый выход которого соединен с управл ющим входом анало го-цифрового преобразовател , инфор мационный вход которого  вл етс  ин формационным входом спектроанализатора , второй выход распределител  импульсов подключен ко входу первог дешифратора адреса, выход которого подключен к Адресному входу первого блока пам ти, третий выход распреде лител  импульсов соединен с тактовы входом устройства дл  вычислени  бы строго преобразовани  Фурье, четвер тый выход распределител  импульсов соединен со входом второго дешифратора адреса, выход которого подключен к адресным входам первого и вто рого блоков буферной пам ти, п тый выход распределител  импульсов соеди нен с тактовыми входами первого и второго квадраторов, шестой и седьмой выходы распределител  импульсов соединены с управл ющими входами со ответственно первого и второго сумматсроз , а восьмой выход распределител  импульсов подключен ко входу третьего дешифратора адреса, выход которого соединен с адресным входом второго блока пам ти, введены сдвиговый регистр, блок регистровой пам ти , четвертый дешифратор адреса, блок выбора максимального числа, вычитатель , преобразователь двоичного кода в число-импульсный, первый и второй генераторы импульсов, элемент И, элемент задержки и третий суммато выход пор дка результата устройства дл  вычислени  быстрого преобразовани  Фурье подключен к информационному входу сдвигового регистра, информационный выход которого соединен с информационным входом блока регистровой пам ти, информационный выход которого подключен к первому информа ционному входу вычитател  и входу блока выбора максимального числа, вы ход которого соединен со.вторым инфо мационным входом вычитател , информа ционный выход которого соединен с информационным входом преобразовател  двоичного кода в число-импульсный, информационный выход которого соединен со входом запуска первого генератора импульсов, выход которого соединен/ с управл ющим входом второго блока пам ти, выход переполнени  второго сумматора соединен с первым входом третьего сумматора, входом запуска первого генератора импульсов, первым входом элемента И, входом элемента задержки и входом запуска второго генератора И1 тульсов, выход кото ,рого соединен с управл ющими входами регистров группы, информационные выходы которых подключены ко второму информационному входу второго сумматора , управл ющий вход которого соединен с выходом элемента Н, второй вход которого соединен с выходом элемента задержки, выход блока выбора соединен со вторым входом третьего сумматора, выход которого  вл етс  выходом пор дка спектроаналиэатора , дев тый выход распределител  импульсов соединен со входом четвертого дешифратора адреса, выход которого соединен с адресным входом блока регистровой пам ти, дес тый, одиннадцатый , двенадцатый, тринадцатый и четырнадцатый выходы распределител  импульсов соединены соответственно с тактовым входом сдвигового регистра , тактовым входом блока выбора максимального числа, управл ющим входам вычитател , тактовым входом преобразовател  двоичного кода в число-импульсный и третьим входом элемента И, причем блок выбора максимального чис-ла содержит узел сравнени , элемент И и регистр, информационный выход которого  вл етс  выходом блока выбора максимального числа и соединен с первым входом узла сравнени , выход которого подключен к nepBOMi входу элемента И, выход которого соединен с управл ющим входом регистра, информационный вход которого объединен со вторым входом узла сравнени  и  вл етс  входом блока выбора максимального числа, второй вход элемента И  вл етс  тактовым входом блока выбора максимального числа. На фиг. 1 представлена схема спектроанализатора; на фиг. 2 - то же, блока синхронизации; на фиг.3 то же, блока выбора максимального числа. Цифровой спектроанализатор содержит аналого-цифровой преобразователь (АЦП ) 1 , блок пам ти 2, устройство дл  вычислени  быстрого преобразовани  Фурье 3, обрабатывающее данные в форме с поблочно плавающей зап той , блоки буферной пам ти ОЗУ 4 и 5, квадраторы 6 и 7, сумматор 8, блок пам ти 9, сумматор 10, группу регистров 11, дешифраторы адреса 12, 13 и 14, генераторы импульсов 15 и 16 элемент И 17, элемент задержки 18, сдвиговый регистр 19, блок регистровой пам ти 20, дешифратор адреса 21, блок выбора максимального числа 22, вычитатель 23, преобразователь двоич ного кода в число-импульсный код 24, сумматор (схему прибавлени  единицы; 25, блок индикации 26 и блок синхронизации 27, который содержит генератор тактовых импульсов 28 и распределитель импульсов 29. Блок 22 выбега максимального числа содержит узел 30 сравнени , элемент И 31 и регистр 32. Спектроанализатор работает следую щим образом. На вход цифрового спектроанализатора подаетс  случайный процесс x(t) . В результате вычислений получаетс  усредненный энергетический спектр этого процесса. АЦП производит квантование случай ного входного сигнала. В блок 2 запи сываютс  L, входных последовательностей по N отсчетов в каждой. Далее обработка ведетс  в четыре этапа: вычисление ДПФ; вычисление энергетического спектра каждой последователь ности; выравнивание пор дков усреднение спектральных последовательностей . Первый этап реализуетс  посредством устройства 3, которое поочередно вычисл ет ДПФ каждой последовательно сти, описываемое формулой N-1 ; 2Л ,,,. I ().jxf( . где x(-l) - отсчеты е -ой входной последовательности, ,1 , , .N-1.Действительные части спектральных отсчетов Хц(е1 (к ) записываютс  в.. блок 4, а мнимые части (К)- в блок 5. Поскольку вычислени  ведутс  с поблочно плавающей зап той, кажда  последовательность (К) имеет СБОЙ пор док, который после умножени  на 2 на сдвиговом регистре 19 за писываетс  в блок 20. Умножение на 2 вызвано тем, что нa втором этапе действительные и мни мые части спектральных отсчетов возвод тс  в квадрат с помощью первого и второго квадраторов. Затем результа .ты складываютс  в сумматоре и запи сиваютс  в блок 9, Вычисление энерге тического спектра каждой последовательности выражаетс  формулой (K,-{x;HK,f. 2 . ,М-1 Необходимость третьего этапа обусловлена тем, что последовательности (Kl имеют разные пор дки, которые перед усреднением спектральных последовательностей необходимо выравн ть. Выравнивание осуществл етс  к максимальному пор дку, при этом элементы последовательности с меньщими пор дками сдвигаютс  вправо на соответствующее число разр5эдов. Сначала в блоке 22 выбора максимального числа находитс  максимальный пор док, который подаетс  на вход вычитател  23, а также подаетс  на сумматор 25. Затем дл  каждой последовательности в вычитателе 23 находитс  разность между максимальным пор дтком и пор дком текущей последовательности . Полученное значение преобразуетс  в преобразователе 24 двоичного кода в число импульсный, запускающий генератор импульсов 15 и элементы последовательности сдвигаютс  на нужное число разр дов. Четвертый этап выполн етс  на сумматоре 10, где сугФшруютс  одноименные отсчеты всех последовательностей 2(К.. Суммы накапливаютс  в группе регистров 11. Если в процессе суммировани  частичной суммы первых €-1 последовательностей с е-и последовательностью возникает переполнение, то процесс суммировани  временно прерываетс . Это осуществл етс  посредством размыкани  элемента И 17 в цепи управл ющих иг/тульсов, подаваемых на сумматор 10 от блока 27. На вход блока 9 и группы регистров il начинают подаватьс  импульсы от генераторов импульсов 15 и 16. Производитс  сдвиг вправо на один разр д элементов -й последовательности и всех последовательностей с номерами е i eUl в блоке 9, а также сдвиг накопленных сумм в группе регистров 11. Значение общего (максимального 5 пор дка увеличиваетс  на единицу в сумматоре 25. После формируемого в элементе задержки 18 временного интервала , затрачиваемого на осуществление . сдвигов, элемент И 17 снова закрыва7 етс , и процесс суммировани  возобновл етс . После завершени  суммировани  результатьз вычислени  усредненного энергетического спектра (массив мантисс в группе регистров 11 и пор док в сумматоре 25 | вывод тс , на блок индикации. Таким образом, данное изобретение позвол ет увеличить скорость спект- i рального анализа по сравнению с прототипом в среднем на 15-20%.

Dm Шт 27 Фиг. 2

Claims (2)

1. ЦИФРОВОЙ СПЕКТРОАНАЛИЗАТОР, содержащий аналого-цифровой преобразователь, первый блок памяти, выход аналого-цифрового преобразователя подключен к информационному входу первого блока памяти, информационный выход которого подключен к информационному входу устройства для вычисления быстрого преобразования Фурье, выходы реальной и мнимой, части ? результата которого соединены с информационными входами соответственно первого и второго блоков буферной памяти, информационные выходы которых соединены со входами соответственно первого и второго квадраторов, выхода которых соединены соответственно с первым и вторым информационными входами первого сумматора, информационный выход которого подключен к информационному входу второго (блока памяти, информационный выход которого соединен с первым информационным входом второго сумматора, информационный выход которого подключен к информационным входам регистров группы, информационные выхода которых являются информационными выходами спектроанализатора, выход генератора тактовых импульсов подключен ко входу распределителя импульсов, первый выход которого соединен с упоавляющим входом аналого-цифрово го преобразователя, информационный вход которого является информационным входом спектроанализатора, второй выход распределителя импульсов подключен ко входу первого дешифратора адреса, выход которого подключен к адресному входу первого блока памяти, третий выход распределителя импульсов соединен с тактовым входом устройства для вычисления быстрого преобразования Фурье, четвертый выход распределителя импульсов соединен со входом второго дешифратора адреса, выход которого подключен к адресным входам первого и второго блоков буферной памяти, пятый выход о распределителя импульсов соединен с тактовыми входами первого и второго квадраторов, шестой и седьмой выходы распределителя импульсов соединены с управляющими входами соответственно первого и второго сумматоров, а восьмой выход распределителя им- пульсов подключен ко входу третьего дешифратора адреса, выход которого соединен с адресным входом второго блока памяти, отличающийс я тем, что, с целью повышения быст· родействия, в него введены сдвиговый регистр, блок регистровой памяти, четвертый дешифратор адреса,блок выбора максимального числа, вычитатель, преобразователь двоичного кода в число-импульсный, первый и второй □О генераторы импульсов, элемент И, элемент задержки и третий сумматор, вы ход порядка результата устройства для вычисления быстрого преобразования Фурье подключен к информационному входу сдвигового регистра, информационный выход которого соединен с информационным входом блока регистро вой памяти, информационный выход ко торого подключен к первому информационному входу вычитателя и входу блока выбора максимального числа, выход которого соединен со вторым информационным входом вычитателя, информационный выход которого соединен с информационным входом преобразователя двоичного кода в число-импульсный, информационный выход которого соединен со входом запуска первого генератора импульсов, выход которого соединен с управляющим входом второго блока памяти, выход переполнения второго сумматора соединен с первым входом третьего сумматора, входом запуска первого генератора импульсов, первым вхо- ; дом элемента И, входом элемента задержки и входом запуска второго генератора импульсов, выход которого соединен с управляющими входами регистров группы, информационные выходы которых подключены ко второму информационному входу второго сумматора, управляющий вход которого соединен с выходом элемента И, второй вход которого соединен с выходом элемента задержки, выход блока выбора максимального числа соединен со вторым входом третьего сумматора, выход которого является выходом порядка спектроанализатора, девятый выход распределителя импульсов соединен со входом четвертого дешифра тора адреса, выход которого соединен с адресным входом блока регистро вой памяти, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый выходы распределителя импульсов соединены соответственно с тактовым входом сдвигового регистра, тактовым входом блока выбора максимального числа, управляющим входом вычитателя, тактовым входом преобразователя двоичного кода в числоимпульсный и третьим входом элемента И.

2. Спектроанализатор по π. 1, отличающийся тем, что блок выбора максимального числа с® держит узел сравнения, элемент И и регистр, информационный выход которого является выходом блока выбора максимального числа и соединен с первым входом узла сравнения, выход которого подключен к первому входу 'элемента И, выход которого соединен с управляющим входом регистра, информационный вход которого объединен со вторым входом узла сравнения и является входом блока выбора максимального числа, второй вход элемента И является тактовым входом блока выбора максимального числа.

ί