СО
ЮМА
оо а Изобретение относитс к вычислительной технике и может быть использовано при построении вычислительных устройств в качестве чеек регистровых секций хранени информации. Известен D-триггер на МДП-транзисторах , содержащий два инвертора и два ключа, один из которых образуе стробируемый вход триггера, а второй находитс в цепи обратной св зи межд выходом второго HHfeepTopa и входом первого инвертора til. Недостатком указанного триггера вл етс низкое быстродействие,вслед ствие необходимости перезар да большой емкости, образуемой диффузионными област ми стоков и истоков тран зисторов входного ключа и област ми стоков транзисторов ключа в цепи обратной св зи. Наиболее близким к предлагаемому вл етс П-триггер на НДП-транзисторах ,содержащий последовательно включенные между его входом и выходом три инвертора, из которых первый инвертор подключен к шинам питани через МДП-транзисторы соответствующего типа проводимости, затворы которых подключены соответственно к пр мому и инверсному управл ющим входам входам, выход третьего инвертора подключен к входу второго инвер тора, который подключен к гаинам питани также через МДП-транзисторы соответствующего типа проводимости, затворы которых подключены соответственно к инверсному и пр мому входам t2 . Недостатком известного устройств вл етс его сложность и невысокое быстродействие. Цель изобретени - упрощение и повышение быстродействи устройства Поставленна цель достигаетс тем, что в О-триггере, содержащем последовательно включенные между его входом и выходом три инвертора, из которых первьй инвертор подключен к тинам питани через М.ЦП-транзисто ры соответствующего типа проводимоети , затворы которых подключены соответственно к пр мому и инверсному управл ющим входам, вход второго инвертора подключен к выходу третьег инвертора, выводы питани третьего инвертора подключены соответственно к пр мому и инверсному управл ющим входам. На чертеже представлена электрическа принципиальна схема D-триггера . Между входом 1 и выходом 2 последовательно включены первый 3, второй 4 и третий 5 инверторы. Выводы питани первого инвертора 3 подключены., соответственно к пине 6 питани через р-канальный транзистор 7, затвор которого подключен к пр мому управл ющему входу 8, и к общей тине 9 через rt-канальный транзистор 10, затвор которого подключен к инверсному управл ющему входу I, Выводы питани третьего инвертора 5 подключены соответственно к пр мому 8 и инверсному 11 управл ющим входам, а его выход подключен к входу второго инвертора 4, D-триггер работает следующим образом . В режиме хранени уровни 1 и О на управл ющих входах, соответственно пр мом 8 и инверсном 11, закрывают транзисторы 7 и 10,вследствие чего триггер находитс в устойчивом состо нии. При поступлении на пр мой 8 и инверсный 11 управл ющие входы соответственно О и 1 открываютс транзисторы 7 и 0, зар жа емкость,, образованную стоками и истоками пар транзисторов инвертора и 10, Таким образом, теперь врем записи определ етс временем перезар да емкости, образованной диффузионными област ми только стоков транзисторов инвертора 3, подключенных к входу инвертора 4, так как к моменту прихода информационного сигнала емкости истоков транзисторов инвертора 3 перезар жены открыть ми транзисторами 7 и 10. Кроме того, быстродействие повышаетс за счет того, -что теперь третий инвертор 5 не только не противодействует, но и способствует перезар ду указанной емкости, так как увеличиваетс зар дный ток i емкости на входе второго инвертора. + инв входной ток;. ток, протекающий через инвертор 5 от входа 11 к входу инвертора 4, Врем зар да емкости t обратно пропорционально величине зар дного ности. Дл известного устройства t :- дл предлагаемого триггера , t -:: бх . инй Практически при4млемым, обеспечивающим нормальную работу триггера в режиме записи, вл етс условие что соотношение токов лежит в интервале от 4 до 5, откуда относительный выигрьпа в быстродействии определ етс как вх t }+ i /i „ . .. f инв Из услови IQ /J-uMtr слвдует, что д „ -о/ -г- 20--75% , что подтверждаетс машинными расчетами переходных процессов . Кроме того, предлагаемый триггер содержит на два транзистора меньше по сравнению с известным. Таким образом, технико-экономический эффект заключаетс в упрощении устройства ч повыгаении его быстродействи на 20-15%.