Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам дл вывода данных по заданным адресам из общего потока результатов измерений, поступающих от нескольких одновременно работающих аналого-цифровых преобразователей . Известно устройство дл вывода информации, содержащее регистр сдвига , дешифратор, выходы которого соединены с первыми входами элементов И, выходы которых соединены с входами элемента ИЛИ Л . Недостаток указанного устройства - суженна область применени . Наиболее близким к предлагаемому по технической сущности вл етс уст ройство дл вывода информации, содер жащее группу вентилей, соединенную с блоком отображени и элементом задержки , клавиатур у, соединенную с блоком сравнени адресов, триггер и последовательно соединенные дешифратор , группа элементов И, элемент ИЛИ и элемент И, причем первый вход эле- мента И соединен с выходом элемента ИЛИ, второй вход - с выходом триггера , дешифратор соединен с клавиатурой , выход элемента И подключен к группе вентилей, один вход триггера соединен с блоком сравнени адресов, а другой - с элементом задержки 2j. Недостатком известного устройства вл етс малое быстродействие, так как при работе устройства в автомати зированных измерительных системах ( дл оценки динамики контролируемого процесса оператор должен одновременно обрабатывать несколько параметров , которые вывод тс на блоки отображени . Известное устройство не обеспечивает такого режима, так как оператору дл вывода нескольких контролируемых параметров каждый раз необходимо набирать на клавиатуре код номера первичного измеритель .ного преобразовател (ПИП) и код номера алфавитно-цифрового преобразо вател (АЦП). а это в случае быстромен кицихс процессов ведет к потере информации и может привести к прин тию оператором неверного решени . Цель изобретени - повьш1ение. быст родействи устройства. Указанна цель достигаетс тем, что в устройство дл вывода информации , содержащее клавиатуру, первый и второй блоки элементов И, первый элемент ИЛИ, элемент задержки, триггер , блок ключей, блок отображени и первый дешифратор, выходы которого подключены к входам группы первого блока элементов И, выходы которого соединены с входами первого элемента ИЛИ, выход которого подключен к входу второго блока элементов И, выходы которого соединены с управл ющими входами блока ключей, выходы которого подключены к входам блока отображени , а информационные входы вл ютс информационной шиной устройства, выход элемента задержки соединен с входом установки в единицу триггера, вход первого блока элементов И вл етс входом управлени устройства, введены блок ассоциативной пам ти, первый и второй регистры , второй дешифратор, одновибратор и второй элемент ИЛИ, входы которого соединены с соответствукмцими вькодами первого дешифратора, а выход через одновибратор подключен к входу установки в нуль триггера, выход которого соединен с блокировочными входами первого и второго регистров, информационные входы которых подключены к соответствующим выходам блока ассоциативной пам ти, информационные входы которого подключены к клавиатуре, а входы компарандов блока ассоциативной пам ти вл ютс входами компарандов устройства, выходы первого и второго регистров соответственно соединены с входами первого и второго дешифраторов , выходы второго дешифратора подключены к входам группы второго блока элементов И, выход первого элемента ИЛИ соединен с входом элемента задержки. На чертеже изображена схема устройства , Схема содержит клавиатуру 1, блок 2 ассоциативной пам ти, первый и второй регистры 3 и 4, первый и второй дешифраторы 5 и 6, второй элемент ИЛИ 7, одновибратор 8, триггер 9, первый блок элементов И 10, первый элемент ИЛИ 11, элемент 12 задержки, второй блок элементов И 13, блоки 14 ключей и 15 отображени . Устройство работает следующим обазоч . С клавиатуры 1 в блок 2 ассоциаивной -пам ти записываютс в каче3 стве ассоциативных признакоп коды заданных номеров ПИП, сигналы которых необходимо выводить на блоки отображени , а в качестве основной информации - коды номеров АЦП, работающих с заданными ПИП, и коды но меров блоков отображени , на которые должна поступать информаци от заданных ПИП. На вход блока 2 ассоциативной пам ти поступают от измерительной системыКОДЫ номеров ПИП, сигналы которых система коммутации должна подать на входы АЦП. Если Поступивший код номера ШШ записан в блок 2 ассоциативной пам ти, то в первый регистр 3 считываетс код номера АЦП, работающего с заданным ШШ,а во второй регистр 4 считыватс код номера блока-15 отображени . На одной из выходных шин первого дешиф ратора 5 возникает разрешающий сигнал , который попгщает на одног из злементов И блока 10 и на один из входов второго элемента ИЛИ 7. С выхода второго элемента ШШ 7 раз решающий сигнал поступает на вход одновибратора 8, который вырабатыва ет одиночный импульс. Этот импульс поступает на вход 2 триггера 9, триггер устанавливаетс в нулевое состо ние и нулевым уровнем блокиру ет запись в первый регистр 3 и второй регистр 4 новой информации. На одной из выходных шин второго дешифратора 6 возникает разрешакиций 784 сигнал, который попадает на вход одного из элементов И блока- 13. На другие входы блока элементов И 10 от измерительной системы поступают сигналы равные единице в моменты времени, когда на входах блока 14 код соответствует результату измерени , выполненного АЦП с номером, записанным в первый регистр 3. Сигнал совпадени с выхода одного из первой группы элементов И 10 проходит через первый элемент ИЖ 11 на вторые входы элементов И блока 13 и элемент 12 задержки. Сигнал с первого элемента ИЛИ 11 проходит через один элемент из элементов И блока 13, на который с второго дешифратора 6 поступает разрешающий сигнал, на соответствующий ключ блока 14. Ключи открываютс и код результата измерени поступает на соответствующий узел блока 15. отображени . Поступающий с первого элемента ИЛИ 11 сигнал, задержанный элементом 12 задержки, поступает на вход триггера 9, который возвращаетс в единичное состо ние и снимает блокировку .записи в первый регистр 3 и второй регистр 4 кодов номера АЦП и номера узла блока отображени из блока 2 ассоциативной пам ти. Поскольку коды номеров ПИП и АЦП задаютс не вручную, а с помощью ввода информации по шине компарандов, то повьш1аетс быстродействие устройства .The invention relates to automation and computing, in particular, to devices for outputting data at specified addresses from a common stream of measurement results received from several simultaneous analog-to-digital converters. A device for outputting information is known, comprising a shift register, a decoder, the outputs of which are connected to the first inputs of the elements AND, the outputs of which are connected to the inputs of the element OR L. The disadvantage of this device is a narrowed area of application. Closest to the proposed technical entity is a device for outputting information, containing a group of gates, connected to a display unit and a delay element, keyboards, connected to an address comparison unit, a trigger and a serially connected decoder, a group of AND elements, an OR element and the element AND, the first input of the element AND is connected to the output of the element OR, the second input is connected to the trigger output, the decoder is connected to the keyboard, the output of the element AND is connected to the valve group, one input of the trigger is connected to block comparison address, and the other with the delay element 2j. A disadvantage of the known device is low speed, since when the device is operated in automated measuring systems (to assess the dynamics of the monitored process, the operator must simultaneously process several parameters that are output to the display units. The known device does not provide such a mode, as the operator several monitored parameters each time it is necessary to type on the keyboard the code number of the primary meter of the full converter (PIP) and the code number of the alphabet a digital conversion converter (ADC), which, in the case of fast kitsi processes, leads to loss of information and can lead to an incorrect decision made by the operator. The purpose of the invention is to increase the speed of the device. containing the keyboard, the first and second blocks of AND elements, the first OR element, the delay element, the trigger, the key block, the display unit and the first decoder, the outputs of which are connected to the inputs of the group of the first AND block whose outputs are connected The inputs are the inputs of the first OR element, the output of which is connected to the input of the second block of AND elements, the outputs of which are connected to the control inputs of the key block, the outputs of which are connected to the inputs of the display unit, and the information inputs are the information bus of the device, the output of the delay element is connected to the input setting the trigger unit, the input of the first block of the AND elements is the control input of the device, the associative memory block, the first and second registers, the second decoder, the one-shot and the second OR element are entered, Which one is connected to the corresponding codes of the first decoder, and the output through the one-shot is connected to the input of the zero setting of the trigger, the output of which is connected to the blocking inputs of the first and second registers, the information inputs of which are connected to the corresponding outputs of the associative memory block, the information inputs of which are connected to the keyboard , and the inputs of the comparing block of the associative memory are the inputs of the device's frames, the outputs of the first and second registers are respectively connected to the inputs of the first and second registers. pvogo and the second decoder, the outputs of the second decoder are connected to the inputs of the group of the second block of elements And the output of the first element OR is connected to the input of the delay element. The drawing shows a diagram of the device, the Scheme contains a keyboard 1, a block 2 of associative memory, the first and second registers 3 and 4, the first and second decoders 5 and 6, the second element OR 7, the one-shot 8, the trigger 9, the first block of elements And 10, the first element OR 11, the delay element 12, the second block of the AND elements 13, the key blocks 14 and 15 of the display. The device works as follows. From the keyboard 1, in the block 2, associative -pam types are recorded as associative attributes of the codes of given PIDs, the signals of which need to be output to display units, and as basic information - codes of ADC numbers that work with preset PIPs and codes of display block numbers , which should receive information from the specified PIP. The input of block 2 of the associative memory is received from the measuring systemCODES of PIT numbers, the signals of which the switching system must supply to the inputs of the ADC. If the Received ShSh number code is written to the associative memory block 2, then the first register 3 reads the code number of the A / D converter working with the specified Shh, and the second register 4 reads the code of the block number-15 of the display. At one of the output busbars of the first decoder 5, a resolving signal occurs, which hits one of the elements I of block 10 and one of the inputs of the second element OR 7. From the output of the second element 7 7 times, the decisive signal goes to the input of the one-vibrator 8, which produces single pulse. This pulse arrives at input 2 of trigger 9, the trigger is set to the zero state, and the zero register blocks entry to the first register 3 and the second register 4 of the new information. At one of the output buses of the second decoder 6, a enable signal 784 occurs, which goes to the input of one of the elements AND block 13. The other inputs of the block of elements AND 10 from the measuring system receive signals equal to one at times when the inputs of block 14 correspond to the measurement result made by the ADC with the number recorded in the first register 3. The coincidence signal from the output of one of the first group of elements AND 10 passes through the first IL 11 element to the second inputs of the AND unit 13 and the delay element 12. The signal from the first element OR 11 passes through one element from the elements AND of the block 13, to which a second signal is received from the second decoder 6, to the corresponding key of the block 14. The keys are opened and the measurement result code goes to the corresponding node of the display unit 15.. The signal coming from the first element OR 11, delayed by the delay element 12, is fed to the input of the trigger 9, which returns to the unit state and removes the lock on the first register 3 and the second register 4 of the ADC number codes and the display unit node number from the associative block 2 memory Since the codes of the PID and ADC numbers are not set manually, but by inputting information on the Comparand bus, the device speed is increased.