1 Изобретение относитс к радиотех нике и может быть использовано в системах радиосв зи в качестве гете родина в радиоприемных yqTportcTBax. Известно устройство синтеза частот/содержащее синтезатор частоты и дополнительное кольцо автоподстройки частоты, всостав которого вход т перестраиваемый генератор фазовый детектор, фильтр нижних частот, а также кодирующий блок Cl Однако известное устройство синтеза частот характеризуетс недоста точной спектральной чистотой выходных колебаний. Наиболее близким к предлагаемому вл етс устройство синтеза частот , содержащее последовательно соединенные опорный генератор, синтезатор частот, смеситель, полосовой фильтр и формирователь имп льсных сигналов, а также последователь соединенные ключ, интегратор и упра л емый генератор, выход которого подключен к другому входу смесител , и блок управлени , выход которого соединен с управл ющим входом синтезатора частот 2 j . . Однако устройство синтеза частот обладает недостаточной фильтрацией фазовых шумов и паразитных частотHbix составл ющих, а также нелинейностью переходного процесса при смене рабочих частот. Цель изобретени - повышение чистоты спектра и линейности перестройки при смене частоты. Поставленна цель достигаетс тем, что в устройстве синтеза частот содержащем последовательно соединенные опорный генератор, синтезатор частот, смеситель, полосовой фильтр и формирователь импульсных сигналов, а Также последовательно соединенные ключ, интегратор и управл емый генератор , выход которого подключен к др другому входу смесител , и блок управлени , выход которого соединен с управл ющим входом синтезатора частот, между выходом формировател импульсных сигналов и первым входом ключа введены последовательно соединенные временной селектор, счетчик импульсов, первый цифровой компаратор , регистр пам ти и цифроаналоговы преобразователь, а также введены синхронизатор, элемент ИЛИ, второй цифровой компаратор и формирователь 42 кодов, перва и втора группы выходов которого соединены, соответст- венно с опорными входами первого и второго цифровых компараторов, входы второго цифрового компаратора объединены с соответствующими входами первого цифрового компаратора и подключены к выходам счетчика импульсов, второй выход регистра пам ти соединен с другим входом цифроаналогового преобразовател , выход второго цифрового компаратора подключен к другому входу регистра пам ти, первый и второй выходы которого подключены также к первому и второму входам элемента ИЛИ, выход которого соединен с другим входом ключа, другой выход опорного генератора подключен к входу синхронизатора, первый, второй и третий выходы которого подключены соответственно к второму входу временного селектора, к входу установки счетчика импульсов и к тактовому входу регистра пам ти. На чертеже представлена структурна электрическа схема предлагаемого устройства. Устройство синтеза частот содержит блок 1 управлени , синтезатор 2 частот, опорный генератор 3, смеситель k, полосоШй фильтр 5, формирователь 6 импульсных сигналов, временной селектор 7, синхронизатор 8, счетчик 9 импульсов, первый цифровой компаратор 10, второй цифровой компаратор 11, формирователь 12 кодов , регистр 13 пам ти цифроаналоговый преобразователь Н, ключ 15, элемент ИЛИ 16, интегратор 17, управл емый генератор 18. Устройство синтеза qacTOT рабс-тает следующим образом. В блоке 1 управлени вырабатываютс команды дл дискретной перестройки синтезатора 2 частот. Опорный генератор 3 формирует общие опорные колебани дл синтезатора 2 частот и синхронизатора 8. Сигналы с выхода синтезатора 2 частот подаютс на смеситель , на второй вход которого поступают сигналы с выхода управл емого генератора 18, Сигналы разностной частоты выдел ютс полосовым фильтром 5 и преобразуютс в формирователе 6 импульсных сигналов в последовательности импульсов. Во временном селекторе 7 формируютс пачки импульсов, длительность пачки определ етс длительностью стробирующих импульсов, поступающих на второй вход временного селектора 7 из синхронизатора 8. Число импульсов в пачке, пропорционально среднему значению разностной частоты за врем действи строби рующего импульса, подсчитываетс счетчиком 9 импульсов, исходное состо ние которого устанавливаетс при помощи сигнала с соответствующего выхода синхронизатора 8, Число разр дов c4eT4itKa 9 импульсов определ етс заданной точностью установки выходной частоты. Если смена рабочей частоты происх дит при закрытом временном селекторе 7, то паразитные процессы, св занные с перестройкой частоты синтезатора 2 частот, полностью подавл ютс . Когда смена рабочей частоты происходит при открытом временном селек торе 7 число импульсов в пачке Зависит от интервала времени, в течени которого длительность стробирующего импульса и длительность процесса смены частот перекрываютс . Поскольку длительность стробирующего импуль са больше длительности процесса сме;ны частот, счетчик 9 импульсов ока зываетусредн ющее действие. Сигналы с разр дов счетчика 9 импульсов поступают на первые входы первого и второго цифровых компараторов 10 и 11, на опорные входы которых подаютс опорные коды пороговых уровней с формировател 12 крдов. В цифровых компараторах 10 и 11 сравниваетс код В числа импульсов в пачках с пороговыми кодами Л и 8 результате на выходе первого цифрового компаратора 10 формируетс команда логической единицы при В А . и логического нул при В А, а на вы:ходе второго цифрового компаратора 11 - команда логического нул при В А, и логической единицы при В 7 АгЛогические уровни с выходов цифровых компараторов 10 и 11 записываютс в двухразр дном регистре 13 пам ти, управление которым осуществл етс тактовыми импульсами, поступающими с синхронизатора 8. Каждый тактовый . импульс приводит к стиранию прежней записи и по влению новой. Так как информаци с регистра 13 пам ти задерживаетс на один такт, это позвол ет формировать управл ющий сигнал дл перестройки управл емого генератора 18 независимо от характера изменени частоты на выходе синдезатора 2 частот. Дл того, чтобы повысить линейность перестройки управл емого генератора 18, необходимо сформировать управл ющий сигнал в виде линейного измен ющегос напр жени . В зависимости от команд,поступающих с регистра 13 пам ти, напр жение на выходе цифроаналогового преобразовател k принимает значени + Е, О, -Е и через ключ 15 подаетс на вход интегратора 17, в котором формируетс требуемый вид управл ющего напр жени . Скорость изменени частоты управл емого генератора 18 может регулироватьс путем подбора посто нной времени интегратора -17 или изменением значени номинала напр жени Е на выходе цифроаналогового преобразовател I. При команде с выхода регистра 13 пам ти , соответствующей нулевому значению напр жени на выходе цифроаналогового преобразовател I, ключ 15 Р9змыкает9 под действием сигнала с выхода элемента ИЛИ. В этом случае интегратор 17 работает в режиме Пам ть1 и фазовый шум и паразитные спектральные составл ющие синтезатора частот 2 не оказывают вли ни на чистоту спектра выходных колебаний.1 The invention relates to radio engineering and can be used in radio communication systems as a radio gateway in yqTportcTBax radio receivers. It is known a frequency synthesis device / containing a frequency synthesizer and an additional frequency control loop, which includes a tunable generator phase detector, a low pass filter, and a Cl coding block. However, the known frequency synthesis device is characterized by insufficient spectral purity of the output oscillations. The closest to the present invention is a frequency synthesis device comprising a series-connected reference oscillator, a frequency synthesizer, a mixer, a band-pass filter and an impulse shaper, as well as a successor connected key, an integrator and a controlled oscillator, the output of which is connected to another mixer input, and a control unit, the output of which is connected to the control input of the frequency synthesizer 2 j. . However, the frequency synthesis device has insufficient filtering of phase noise and spurious frequencies of the Hbix components, as well as transient nonlinearity when changing operating frequencies. The purpose of the invention is to increase the purity of the spectrum and the linearity of the tuning when changing frequency. The goal is achieved by the fact that a frequency synthesis device containing a serially connected reference oscillator, a frequency synthesizer, a mixer, a bandpass filter and a pulse shaper, and also a serially connected key, an integrator and a controlled oscillator whose output is connected to another input of the mixer, and a control unit, the output of which is connected to the control input of the frequency synthesizer, serially connected time is entered between the output of the pulse shaper and the first input of the key a variable selector, a pulse counter, a first digital comparator, a memory register and a digital-analog converter, as well as a synchronizer, an OR element, a second digital comparator, and a 42 code generator, whose first and second groups of outputs are connected, respectively, to the first and second reference inputs digital comparators, the inputs of the second digital comparator are combined with the corresponding inputs of the first digital comparator and connected to the outputs of the pulse counter, the second output of the memory register is connected to another input m digital-to-analog converter, the output of the second digital comparator is connected to another memory register input, the first and second outputs of which are also connected to the first and second inputs of the OR element, the output of which is connected to another key input, another output of the reference generator is connected to the synchronizer input, the first, the second and third outputs of which are connected respectively to the second input of the time selector, to the input of the pulse counter installation and to the clock input of the memory register. The drawing shows a structural electrical circuit of the proposed device. The frequency synthesis device contains a control unit 1, a frequency synthesizer 2, a reference oscillator 3, a mixer k, a band-pass filter 5, a pulse shaper 6, a time selector 7, a synchronizer 8, a pulse counter 9, a first digital comparator 10, a second digital comparator 11, a driver 12 codes, memory register 13 is a digital-to-analog converter H, a key 15, an element OR 16, an integrator 17, a controlled oscillator 18. The synthesis device qacTOT works as follows. In control block 1, commands are generated for the discrete tuning of a 2 frequency synthesizer. Reference generator 3 generates common reference oscillations for synthesizer 2 frequencies and synchronizer 8. Signals from the output of synthesizer 2 frequencies are fed to a mixer, to the second input of which signals from the output of controlled oscillator 18 are received. Difference frequency signals are separated by band-pass filter 5 and converted into a driver 6 pulse signals in the pulse train. In the time selector 7, pulse bursts are formed, the length of the batch is determined by the duration of the gating pulses arriving at the second input of the time selector 7 from the synchronizer 8. The number of pulses in the batch, proportional to the average value of the difference frequency, is counted by 9 pulses, the original the state of which is set by the signal from the corresponding output of the synchronizer 8, the number of bits c4eT4itKa 9 pulses is determined by a given setting accuracy output frequency. If the operating frequency is changed when the time selector 7 is closed, the parasitic processes associated with frequency tuning of the 2 frequency synthesizer are completely suppressed. When the working frequency is changed with the open time selector 7, the number of pulses in a burst depends on the time interval during which the duration of the strobe pulse and the duration of the frequency changing process overlap. Since the duration of the strobe pulse is longer than the process of frequency changing, the pulse counter 9 has an averaging effect. The signals from the bits of the pulse counter 9 are fed to the first inputs of the first and second digital comparators 10 and 11, the reference inputs of which are supplied with the reference codes of the threshold levels from the driver 12 krd. In digital comparators 10 and 11, the code B of the number of pulses in the bursts is compared with the threshold codes L and 8, the command of a logical unit is formed at the output of the first digital comparator 10 at B A. and logical zero at BA, and you: during the second digital comparator 11, the command of logical zero at BA, and logical unit at B 7 AgLogical levels from the outputs of digital comparators 10 and 11 are recorded in a two-bit memory register 13, controlled by performed by clock pulses from synchronizer 8. Each clock. the impulse leads to the erasure of the previous record and the appearance of a new one. Since the information from the memory register 13 is delayed by one clock cycle, this allows the generation of a control signal for the tuning of the controlled oscillator 18, regardless of the nature of the frequency change at the output of the frequency synthesizer 2. In order to increase the linearity of the tuning of the controlled generator 18, it is necessary to form a control signal in the form of a linear variable voltage. Depending on the commands received from the memory register 13, the output voltage of the digital-to-analog converter k takes the values + E, O, -E and through the key 15 is fed to the input of the integrator 17, in which the required type of control voltage is formed. The rate of change of the frequency of the controlled oscillator 18 can be controlled by adjusting the integrator constant time -17 or changing the value of the voltage value E at the output of the digital-to-analog converter I. When the command from the output of the memory register 13 corresponds to the zero value of the voltage at the output of the digital-analog converter I, key 15 P9mmyaket9 under the action of the signal from the output element OR. In this case, the integrator 17 operates in the Memory mode 1 and the phase noise and spurious spectral components of the frequency synthesizer 2 do not affect the purity of the output oscillation spectrum.