SU1714785A2 - Former of random signals - Google Patents

Former of random signals Download PDF

Info

Publication number
SU1714785A2
SU1714785A2 SU904796476A SU4796476A SU1714785A2 SU 1714785 A2 SU1714785 A2 SU 1714785A2 SU 904796476 A SU904796476 A SU 904796476A SU 4796476 A SU4796476 A SU 4796476A SU 1714785 A2 SU1714785 A2 SU 1714785A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
former
random signals
frequency
Prior art date
Application number
SU904796476A
Other languages
Russian (ru)
Inventor
Владимир Владимирович Блатов
Original Assignee
Научно-Производственное Объединение Им.Коминтерна
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Производственное Объединение Им.Коминтерна filed Critical Научно-Производственное Объединение Им.Коминтерна
Priority to SU904796476A priority Critical patent/SU1714785A2/en
Application granted granted Critical
Publication of SU1714785A2 publication Critical patent/SU1714785A2/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Noise Elimination (AREA)

Description

Изобретение относитс  к радиотехнике и св зи, может использоватьс  при исследовании , помехоустойчивости радиосистем и  вл етс  усовершенствованием устройства по авт.св. 1 1649635.5The invention relates to radio engineering and communications, can be used in the study of the noise immunity of radio systems and is an improvement of the device according to the author. 1 1649635.5

Целью изобретени   вл етс  уменьшение уровн  внеполосных излучений за счет сокращени  шага квантовани .The aim of the invention is to reduce the level of out-of-band emissions by reducing the quantization step.

На фиг. 1 представлена структурна  электрическа  схема формировател  слу 10 чайных сигналов; на фиг. 2 а-ж - диаграммы , по сн ющие принцип работы.FIG. Figure 1 shows a structural electrical circuit of a driver for 10 tea signals; in fig. 2 A, W - diagrams, explaining the principle of operation.

Формирователь случас ных сигналов содержит последовательно соединенные опорный генератор (ОГ) 1 управл емый де- 15 литель 2 частоты (УДЧ), счетчик 3, преобразователь 4 кодов (ПК), цифроана1логрвый преобразователь (ЦАП) 5 и фильтр 6, а также последовательно соединенные дёлительТчастоты (ДЧ),генератор8случайных 20. чисел (ГСЧ), преобразователь 9 кодов (ПК), выходы которого подключены к управл ющему входу УДН 2. Выход старшего разр да счетчика 3 соединен с входом делител  7 частоты и через конденсатор 10,- с шиной 25 опорного напр жени  ЦАП 5.The accident signal generator contains a series-connected reference generator (OG) 1 controlled frequency divider 2 (UDCH), a counter 3, a 4 code converter (PC), a digital converter 1 (D / A converter) 5 and a filter 6, as well as a serially connected frequency splitter (DF), 8 random number generator (RNG), 9 code converter (PC), the outputs of which are connected to the control input of UDN 2. The high-level output of counter 3 is connected to the input of frequency divider 7 and through a capacitor 10, with a bus 25 the reference voltage of the DAC 5.

Формирователь случайных сигналов ра- ботает следующим образом.The shaper of random signals works as follows.

С опорного генератора 1 поступают им- 30 пульсы с частотой for на вход УДЧ 2, на выходе которого частота следовани  импульсов уменьшаетс  на Ni раз; где NI коэффициент делени , код которого установлен на выходе ПК 9.35The reference oscillator 1 receives pulses with a for frequency at the input of the UDCH 2, at the output of which the pulse frequency is reduced by Ni times; where NI is the division factor, the code of which is set at the output of PK 9.35

Импульсы с выхода УДЧ 2 (фиг. 2а) поступают на счетчик 3 с емкостью Крч и через ДЧ 7 с коэффициентом делен иг Кдч - на тактовый вход ГСЧ 8. Через каждые Кеч Кдч импульсов сигналом с выхода ДЧ 7 (фиг. 26) 40 на выходе ГСЧ 8 устанавливаетс  одно из п равноверо тных чисел от О до п-1. Определенному числу на выходе ПК 9 соответствует число NI на его выходе, которое определ ет частоту следовани  импульсов 45 на входе УДЧ 2 for/Ni.Pulses from the output of UDCH 2 (Fig. 2a) are fed to counter 3 with a capacity of Krch and through DC 7 with a coefficient divided by i KCD - to the clock input of the RNG 8. Through every Katch CDC pulses a signal from the output of RF 7 (Fig. 26) 40 The output of the RNG 8 is set to one of the equal numbers from O to n-1. A certain number at the output of the PC 9 corresponds to the number NI at its output, which determines the pulse frequency 45 at the input of the UDCH 2 for / Ni.

Таким образом, всего может формироватьс  п заданных частот, при смене кода на выходе ГСЧ 8устанавливаетс  новое, случайное число I, выбранное из п, определ ю- 50 щее новое значение частоты сигнала на выходе УДЧ 2. Частота выходного сигнала формировател  равна частоте следовани  импульсов на выходе старшего разр да счётчика 3 (фиг. 2г) (Ni -Кеч). В резуль- 55 тате Кдч периодов колебаний формировател  имеют одинаковую длительность (на фиг. ).Thus, in total, n predetermined frequencies can be formed, when the code changes at the output of the RNG 8, a new random number I selected from n is determined, which determines the new value of the signal frequency at the UDCH output 2. The frequency of the output signal of the driver is equal to the pulse frequency the output of the highest bit of the counter 3 (Fig. 2d) (Ni-Kech). As a result, 55 kdch oscillation periods of the shaper have the same duration (in Fig.).

Преобразователь 4 кода программируетс  так, что при последовательном увеличении числа на его входных (адресных) шинах числа на выходе ПК 4 измен ютс  по определенному (обычно синусоидальному) закону. Поскольку старший разр д счетчика на вход ПК 4 не поступает, число на входе ПК 4 за один период частоты fi измен етс  дважды (фиг. 2в), то же происходит и с выходным числом ПК 4 (фиг. 2д).Converter 4 of the code is programmed so that with a consecutive increase in the number of its input (address) buses, the numbers at the output of PC 4 change according to a certain (usually sinusoidal) law. Since the most significant bit of the counter does not enter the PC 4, the number at the PC 4 input during one period of the frequency fi changes twice (Fig. 2c), the same happens with the PC 4 output number (Fig. 2e).

С П омощью ЦАП 5 цифровой сигнал преобразуетс  в аналоговый, при этом в качестве опорного напр жени  использук)тс  импульсы старшего разр да счетчика 3 (фиг. 2г), посто нна  составл юща  которых исключена с Помощью переходного конденсатора 10. Поэтому в течение первого полупериода опорное напр жение отрицательно и работа ЦДЛ 5 происходит в области отрицательных выходных напр жений . На интервале второго полупериода опорное напр жение положительно, поэтому преобразование происходит в положительной прлупл.оскости. В результате на выходе ЦАП S формируетс  полный период колебани  - отрицательна  и положительна  полуволны (фиг. 2е).Using the DAC 5, the digital signal is converted to analog, while the high discharge pulses of counter 3 (Fig. 2d) are used as the reference voltage, the constant component of which is eliminated using the transition capacitor 10. Therefore, during the first half period the reference voltage is negative and the operation of the CL 5 is in the area of negative output voltages. In the interval of the second half-period, the reference voltage is positive, so the transformation occurs in a positive structural surface. As a result, a full oscillation period is formed at the output of the D / A converter S — negative and positive half waves (Fig. 2e).

Фильтр 6 сглаживает Ступенчатый характер напр жени  (фиг. 2ж).Filter 6 smoothes the stepwise nature of the voltage (Fig. 2g).

Результирующее, колебание на выходе формировател  представл ет собой отрезки , содержащие Кдч периодов синусоидальных колебаний каждый, следующие без разрыва фазы. Частота колебаний внутри отрезка равна fi и хаотически мен етс  от отрезка к отрезку, принима  одно из п зара нее заданных значений;The resultant, oscillation at the output of the former is a segment containing Kdch periods of sinusoidal oscillations each, the next without a phase break. The oscillation frequency inside the segment is equal to fi and randomly varies from segment to segment, taking one of the previously specified values;

Таким образом, в предлагаемом устройстве шаг квантовани  у| енъшен в два раза благодар  введению дополнительной св зи между разр дом счетчика и шиной опорного напр жени  ЦАП. Сокращение шага квантов приводит к уменьшению шумов квантовани , в реэ1ультате чего уменьшаетс  уровень внеполосных излучений.Thus, in the proposed device, the quantization step y | Improved twice due to the introduction of an additional link between the discharge of the meter and the reference voltage bus. Reducing the pitch of quanta leads to a reduction in quantization noise, thereby reducing the level of out-of-band emissions.

Claims (1)

Формула изобретени Invention Formula Формирователь случайных сигналов по авт.св.№ 1б49б35,отличающийс  тем. что, с целью уменьшени  уровн  внеполосных излучений за счет сокращени  шага квантовани , вход делител  частоты соединен с входам опорного напр жени  цйфроаналогового. преобразовател  через введенный конденсатор. о 11 irn I т I I IShaper of random signals according to auth. St. 1b49b35, characterized in that. that, in order to reduce the level of out-of-band emissions by reducing the quantization step, the input of the frequency divider is connected to the inputs of the reference voltage of the analog. converter through the input capacitor. about 11 irn I t I I I flLflL L I I I t i,fL I I I t i, f 66 1one ШSh ХУ/XY / :: Фиг. 2FIG. 2
SU904796476A 1990-02-26 1990-02-26 Former of random signals SU1714785A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904796476A SU1714785A2 (en) 1990-02-26 1990-02-26 Former of random signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904796476A SU1714785A2 (en) 1990-02-26 1990-02-26 Former of random signals

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1649635 Addition

Publications (1)

Publication Number Publication Date
SU1714785A2 true SU1714785A2 (en) 1992-02-23

Family

ID=21498888

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904796476A SU1714785A2 (en) 1990-02-26 1990-02-26 Former of random signals

Country Status (1)

Country Link
SU (1) SU1714785A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССРN? 1649635,1СЛ. Н 03 б 29/00.10.10.88. *

Similar Documents

Publication Publication Date Title
US4623846A (en) Constant duty cycle, frequency programmable clock generator
US4368439A (en) Frequency shift keying system
US5428308A (en) Direct digital synthesizer and phase locked loop frequency synthesizer
US4502105A (en) Inverter firing control with pulse averaging error compensation
SU1714785A2 (en) Former of random signals
JP3649874B2 (en) Frequency divider circuit
SU1552343A1 (en) Digital frequency synthesizer
SU1649635A1 (en) Random-signal generator
US4081755A (en) Baud rate generator utilizing single clock source
SU1464296A2 (en) Shaper of phase-manipulated signals
SU868973A1 (en) Frequency synthesizer
SU1730719A1 (en) Digital frequency synthesizer
SU1127097A1 (en) Frequency w divider with variable countdown
SU1707734A1 (en) Multiplier of sequence frequency of pulses
RU2170490C1 (en) Pulse generator with digital tuning of period
SU1737698A1 (en) Digital frequency synthesizer
SU1363423A1 (en) Digital frequency synthesizer
SU1529402A1 (en) Digital frequency synthesizer
SU1557537A1 (en) Digital generator of harmonic signal having linear law of frequency change
RU1791955C (en) Frequency multiplier
SU1614095A2 (en) Infralow frequency signal generator
KR960032889A (en) Automatic Filter Tuning System Using Counter
SU1651378A1 (en) Frequency converter
SU1631680A1 (en) One-channel device for control of pulse static converter
SU1188845A1 (en) Digital frequency synthesizer