SU1730719A1

SU1730719A1 - Digital frequency synthesizer

Info

Publication number: SU1730719A1
Application number: SU894723883A
Authority: SU
Inventors: Владимир Николаевич Сорокин
Original assignee: Воронежский научно-исследовательский институт связи
Priority date: 1989-07-24
Filing date: 1989-07-24
Publication date: 1992-04-30

Abstract

Изобретение относитс к области радиотехники . Цель изобретени -уменьшение шага сетки выходных частот. Цифровой синтезатор частоты содержит первый формирователь 1 кодов, второй формирователь 2 кодов, цифровой фазовый детектор (ЦФД) 3, опорный генератор 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот, управл емый генератор 7, делитель 8 частоты, формирователь 9 стробов, счетчик 10 импульсов, электронный ключ 11. Формирователь 9 стробов формирует импульс установки, определ емой частотой опорного генератора 1, который устанавливает счетчик 10 в состо ние, определ емое младшими разр дами кода,, поступающего с выхода первого формировател 1, в зависимости от значени младших разр дов кода. При ненулевом значении кода сигнал с выхода счетчика 10 переводит делитель 8 в режим делени с коэффициентом N+1. После окончани сигнала с выхода счетчика 13 коэффициент делени делител 8 устанавливаетс равным N. За счет этого получаетс сетка частот с шагом в N раз меньше, чем при нулевом значении кода с выхода младших разр дов первого формировател 1. 1 ил. (Л СThis invention relates to the field of radio engineering. The purpose of the invention is to reduce the step of the output frequency grid. The digital frequency synthesizer contains the first shaper 1 codes, the second shaper 2 codes, digital phase detector (DPC) 3, reference oscillator 4, digital-to-analog converter (DAC) 5, low-pass filter 6, controlled oscillator 7, frequency divider 8, shaper 9 strobe , the pulse counter 10, the electronic key 11. The gate shaper 9 generates an installation pulse, determined by the frequency of the reference generator 1, which sets the counter 10 to the state determined by the lower bits of the code coming from the output of the first waveform 1, depending on the value of the lower bits of the code. With a non-zero code value, the signal from the output of the counter 10 switches the divider 8 to the division mode with the coefficient N + 1. After the end of the signal from the output of the counter 13, the division factor of the divider 8 is set equal to N. As a result, the frequency grid is obtained with a step N times less than with a zero code value from the output of the lower bits of the first driver 1. 1 slug. (Ls

Description

чем в случае, когда . Поскольку условие синхронизма не измен етс и выполн етс на том же интервале времени T0N2, быстродействие цифрового синтезатора частоты сохран етс .than in the case when. Since the synchronization condition does not change and is executed on the same time interval T0N2, the speed of the digital frequency synthesizer is maintained.

Claims

DETAILED DESCRIPTION OF THE INVENTION A digital frequency synthesizer comprising a serially connected reference oscillator, a digital phase detector, a digital-to-analog converter, a low-pass filter, a controlled oscillator, and a frequency divider whose output is connected to the second input of a digital phase detector, the first and second code inputs of which are connected respectively to the output first shaper codes

0

five

and to the output of the second shaper codes, characterized in that in order to reduce the output frequency grid step, between the reference generator output and the control input of the frequency divider, sequentially connected strobe gates and a pulse counter are entered, as well as an electronic key, first and second inputs and output which, respectively, are connected to the output of the pulse counter, the output of the frequency divider and the clock input of the pulse counter, the information input of which is connected to the output of the first shaper of codes, and the output The second driver code is connected to the information input of the gate driver.