Изобретение относитс к импульсной технике и может быть использова но в различных приборах и системах в качестве управл емых пересчетных устройств и многоустойчивых элемент о по любому целому модулю, делителей частоты, распределителей импульсов и регистрфв. Известно кольцевое пересчетное устройство, содержащее входную шину , шину сброса и п разр дов, каждый из которых содержит fpи элемента И-НЕ 1 J. Недостатком известного устройства вл ютс сравнительно малые функциональные возможности, поскольку нельз оперативно управл ть процессом счета, Известно кольцевое пересчетное устройство, содержащее входную шину шину сброса и п разр дов, каждый из которых содержит три элемента И-НЕ, в каждом разр де выход первого элемента И-НЕ соединен с первым входом второго элемента И-ИЕ, выход которого соединен с первыми входами первого и третьего элементов И-НЕ, выход последнего из которых соединен с вторым входом второго элемента И-НЕ и с вторым входом третьего элемента И-НЕ предыдущего в кольце разр да, второй вход первого и третий вход второго элементов И-НЕ которого соединены с выходом первого элемента И-НЕ предыдущего в кольце разр да, входна шина соединена с третьими входами первых элементов И-НЕ разр дов , четвертый вход второго элемента И-НЕ первого разр да соединен с третьими входами третьих элементов И-НЕ последующих разр дов и соединен с шиной сброса 2. Недостатком известного устройства вл етс невозможность оперативного управлени процессом счета, что сужает функциональные возможности. Цель изобретени - расширение функциональных возможностей. Дл достижени поставленной цели в кольцевое пересчетное устройство, содержащее входную шину, шину сброса и h разр дов, каждцй из которых содержит три элемента И-НЕ, в каждом разр де выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого соединен с первыми входами первого и третьего элементов И-НЕ, выход последнего из которых соединен с вторым входом второго элемента И-НЕ и с вторым входом третьего элемента И-НЕ предыдущего в кольце разр да, второй вход первого и третий вход второго элементов И-НЕ которого соединены с выходом первого элемента И-НЕ предыдущего в кольце разр да, входна шина соединена с третьими входами первых элементов И-НЕ разр дов , четвертый вход второго элемента И-НЕ первого разр да соединен с третьими входами третьих элементов И-НЕ последующих разр дов, введены три элемента И-НЕ, элемент НЕ, перва и втора группы шин управлени , группа дополнительных входных шин, шина управлени сбросом, а в каждый разр д введен четвертый элемент И-НЕ , первый вход которого соединен с выходом второго элемента И-НЕ,выход первого элемента И-НЕ соединен с дополнительным входом третьего элемента И-НЕ и соединен с вторым входом четвертого элемента И-НЕ последующего в кольце разр да, третьи входы четвертых элементов И-НЕ разр дов соединены соответственно с первой группой шин управлени , кажда шина из второй группы шин управлени соединена с соответствующими дополнительными входами четвертых элементов И-НЕ разр дов, выходы четвертых элементов И-НЕ которых соединены с входами первого элемента И-НЕ, дополнительный вход и выход которого соединены соответственно с шиной сброса и с первым входом второго элеме 1.та И-НЕ, второй вход и выход которого соединены .соответственно с шиной управлени сброса и с четвертым входом второго элемента И-НЕ первого разр да, первый и второй входы четвертого элемента И-НЕ последнего разр да соединены соответственно с первым и вторым входами третьего элемента И-НЕ, выход которого соединен с входом элемента НЕ, кажда шина из группы дополнительных входных шин соединена с соответствующими дополнительными входами первых элементов И-НЕ разр дов. На чертеже представлена принципиальна электрическа схема трехразр дного кольцевого пересчетного устройства . На чертеже обозначены разр ды 1-3, элементы И-НЕ , , , элементы,И-НЕ 7-9, элемент НЕ 10, входна шина 11, дополнитель31 ные входные шины и , шина 13 сброса, шина I управлени сбросом , шины управлени , шины управлени ,.выход 17 переноса,выход 18 управлени . Выход элемента разр да 1 соединен с первыми входами элементов И-НЕ ,1,5 1,,,выход элемента И-НЕ разр да 2 соединен с первыми входами элементов И-НЕ 5, , , и с вторым входом элемента И-НЕ , выход элемента ИНЕ разр да 3 соединен с первыми . входами элементов И-НЕ б, , и с вторыми входами элементов И-НЕ 6 3, , выходы элементов И-НЕ , и соединены соответственно с вторыми входами элементов И-НЕ «I и , с вторыми входами элементов 2, и И-НЕ и f. вторыми входами элементов И-НЕ «, , и 6, выходы которых соединены соOTBetcTBeHHO с третьими входами элементов И-НЕ , и и с третьими входами элементов И-НЕ , и , шины ,; и управлени соединены соответственно с третьими входами И-НЕ и , выходы которых соединены с входами элемента И-НЕ 7 дополнительный вход и выход которого соединены с шиной 13 сброса и с пе{1« м -входом элемента 8 И-НЕ, второй ; и выход которого соединены соотввт-. ст вен но с шиной 1 управлени сбросо и с четвертым входом элемента И-НЕ 3, четвертый вход которого соедиг. нен с четвертыми входами элементов И-НЕ 5 и 6. Шина 11, дополнительные входные шины , соединены соответственно с третьими, четвертыми и п тыми входами элементов И-НЕ , и . Шины , управлени соединены соответственно с четвертыми и п тыми входа ми элементов И-НЕ , и выходы элементов , соединены с входами элемента И-НЕ 9, выход ко торого через элемент НЕ 10 соединен с выходом 17 переноса, выход элемента И-НЕ 7 соединен с выходом 18 управлени . Элементы И-НЕ4 2-4 4, и образуют три триггера, пр мыми выходами которых вл ютс выходы соответственно элементов ИНЕ , и ,инверсными выхода ми триггеров : вл ютс выходы эле- ментов И-НЕ , , , импульс7 ными выходами триггеров вл ютс выходы элементов И-НЕ , и . Кольцевое пересчетное устройство работает следующим образом. Сигналом логического нул по шине 13 сброса триггер-на-элементах переходит в единичное состо ние, а триггеры на элементах И-НЁ , - в нулевое. На одну из шин, например , на шины и , шины , и 1 подают сигнал логической единицы , на шины и подают сигнал логического нул . Последовательность импульсов подают на входную шину 11., В результате устройство производит счет импульсов. При этом первый импульс по шине 11 переключает триггер на элементах И-НЕ в единичное состо ние, а триггер на элементах И-НЕ в нулевое состо ние. После воздействи второго импульса срабатывает элемент И-НЕ разр да 3, так как на присутствует потенциал логической единицы. Уровень логического нул на выходе элемента И-НЕ обуславливает по вление уровн логического нул на выходе элемента И-НЕ В, которь1й переключает устройство в исходное состо ние. При сн тии сигнала с шины или при подаче сигнала логического нул на одну шину или устройство производит счет импульсов по максимальному модулю (в данном примере по модулю три), при этом на выходе 17 по вл етс сигнал переноса . При необходимости получени пересчетного устройства с большими коэффициентами пересчета предлагаемые кольцевые пересчетные устройства каскадируютс . При этом входные шины 11 и шины 16 сброса кольцевых пересчетных устройств объедин ютс . Выход 17 переноса каждого кольцевого пересчетного устройства соедин етс с одной из шин , всех последующих кольцевых перёсчетных устройств, выход 18 первого кольцевого пересчетного устройства соедин етс с шинами 14 управлени сбросом всех последующих кольцевых пересчетных устройств, выход 18 каждого кольцевого пересчетного устройства, кроме первого, соединен с соответствующейThe invention relates to a pulse technique and can be used in various devices and systems as controlled counting devices and multistable elements for any whole module, frequency dividers, pulse distributors and registers. A ring scaling device is known that contains an input bus, a dump bus and pits, each of which contains fp of an AND-NE element 1 J. A disadvantage of the known device is relatively small functionality, since it is impossible to control the counting process operatively. A ring scaling device is known containing an input bus, a reset bus and n bits, each of which contains three AND-NOT elements, in each discharge the output of the first AND-NOT element is connected to the first input of the second AND-IE element, the output of which is connected en with the first inputs of the first and third elements of the NAND, the output of the last of which is connected to the second input of the second element of the NAND and the second input of the third element of the NAND of the previous discharge in the ring, the second input of the first and the third input of the second elements AND- Which is NOT connected to the output of the first AND-NOT element of the previous one in the ring, the input bus is connected to the third inputs of the first AND-NOT elements, the fourth input of the second AND-NOT element of the first discharge is connected to the third inputs of the third AND-NOT elements bit and with unified with the bus reset 2. The disadvantage of this device is the inability to account operational process control, which narrows the functionality. The purpose of the invention is to expand the functionality. To achieve this goal, a ring scaler containing an input bus, a reset bus and h bits, each of which contains three AND-NOT elements, in each discharge, the output of the first AND-NO element is connected to the first input of the second AND-NOT element, the output of which is connected to the first inputs of the first and third elements of the NAND, the output of the last of which is connected to the second input of the second element of the NAND and the second input of the third element of the NAND of the previous one in the ring, the second input of the first and the third input of the second elements And-NOT which It is connected to the output of the first NAND element of the previous one in the ring, the input bus is connected to the third inputs of the first NAND elements, the fourth input of the second NAND element of the first digit is connected to the third inputs of the third NAND elements of the subsequent bits three I-NOT elements, a NOT element, the first and second groups of control buses, a group of additional input buses, a reset control bus, and a fourth AND-NOT element, the first input of which is connected to the output of the second AND element, are introduced into each discharge. NOT, the output of the first element This IS-NOT is connected to the auxiliary input of the third AND-NOT element and connected to the second input of the fourth AND-NOT element of the next bit in the ring, the third inputs of the fourth AND-NOT bit elements are connected respectively to the first group of control buses, each bus from the second The control bus groups are connected to the corresponding additional inputs of the fourth NAND bit elements, the outputs of the fourth NAND elements of which are connected to the inputs of the first NAND element, the auxiliary input and output of which are connected respectively to the bus first reset and with the first input of the second element 1.ta AND-NOT, the second input and output of which are connected respectively to the reset control bus and to the fourth input of the second AND-NOT element of the first discharge, the first and second inputs of the fourth AND-NOT element of the last The bit is connected respectively to the first and second inputs of the third NAND element, the output of which is connected to the input of the NO element, each bus from the group of additional input buses is connected to the corresponding additional inputs of the first elements of the NAND bits. The drawing shows a schematic electrical diagram of a three-bit ring scaler. The drawing denotes bits 1-3, the elements AND-NOT,,, elements, AND-NOT 7-9, the element NOT 10, the input bus 11, the additional input buses and, the tire 13 reset, the bus I control reset, the control bus , control buses, transfer output 17, control output 18. The output of the element of discharge 1 is connected to the first inputs of the elements AND-NOT, 1.5 1 ,,, the output of the element AND-NOT discharge 2 is connected to the first inputs of the elements AND-NOT 5,, the output of the INE element of bit 3 is connected to the first. the inputs of the elements AND-NOT b,, and with the second inputs of the elements AND-NOT 6 3, the outputs of the elements AND-NOT, and are connected respectively with the second inputs of the elements AND-NOT "I and, with the second inputs of the elements 2, and AND-NOT and f. the second inputs of the elements AND-NOT “,,, and 6, the outputs of which are connected soBETcTBeHHO with the third inputs of the elements AND-NOT, and with the third inputs of the elements AND-NOT, and, bus,; and controls are connected respectively to the third inputs AND-NOT and the outputs of which are connected to the inputs of the element IS-NOT 7 an additional input and output of which are connected to the reset bus 13 and to the ne {1 "m-input of the element 8 AND-NOT, the second; and the output of which is connected respectively. There is a wall but with the bus 1 of the control reset and with the fourth input of the element AND-NOT 3, the fourth input of which is connected. It is connected with the fourth inputs of the AND-HE elements 5 and 6. The bus 11, the additional input buses, is connected to the third, fourth and fifth inputs of the AND-NOT elements, and. The control buses are connected respectively to the fourth and fifth inputs of the NAND elements, and the outputs of the elements are connected to the inputs of the NAND element 9, the output of which through the NOT 10 element is connected to the transfer output 17, the output of the NAND 7 element is connected with control output 18. The elements AND-HE4 2-4 4, and form three triggers, the direct outputs of which are the outputs, respectively, of the elements of INE, and, the inverse outputs of the triggers: are the outputs of the elements AND-NOT,, the pulse outputs of the trigger are the outputs of the elements NAND, and Ring counting device operates as follows. The signal of the logical zero on the bus 13 reset trigger-on-elements goes into one state, and the triggers on the elements AND-HE, - in zero. On one of the tires, for example, on the tires, and, tires, and 1 signal a logical unit, on the bus and signal a logical zero. The pulse sequence is fed to the input bus 11. In the result, the device produces a pulse count. In this case, the first pulse on the bus 11 switches the trigger on the NAND elements to one state, and the trigger on the NAND elements to the zero state. After the impact of the second pulse, the element AND – NOT of discharge 3 is triggered, since the potential of the logical unit is not present. The logical zero level at the output of the NAND element causes the appearance of the logical zero level at the output of the NANDI element, which switches the device to the initial state. When a signal is removed from the bus or when a logical zero signal is applied to a single bus or device, it produces a pulse count by the maximum module (in this example, by a module three), and a transfer signal appears at output 17. If it is necessary to obtain a conversion device with large conversion factors, the proposed ring conversion devices are cascaded. In doing so, the input buses 11 and the reset tires 16 of the ring counters are combined. The transfer output 17 of each ring converter is connected to one of the buses, all subsequent ring counters, the output 18 of the first ring converter is connected to the reset control buses 14 of all subsequent ring counters, the output 18 of each ring converter, except for the first one, is connected with appropriate
из шин и 16«2 первого кольцево- го пересчетного устройства.of tires and 16 "2 first ring scalers.
Таким образом, предлагаемое кольцевое пересчетиое устройство позвол ет в отличие от известного организовать сует импульсов по циклу любой продолжительности, что значительно распирлпт функциональные возможности.Thus, the proposed ring scaling device allows, in contrast to the known one, to organize the thrust of pulses over a cycle of any length, which significantly increases the functionality.