Изобретение относитс к автомати ке и вычислительной технике и предназначено дл применени в цифровых приборах дл цели самоконтрол , а также дл контрол трактов передачи дискретной информации. , Известно устройство дл формировани тестовой последовательности, содержащее счетчики, распределители импульсов, генераторы импульсов, тр геры, элементы задержки, другие логические элементы. Это устройство предназначено дл формировани различных кодовых последовательностей 1. Недостатками известного устройст ва вл ютс сложность, а также отгсутствие функциональных узлов, пред назначенных дл оперативного измене ни значений тестовой цифровой информации . Наиболее близким к предлагаемому изобретению вл етс устройство дл формировани К0ДОВЫХ последовательностей , содержащее генератор тактовых импульсов, счетчик, два триггеpa , элементы И, ИЛИ и кроме того, счетчик задани числа циклов в последовательности , переключатель числ импульсов в последовательности, переключатель числа повторений серий, второй счетчик и элементы задержки. Устройство обеспечивает оперативное изменение передаваемой контрольной информации как в статике, так и в динамике, формиру при этом различные кодовые последовательности 2}. Однако сложность известного устройства затрудн ет его использование |В качестве встроенной системы дл :еамопроверки цифровых приборов. Особенно это касаетс цифровых приборов имеющих требовани минимума оборудовани и, по возможности, использование дл целей самопроверки оборудовани , работающего как в основном режиме, так и при самопроверке, Кроме того, дл встроенной системы самопроверки цифровых приборов, не тре буетс бесконечное разнообразие тестовых последовательностей. Дл этих целей зачастую сказываю тс достаточнь1ми следующие последовательности, 111...1, 101...О, 010,.., 000., Цель изобретени - упрощение устройства дл формировани кодовых последовательнЬстей. . Поставленна цель достигаетс тем, что устройство дл формировани кодовых последовательностей, содержащее генератор тактовых импульсов, счетчик, два триггера, элемент ИЛИ, первый и второй элементы И, причем информационный вход счетчика вл етс информационным входом задани числа кодовых последовательностей устройства, выход счетчика подключен к информационному входу первого триг ( гера и к первому входу первого элемента И, второй вход которого вл етс входом запуска устройства, а выход первого элемента И подключен i к единичному входу второго триггера, выход генератора тактовых импульсов подключен к синхронизирующему входу первого триггера и к первому входу второго элемента И, второй вход которого подключен к выходу первого триггера, содержит регистр, регистр сдвига, два элемента НЕ, третий,четвертый и п тый элементы И и коммутатор , причем выход и нулевой вход второго триггера подключены соответственно к последовательному входу и выходу первого разр да сдвига, выходы нечетных разр дов регистра сдвига подключены к входам элемента ИЛИ, выход которого подключен к первому входу третьего элемента И и через первый- э лемент НЕ к первому входу четвертого элемента И, выкод последнего разр да регистра сдвига подключен к счетному входу счетчика и через второй элемент НЕ к второму входу четвертого элемента И и к первому входу п того элемента И, выход второго элемента И подключен к тактовому входу регистра сдвига, к .второму входу третьего элемента И к третьему входу четвертого элемента И и к второму входу п того элемента И, вход регистра вл етс информационным входом задани кодовой последовательности устройства, выход регистра подключен к управл ющему входу коммутатора, выходы третьегс, четвертого и п того элементов И подключены к информационным входс1м коммутатора, выход коммутатора и выход п того элемента И вл ютс соответственно выходом перестраиваемой и выходом основной кодовой последовательности устройства. На чертеже приведена функциональна схема устройства дл формировани кодовой последовательности. Устройство содержит счетчик 1 дл задани количества кодовых последовательностей , элемент И 2, D-триггер 3, генератор 4 тактовых импульсов , RS-триггер 5, элемент И 6, регистр 7 сдвига, регистр 8 дл задани кодовых комбинаций, элемент ИЛИ 9, элементы НЕ 10 и 11, элементы И 12 14 , коммутатор 15, информационные входы 16 дл задани режима работы, вход 17 запуска, шины 18 - 20 кодовых последовательностей, выходную шину 21 перестраиваемой последовательности дл самопроверки, выходную щину 22 устройства дл работы в основном режиме. Устройство работает следуюашм образом . Перед началом работы в счетчик 1 по шине 16 поступает код числа кодовых последовательностей, а в регистр 8 no той же шине записываетс код типа кодо&ой комбинации. Выход счетчика 1 имеет разрешающий потенциал до его переполнени поэтому D -триггер 3 установлен в единичное состо ние и тактовые имIпульсы генератора 4 проход т через элемент И 6 на его выход. При поступлении по шине 17 сигнала , запускающего устройство на выдачу кодовой последовательности, на выходе элемента И 2 по вл емс сигнал , устанавливающий триггер 5 в еди ничное состо ние. При этом в младший разр д регистра с№йкга 7 с помощью тактовых импульсов с выхода элемента И б записываетс логическа , котора сдвигаетс далее в сторону старших разр дов. После записи в младший разр д регистра 7 сдвига ло1 с его первого выхода гической R-S-триггер 5 устанавливаетс в нуле вое состо ние. Таким образом, в регистре 7 сдви га при формировании кодовьк последовательностей каждый раз находитс только одна логическа , котора сдвигаетс в сторону старших разр дов до выхода ее за пределы старшего разр да. Поскольку входы элемента ИЛИ 9 соединены с выходами регистра 7 сдви га через один, на выходе элемента ИЛИ 9 при сдвиге логической i фоЕалируетс кодова последовательность , соответствующа шахматному коду, а на выходе элемента НЕ 11 об ратна ей последовательность. В лходной сигнал элемента НЕ 10 разрешает формирование импульсов ко довых последовательностей на выходах эл&лентов И 12 - 14 только в предел выбранной разр дности кодовой последовательности , На выходах 18-20 элементов И 12 14 после стробировани их так1:ов)МИ. импульсами с выхода элемента И 6 одновременно формируютс три кодовых последовательности:, пр мой шахматный код, обратный шахматный код и :кодова последовательность сплошных логических Ч . С помощью коммутатора 15 и регистра 8, задающего кодовые комбинации, осуществл етс подключение к выход ной шине 21 устройства требуемой кодовой последовательности. Кроме того, выходна шина 22 может быть использована дл основной ра.- боты провер емого прибора, напримерг при получении серий сдвигакздих импульсов дл обмена инфО(Я4ацией с дру гими приборами. Предлагаемое устройство вл етс более экономичным с точки зрени аппаратурных затрат по сравнению с известным. Например, дл формирова-. НИН восьми разр дных кодовых комбинаций при режиме самопроверки в схему прибора достаточно ввести тричетыре интегральные микросхемы, В прототипе дл этих целей требуетс установка четырнадцати-п тнадцати аналогичных микросхем, поскольку в нем не реализовано совмещение функций Фо ии1ировани сигналов как дл ., основной работы прибора, так к дл его самопроверки. Кроме того, в предшагаемом устройстве уменьшено общее количество функциональных элементов, участвующих в формировании кодовых последовательностей и число св зей между ними.The invention relates to automation and computing, and is intended for use in digital devices for the purpose of self-control, as well as to control discrete information transmission paths. A device for generating a test sequence is known, comprising counters, pulse distributors, pulse generators, races, delay elements, and other logic elements. This device is designed to form different code sequences 1. The disadvantages of the known device are the complexity as well as the lack of functional nodes that are intended to quickly change the values of the test digital information. The closest to the proposed invention is a device for generating K0DOVYh sequences, containing a clock pulse generator, a counter, two triggers, AND, OR elements and in addition, a counter for setting the number of cycles in a sequence, a switch for the number of pulses in a sequence, a switch for the number of repetitions of series, the second counter and delay elements. The device provides an operative change of the transmitted control information both in statics and in dynamics, thus forming various code sequences 2}. However, the complexity of the known device makes it difficult to use it | As an embedded system for: electronic verification of digital devices. This is especially true for digital devices with minimum equipment requirements and, if possible, using equipment that operates both in the main mode and during self-testing for self-testing purposes. Moreover, the built-in self-testing system of digital devices does not require an infinite variety of test sequences. For these purposes, the following sequences are often shown: 111 ... 1, 101 ... O, 010, .., 000., The purpose of the invention is to simplify the device for generating code sequences. . The goal is achieved by the fact that a device for generating code sequences containing a clock generator, a counter, two triggers, an OR element, the first and second elements AND, the counter information input being the information input of specifying the number of code sequences of the device, the counter output connected to the information the first trig input (a hera and to the first input of the first element I, the second input of which is the device start input, and the output of the first element I is connected i to the unit one the second trigger, the output of the clock pulse generator is connected to the clock input of the first trigger and to the first input of the second element, the second input of which is connected to the output of the first trigger, contains a register, shift register, two elements NOT, third, fourth and fifth elements And the switch, the output and the zero input of the second trigger are connected respectively to the serial input and the output of the first bit shift, the outputs of the odd bits of the shift register are connected to the inputs of the OR element, the output of which is connected to the first input of the third element And through the first - e element NOT to the first input of the fourth element AND, the code of the last digit of the shift register is connected to the counting input of the counter and through the second element NOT to the second input of the fourth element And , the output of the second element I is connected to the clock input of the shift register, to the second input of the third element I to the third input of the fourth element I and to the second input of the fifth element I, the input of the register is an information input of the code sequence STI device register output is connected to the control input of switch outputs tretegs, fourth and fifth AND gates are connected to data vhods1m switch, the switch output and the output of the fifth AND gate are respectively output and tunable output device base code sequence. The drawing shows a functional diagram of an apparatus for generating a code sequence. The device contains a counter 1 for setting the number of code sequences, an AND 2 element, a D-flip-flop 3, a 4-clock pulse generator, an RS flip-flop 5, an AND 6 element, a shift register 7, a 8-register for specifying code combinations, an OR 9 element, NOT elements 10 and 11, elements 12-14, switch 15, information inputs 16 for setting the operation mode, start input 17, bus 18–20 code sequences, output bus 21 of the tunable sequence for self-checking, output bus 22 of the device for operating in the main mode. The device works in the following way. Before starting work, the code of the number of code sequences goes to the counter 1 via the bus 16, and the code of the codo type & num combination is written to the register 8 on the same bus. The output of counter 1 has a resolving potential before it overflows, therefore the D-trigger 3 is set to one and the clock pulses of the generator 4 pass through the AND 6 element to its output. When a signal arrives on bus 17, which triggers a device for issuing a code sequence, a signal will appear at the output of the And 2 element, which sets trigger 5 into a single state. At the same time, a logical register is written to the low-order bit of the cn-ik7 register using clock pulses from the output of the element ib, which is further shifted towards the higher-order bits. After writing to the low-order bit of register 7, the shift from its first output, the R-S flip-flop 5 is set to the zero state. Thus, in the shift register 7, during the formation of coding sequences, each time there is only one logical one, which is shifted towards the higher bits before it goes beyond the limits of the higher bit. Since the inputs of the OR 9 element are connected to the outputs of the register 7 by shifting one after another, the code sequence corresponding to the chess code is opposite at the output of the OR 9 element when shifting logical i, and the NOT 11 output of the element is reversed. In the input signal of the element, HE 10 allows the formation of pulses of code sequences at the outputs of the & tapes AND 12–14 only to the limit of the selected code sequence size. At the outputs 18-20 of the elements AND 12 14 after gating them, so: 1) s. impulses from the output of the element 6 simultaneously form three code sequences: the forward chess code, the reverse chess code, and: the code sequence of continuous logic bits. Using the switch 15 and the register 8 specifying the code combinations, the device is connected to the output bus 21 of the device with the required code sequence. In addition, the output bus 22 can be used for the main operation of the instrument under test, for example, when receiving a series of shift pulses of pulses for exchanging information (I and 4 other devices). The proposed device is more economical from the point of view of hardware costs than For example, in order to form NIN of eight-bit code combinations in the self-test mode, it is enough to enter three-four integrated circuits into the circuit of the device. In the prototype, for these purposes, a fourteen to fifteen installation is required. tax microcircuits, since it doesn’t implement combining the functions of Foi1i signaling both for the main operation of the device and for its self-testing.In addition, the total number of functional elements involved in the formation of code sequences and the number of connections between them .