SU1013951A1 - Множительно-сдвиговое устройство - Google Patents

Abstract

МНОЖИТЕЛЬНб-СДВЙГОВОЕ УСТРОЙСТВО , содержащее блок последовательно-параллельного умножени , коммутатор множимого и счетчик, причем перва  группу входов кою4утатора множимого подключена к группе входов ввода, множимого устройства, выходам коммутатора множимого подключены к входам блока последовательно-параллельного умножени  соответственно, группа выходов которого подключена i к группе выходов устройства о т-л и ч а: ю ц е е с   тем, что, с целью повьааени  надежности и упро- : щени , устройство содержит посто нный запомингиощий элемент, перва  группа адресных входов подключена к входам ввода кода константы устройства соответственно, втора  группа адресных входов посто нного запоминак цего элемента подклю-: чена к выходам счетчика соответственно , счетный вход которого соединен . с управл ющим входом устройства, : группа выходов посто нного запоминающего элемента подключена к втоСО рой группе входов коммутатора множимого . с

Description

00

ш

СП

Изобретение относитс  к .вычислительной технике, в частности преназначено дл  выполнени  операций умножени  и- сдвига в быстродействующих цифровых вычислительных машинах . .

Известно множительно-сдвиговое устройство, содержащее генератор произведений, преобразователь константы сдвига в параллельный однопозиционный код, сумматоры множительного устройства, регистр множител . Оно выполн ет операции умножени  и сдвига на п разр дов tl Недостатком такого устройства  вл етс  малое быстродействие.

Наиболее близким к изобретению по технической сущности  вл етс  множительно-сдвиговое устройство, содержащее блок последовательно-параллельного умножени  с параллельной обработкой п-разр дных групп множимого и т-разр дных групп множител , счетчик тактов, генератор кратных множимых, преобразователь двоичного кода константы сдвига в однопозициоиный код регистра множител , схему суммировани  частичных произведений. Оно производит выполнение операций умножени  и сдвига с требуемым быстродействием 2 .

Недостатком известного устройства  вл етс  пониженна  надежность вследствие низкой степени унификации из-за наличи  повыиленной номенклатуры элементов схемы преобразовани  константы сдвига в однопозиционный Код; сложности схемной реализации из-за большого числа элементов, и св зей по тракту формировани  однопоз {ционного кода.

Целью изобретени   вл етс  повышение надежности за счет увеличени  степени унификации устройства и упрощение схемной реализации при одновременном сохранении быстродействи ., Поставленна  цель достигаетс  тем, что множительное-сдвиговое устройство , содержащее блок последовательно-параллельного умножени , коммутатор множимого и счетчик, причем перва  группа входов коммутатора множимого подключена к группе входов ввода множимого /устройства , выходы коммутатора множимого подключены ко входам блока последовательно-параллельного умножени  соответственно , группа выходов которого подключена- к группе выходов устройства, содержит посто нный запоминающий элемент, перва  группа адресных входов которого подключена ко входам ввода кода константы устройства соответственно, втора  группа адресных входов посто нногр запоминающего элемента подключена к вьтходам счетчика соответственно, счетный вход которого соединен с управл ющим входом устройства, группа выходов посто нного запоминающего элемента подключена ко второй группе входов коммутатора множимого.

На чертеже изображена схема множительно-сдвигового устройства.

Устройство содержит блок 1 последовательно-параллельного умножени  с параллельной обработкой п-разр дных последовательных групп множимого и т-разр дных параллельных групп q-разр дного множител , коммутатор множимого 2f посто нный запоминающий элемент 3 ГПЗЭ) и счетчик 4, представл ющий собой стандартный комбинационный элемент со счетным входом. Блок 1 последовательно-параллельного умножени  состоит из регистра 5. множител , построенного по последовательно-параллельному принципу, и последовательнпараллельной множительно-суммирующей схемы б.

Сдвигаемое число хранитс  в регистре множител  5 в виде двоичного q-разр дного кода, на выходах регисра формируетс  параллельный т-разр дный код, поступающий на входы д, множительно-суммирующей схемы 6, на группу входов с этой же схемы поданы выходы коммутатора 2. На входь1 i группы коммутатора 2 поступают последовательные п-разр дные группы множимого на входы группы j - п-разр дные последовательные . группы однопозиционного кода с выхода посто нного запоминающего элемента (ПЗЭ) 3.

Посто нный запоминающий элемент 3 представл ет собой модуль ПЗУ и имеет группы адресных входов а, b и одну группу выходов.

На первую группу адресных входов а поступает параллельный -разр дный код константы сдвига из устройства управлени  ЦВМ. На вторую группу входов b поступает параллельный К-разр дный код номера группы однопозицчонного кода с выхода счетчика 4. Наличие номера группы обусловлено принципом действи  устройства в целом, т.е. необходимостью преобразовани  кода множимого в последовательные п-разр дные группы.

Так, при разр дности множимого, равной: 16, и п 4,. количество групп равно 4, а К 2, т.е. счетчик может быть двухразр дным. На счетный вход СК-счетчика 4. поступает сигнал +1 из устройства управлени  ЦВМ.

Назначение ПЗЭ 3 - преобразование константы сдвига в однопозиционный код, последовательные группы

которого, формируемые ПЗЭ 3, поступают на входы группы j коммутатора 2.

Принцип действи  устройства состоит в том, что операци  сдвига представлена операцией умножени  сдвигаемого числа на число, величина которого равна 2 , где А - число разр дов, на которое.необходимо сдвинуть код.

При сдвиге влево А имеет положительный знак, при сдвиге вправо отрицательный , что определ етс  состо нием старшего разр да константы сдвига.

Таким образом, следует сформировать по коду константы сдвига однопозиционный код 2 - при сдвиге влево и 2 -при сдвиге вправо, где г - разр дность множимого.

Однопозиционный код записан в К соседних  чейках ПЗЭ 3 с общей базой адреса, котора  равна коду константы сдвига:.

С выходов ПЗЭ 3 г-разр дный однопозиционный код последовательными п-разр дными группами поступает на входы j коммутатора 2, который открыт при выполнении операции сдвига дл  константы сдвига. Число, подлежащее сдвигу, так же как и множитель , поступает на вход регистра множител  5 из ЦВМ.

Объем ПЗЭ 3 есть функци  разр дности множимого, разр дности парашлельно обрабатываемой группы множимого , разр дности константы сдвига и вычисл етс  по формуле

.,...,, t,, где N - общий объем ПЗЭ;

п - разр дность параллельной

группы множимого; г - разр дность множимого. Разр дность константы сдвига А вычисл етс  по формуле

,Eeog-,(. . Так , дл  имеем Е tog 16 + 1 5;

;N--a4a 6H,4,2ev46v.T. .

Предлагаемое устройство может быть реализовано на элементах 533, 133 и 556 -(посто нный запоминающий .злемент) серий.

Однопозиционный код дл  г 16, п 4, А 7. формируетс  следующим образом.

Разр дность двоичного кода константы og2. 16+1 5. Значение двоичного -кода константы при сдвиг влево - 00111, при сдвиге вправо 10111 .

Однопозиционные коды, соответствующие константам, указаны в таблиц

Номер группы константы 11

Номер т&кта выборки IV

Каждый шестнадцатиразр дный однопозиционный код занимает четыре соседние  чейки ПЗЭ. Младшие разр ды адресов ПЗЭ соответствуют номеру группы константы таблицы. Старшие .разр ды - двоичному коду константы сдвига.

. В первый такт через коммутатор 2 на входы множительно-суммирующей . схемы 6 поступают четыре младших разр да однопозиционного кода (0-3 разр.). Во втором такте - втора  группа кода, в третьей - треть , в четвертом - четверта  группа кода (15-12 разр.),

00 I

01

II

Умножение сдвигаемого числа на ОДНОПОЗИЦИОННЫЙ код, содержащий единицу в восьмом разр де, соответствует сдвигу этого числа на семь разр дов влево. Причем результатом сдвига  вл ютс  младшие 16 разр дов произведени .

Умножение сдвигаемого числа на ОДНОПОЗИЦИОННЫЙ код, содержащий единицу в 10 разр де, соответствует сдвигу этого числа на семь разр дов вправо, причем результатом сдвига

 вл ютс  старшие 16 разр дов произведени .

Следует отметить, что схемна  реализаци  рассматриваемого примера на ,ПЗУ 556РТ5 большей, чем требуетс , емкости-позвол ет использовать объема ПЗУ в качестве счетчика номера группы константы. При это номер следующей за данной группой константы записан в ПЗУ и поступает в виде обратного адреса на младшие адресные входы ПЗУ через элементы задержки.

Введение в предлагаемое множительно-сдвиговое устройство унифицированного посто нного задоминающего элемента ПЗЭ позвол ет заменит Дешифраторы и группы логических элементов известного устС)5йства. .

В данном устройстве благодар  аппаратурному упрощению схемы преобразовани  константы сдвига резко

сокращаетс  количество св зей элементов по тракту прохождени  сигналов от константы сдвига до коммутатора , что способствует увеличению надежности устройства.

Сохранение последовательно-параллельного принципа построени  устройства дл  умножени  позвол ет сохранить высокое быстродействие, достигнутое в ранее разработанных известных устройствах.

По сравнению с базовым объектом, реализованным в части преобразовани  константы сдвига (ЦВМ-Орбита 20) на 11 элементах, в предлагаемом устройстве можно сократить число элементов до 2 шт. (при реализации устройствана ПЗУ емкостью 512х 8 бит), т.е. на 9.

Claims (1)

1. МНОЖИТЕЛЬНО-СДВИГОВОЕ УСТРОЙСТВО, содержащее блок последовательно-параллельного умножения, к оммутатор множимого и счетчик, причем первая группу входов коммутатора множимого подключена к группе входов ввода, множимого устройства, выхода коммутатора множимого подключены к входам блока последовательно-параллельного умножения соответственно, группа выходов которого подключена к группе выходов устройства, о тличающееся тем, что, с целью повьиаения надежности и упро- : щения, устройство содержит постоянный запоминающий элемент, первая группа адресных входов которого подключена к входам ввода кода константы устройства соответственно, вторая группа адресных входов постоянного запоминающего элемента подключена к выходам счетчика соответственно, счетный вход которого соединен с управляющим входом устройства, группа выходов постоянного запоминающего элемента подключена к второй группе входов коммутатора множимого.