SU1013950A1 - Устройство дл умножени элементов конечных полей - Google Patents

Abstract

Г. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЭЛЕМЕНТОВ КОНЕЧНЫХ ПОЛЕЙ, содержащее два регистра сомножителей, входы которых  вл ютс  входами первого .и второго сомножителей устройства, мн.оговходовые сумматоры, выходы которых  вл ютс  выходами результата устройства, группы элементов И, первые входы которых в каждой группе объединены и подключены к соответствующему выходу регистра первого «Умножител , а выходы регистра второго сомножител  соединены с вторыми входами соответствуквдих элементов И первой группы, отличающеес   тем, что,с целью-упрощени  устройства путем уменьшени  количест ва многовходовых сумматоров, устройство содержит блоки матричного преобразовани , входы первого из которых соединены с соответствующими выходами регистра второго сомножител , а выходы 1-гр блока матричного преобразовани  соединены с вторыми вхрдами соответствукицих элементов И ().+1)-й группы и соответствующими входами ( блока матричного преобразовани , выходы одноименных элементов И каждой группы подключены к соответствующим входам Одноименного многовходового сумматора. 2. Устройство ПОП.1, отличающеес  тем, что блок матричного преобразовани  содержит сумматоры по модулю два, причем в.разр дах , соответствующих ненулевым О) значени м коэффициентов многочлена пол , входы блока матричного пре-. образовани  .подключены к первым входам сумматоров по модулю два, вторые вхрды которых соединены с входом старшего разр да ,и с выходом младшего разр да блока, а в разр дах , соответствующих нулевым значени м коэффициентов многочлена пол , входы блока соединены с его выходами со сдвигом на один разр д в сто00 QD О1 рону старших разр дов.

Description

Изобретение относитс  к вычислительной технике и может быть применено при построении специализирован ных вычислителей дл  кодировани  и декодировани  кодов, корректирующих ошибки. Известно устройство дл  умножени  элементов конечного пол , содержащее кольцевой регистр, регистр с обратными св з ми, блок элементов И и выходной накопительный регистр Cl1Недостатком этого устройства  вл етс  низкое быстродействие. Наиболее близким к предлагаемому  вл етс  устройство дл  быстрого умножени  элементов конечных полей, содержащее два регистра, многовходо вые сум латоры, выходы которых  вл ютс  выходами устройства, группы двухвходовых элементов И, причем первые входы каждой группы объединены и подключены к соответствующим выходам первого регистра,/ каждый выход второго регистра подключен к соответствукнцим по пор дку объединенным вторым входам групп элемен тов И выходы которых подключены через комбинаторную схему ко входам многовходовых сумматоров 2. Недостатком известного устройств  вл етс  значительна  сложность, определ ема  сложностью сумматоров с большим числом входов. Целью изобретени   вл етс  упрощение устройства за счет уменьшени  количества многовходовых сумматоров Дл  достижени  поставленной цели устройство дл  умножени  элементов .конечных полей, содержащее два реги ра сомножителей, входы которых  в .л ютс  входами первого и второго сомножителей устройства, многовходо вые сумматоры, выходы которых  вл ютс  выходами результата устройства группы элементов И, первые входы которых в каждой группе объединены и подключены к соответствующему выходу регистра первого сомножител  а выходы регистра в горого сомножител  соединены со вторыми входами соот ветствующих элементов И первой группы , содержит блоки матричного преобразовани , входы первого из которых соединены с соответствующими выходами регистра второго сомножител , а выходы -t-го блока матричного преобразовани  соединены со вторыми входами соответствующих элементов И i+l)-tt группы и соответствующими входами Ci+l;-го-блока матричного . преобразовани , выходы одноименных элементов И каждой группы подключены к соответствующим входам одноименног многовходового сумматора. Кроме того, блок матричного преобразовани  содержит сумматорь по мо дулю два, причем в разр дах, соответствующих ненулевым значени м коэффициентов многочлена пол , входы блока матричного преобразовани  подключены к первым входам сумматоров по модулю два, вторые входы которых соединены со входом старшего разр да и с выходом младшего разр да блока , а в разр дах, соответствуклцих . нулевым значени м коэффициентов многочлена пол , входы блока соединены с его выходами со сдвигом на один разр д в сторону стараих разр дов. На фиг.1 изображена схема устройCTBaj на фиг,2 - схема блока матричного преобразовани . Устройство содержит регистр 1 первого сомножител , элементы И 2, объединенные в группы 3, многовходовые сумматоры 4, регистр 5 второго сомножител , блоки б матричного преобразовани , выходы 7 устройства, входы 8 и 9 первого и второго сомножителей сумматоры 10 по модулю два. Устройстве работает следующим образом . Сигналы с выхода регистра 5 второго сомножител  поступают на последовательную цепочку блоков 6 матричного преобразовани  и на первые входы элементов И 2 первой группы 3, причем первый разр д регистра 5 второго сомножител  соединен со входом первого элемента И 2, второй разр д со входом второго элемента И и т.д. Дл  образовани  сдвигов числа, хра- . нимого в регистре 5, используютс  блоки, б матричного преобразовани . Дл  получени  последующего сдвига используетс  результат предыдущего преобразовани . При этом произведение двух сомножителей U (P-(.f, ,iVi.-.,Vn)  вл ющихс  элементами конечного пол , определ етс  как r--U,22....7v,.), где суммирование проводитс  ,по модулю два умножение - как логическое умножение; М - Матрица преобразовани . Данна матрица задаетс  выбранным неприводимым многочленом, определ ющим элементы конечного пол . Преобразование реализуетс  путем циклического сдвига всех разр дов с суммированием по модулю два старшего разр да с разр дами, определ емыми ненулевыми коэффициентами многочлена пол . При.выборе прими-, тивного ,многочлена пол  вида дл  реализации блока б матричного преобразовани  требуетс  лишь один двухвходовой сумматор по модулю два. Выходы блоков ,б матричного преобразовани  поразр дно подключаютс ко вторым входам элементов И 2,

соответствующих каждому преобразователю групп 3. Сигналы с выходов регистра 5 и блоков 6 матричногопреобразовани  проход т на входы многовходовых сумматоров 4 лишь через те группы 3 элементов И 2, в которых на первые входы алемейтов И подаетс  единичный сигнал с выхода соответствующего разр да регистра 1 первого сомножител . Если же на первые входы элементов И 2 какойлибо группы 3 подаетс  нулевой сигнал с выхода регистра 1, то нули с выхода элементов И 2. данной группы 3 не измен ют результата суммировани . Сигнал на: первом выходе устройства  вл етс  результатом сложени  в многовходовом сумматоре 4 всех сигналов с выходов первых элементов И 2 в группах 3, сигнгш на втором выходе - результатом сигналов с вы-: ходов вторых элементов И 2 в группах 3 и т.д. Таким образом, с выходов многовходовых сумматоров 4 получаем результат перемножени  содержимого регистров сомножителей. Так же как

и известное предлагаемое устройство выполн ет , умножение двух сомножителей за один такт.

Такое построение устройства требует дл  реализации многовходовых сумматоров и блоков матричного преобразовани  наличи  максимум ( и+1) двухвходовых сумматоров по модулю-два. В то. же врем  количество двухвходовых cyw- маторов дл  реализации многовходовых

0 сумматоров в известном устройстве мо жет достичь величины (и-й) . При определенном выборе многочлена |F (х) эти же величины могут быть, уменьшены до величины и -1) в предлагаемом

5 устройстве и до 1,5( известном.

При и образующем многочлене F(K)-X 1-/. дл  реализации предлагаемого устройства требуетс  157 элементарных функциональных элементов (77 двухвхэдовых сумматоров по модулю

0 два, 64 двухвходовых схем И и 16 триг- repoBJ, дл  известного - 221 элемент 1141 двухвходовых сумматоров по модулю два, 64 двухвходовых схем И и 16 5 .триггеров/ .

фиг 2

Claims (2)

1'. .УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЭЛЕМЕНТОВ КОНЕЧНЫХ ПОЛЕЙ, содержащее два регистра сомножителей, входы которых являются входами первого и второго сомножителей устройства, многовходовые сумматоры, выходы которых являются выходами результата устройства, группы элементов И, первые входы которых в каждой группе объединены и подключены к соответствующему выходу регистра первого Сомножителя, а выходы регистра второго сомножителя соединены с вторыми входами соответствующих элементов И первой группы, отличающеес я тем, что,'с целью упрощения устройства путем уменьшения количеств ва многовходовых сумматоров, устрой ство содержит блоки матричного преобразования, входы первого из которых соединены с соответствующими выходами регистра второго сомножителя, а выходы ΐ-го блока матричного преобразования соединены с вторыми входами соответствующих элементов И ().+1)-й группы и соответствующими входами (ΐ+l)-го блока матричного преобразования, выходы одноименных элементов И каждой группы подключены к соответствующим входам Одноименного многовходового сумматора.

2. Устройство по п.1, о т л и— чающееся тем, что блок матричного преобразования содержит сумматоры по модулю два, причем в.разрядах, соответствующих ненулевым значениям коэффициентов многочлена поля, входы блока матричного преобразования подключены к первым входам сумматоров по модулю два, вторые входы которых соединены с входом старшего разряда .и с выходом младшего разряда блока, а в разрядах, соответствующих нулевым значениям коэффициентов многочлена поля, входы блока соединены е его выходами со сдвигом на один разряд в сторону старших разрядов.

SU 1013950 А