SU1012249A1 - Устройство дл вычислени функций синуса и косинуса - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА, содержащее первый и второй умножители, первый и второй Коммутаторы, и сукматор-вычитатель , вькод которого соединен с выходом устройства, выход первого ynt ножйтел  соединен с первым информа-. ционным входом первого ксллмутатора, выход которого соединен с первым входом c Ф1aтopa-вычитaтeл , о т .л и ч а ю щ е е с   тем, что, с целью рарширени  диапазона вычисл емых функций Путем изменени  ajpryMeHTa, в него введены блок управлени , m блоков вычислени  итерации, где m количество итераций, группа элементов И и три регистра констаит,причем вход,аргумента .устройства соединен с входом блока управлени , выходы которого соединены с управл ющими входами соответствующих блоков вычислени  итерации, первые входы которых соединены с yctaнoвoчнымн входами устройства, вторые входы первого блока вычислени  итерации воедйиекы с выходами первого регистра констант/ выходы блоков вычислени  итерапии, с первого по {т-1)-й, соединены с вторьми входами блоков вычислени  .итерации соответственно со второго по й-и, выходы т-го блока вычислени  итерации соединены с информационньми входсши второго кЬммутатора, управл ющий вход которого соединен с входсвл задани  функции устройства, первый и второй выходы второго коммутатора , соединены С Первыми входами соответственно первого и вторбго умножителей , вторые входы которых соеди нены с выходами соотьетствейно второго и третьего регистровконстайт,выходы второго умножител  соединены с первьми входами элементов И группы, вторые входы которых соединены с выходом CTajpiaero разр да, блока управлени  и управл ющими входами первого коммутатора и сумматрра-вычита- .д тел ,второй вход которого соединен с выходамиэлементов И группы,, вто .рой вход первого коммутатора соединен с вторым выходом второго коммута тора. 2.Устройство по П.1, о т л и ч аю ц е е с   тем, что каждый блок Г ычислени  итерации содержит умножителей и два сумматора-, вычитател , управл ющие входы и выходы которых соединены соответственно с управл ющим входом и выхо дамн блока, первые входы умножителей соединены с соответствующими первьоли входги4И блока, вторые входы которого соединены с вторыми входами соответствующих умножителей , выходы первого, третьего, шестого и седьмого умножителей соединены с. информационньали входами первого сукматора-вычитател , выходы второго, четвертого, п того и восьмого 5 ножителей соединены с информационными входами второго сумМатора-вычитател . 3.Устройство по п.1, о т л и чающеес  т&л, что блок управлени  содержит 2 т преобразовав тёлей пр мого кода в дополнительный, соединенных последовательно, при

Description

чем старший разр д 1-го преобразовател  пр мого кода в дополнительный , где 1 1,2,,..Зт-1, соединен с управл ющим входом (i+l)-ro преобразовател  пр мого кода в дополнительный , входы первого преобразовател  пр мого кода в дополнительный

соединены с входом блока управлени , выходы j-ro (j+l)-ro и (j+2)-ro преобразователей пр мого кода в дополнительный , где j 1,4,7р..,,3m-2,

соединен с (у-)-м выходе 6jjoKa управлени  .

Изобретение относитс  к устройствам автоматики и вычислительной техники дл  нахождени  тригонометрических , функций и может быть применено в устройстве обработки летной информации .

Известно устройство дл  вычислени  тригонометрических функций, содержащее блоки пам ти, умножители и сумматор 13

Недостатком данного устройства  вл етс  невысока  точность и боль шой объем используемой пгил ти.

Наиболее близким к предлагаемому оо технической сущности  вл етс  устройства, содержащее коммутаторы , блоки пам ти, умножители, н сум матор , первый вход которого через первый коммутатор соединен с выходом первого умножител  .

Недостатком устройства  вл етс  большой объем пам ти и сложность процесса расширени  диапазона изменени  аргумента.

Цель изобретений - расширение класса решаемых задач путем изменени  диапазона аргумента.

Поставленна  цель достигаетс  тем что в устройство Дл  вычислений функций синуса и косинуса, содержащее первый и второй умножители, первый и второй коммутаторы и csMматор-вычитатель , выход которого соединен о выходом устройств а:, выход первого умножител  соединен с первым информационным входом первого коммутатора, выход которого соединен с первым входом сумматорй-вычитател , дополнительно введены блок управлени , m блоков вычислени  итерации, где m - количество итераций, группа элементов И к три регистра констант, причем вход аргумента устройства соединен с входом блока управлени , выходы Которого соединены с управл ющими вхо дэми соответствующих блоков вычйсле ни  итерации, первые входы которых соединены с установочн1:Ф 1И входг1МИ устройства, вторые входы nepSot-o блока вычислени  итерации соединены с выходами первого регистра констант , выходы блоков вычислени  итерации с первого по (т-1)й соединены с вторыми входсми блоков вычислени  итерации соответственно с второго по

т-й, выходы т-го блока вычислени  итерации соединены с инфо 1ационными входами BTopotd коммутатора, управл ющий вход Которого соединен с входом задани  функции устройства,

первый и второй выходы второго коммутатора соединены с первыми входами соответственно первого и второго умножителей, вторые входы которых соединены с выходами соответственно второго и третьего регистров кон-, стант, выходы второго умножител  соединены с первыми входами элементов И, группы, вторые входы которых соединены с выходом старшего разр да блока управлени  и управл ющими входами первого коммутатора и сумматора-вычитател , второй вход которого соединен с выходами элементов И группы, второй вход спер вого коммутатора соединен с BTOpiA выходом второго кс чмутатора.

Каждый блок вЁпислени  итерации содержит восемь умножителей и два суммато а-в ычитател , управ л ющие входы и выходы которых соединены соответственно с управл ющим входом и выходами блока, первые входы умножителей соединены с соответствую щими первыми входами блока, вторые входы которого соединены с вторыми входами соответствующих умножителей, выходы первого третьего,.шестого и седьмого умножителей соединены с информационными входами первого сУМматора-вычитател , выходы второго, . четвертого, п того и восьмого умножителей соединены с информационными входами йторого сумматора-вычитател .

Д5 блок упрайлени  содержит 3т преобразоваТеЛеЙ пр мого кода в дополнительный , .соединенных последова .тельно, причем старший разр д i-ro ;преобразовател  пр мого кода в допол .нительный, где 1 1,2, ...Зга-1, динен с управЛ пщим входом (1+1)-го

;Л1реобразовател  пр мого кода в до . полните ль ный/ входы первого образовател  пр мого кода в дополнительный соединены с входой блока управлени , выходы j-ro, (j+l)-ro (j-f2)-ro пр1еобразователей пр мого кода в дополнительный где j. . 1, Зга-2 соединены с

()-м вв«одом блока упраавлени .

fc. . -

На фиг. 1 представлена с Груктурна  схейа устройства; на фиг.2 структурна  схема блока вычислени  итерации, вариант выполнени ; на фиг.З - |5лок-схема блока управлени , вариант выполнени .

Устройство содержит блок, упрешлени  1-, вход 2 .устройства, выходы 3 блока управлени , группу 4 элементов И, коммутатор 5, csn«uiaToвычитатель 6, кс нмутатор 7, умножители 8 и Sj, регистр 9, блоки вычислени  итераций, выхо ды 11.,-11„ и , блоков йычислени  итерации, регистр 13, входы и ,, блоков ВЕЛчислени  итерации, вход 17 задани  функции.

I Блок 10 вы:«1ислени  итерации соджит умножители 18-j-18(| и сумматорывычитатели 19 и 192. .

I Блок управленид 1 содержит преобразователи пр мого кода в дополнительный.

Табл.1 по сн ет принцип формировани  сигналов управлени : при раCTapiiiero разр да

йе не тве

поступающей На преобразователь кодовой комбинации происходит преобразование пр мого кода и дополнительный , при равенстве 1 i j6jBt )yTC следующие младшие 1 зр дЫ «кбдЫвой комбинации без пребё а зовани    „h-2 . 1з1п2sin2. 2sin2sin2 3sin2 sin2IT а б л и ц-а- 1

10

15

20

25;

примечание. с1„- значение

30

аргумента, подаваемого на вход устройства t

Х,- - значение старшего |зазр да. Значение О, старшего разр да ;определ ет знак -, «i - . 35 знак + вычислении функции |СиИуса, дл  вычислени  функции ко ,синуса - наоборот. ,

j Устройство работает следующим обI разом. ф

40 На вход 2 блока управлени  1 подаетс  код аргумента. На установочные входы 16,-1 бj подаютс  посто нные , значени  которых приведены в табл.2. На 14 и 15 входы.первого 45 блока вычислени  итерации подаютс  посто нные, значени  которых в завИсимортИ от числа m приведены в табл.3.

Таблица 2 cos:/ 61 2 .eln2 cos2 cos2 2 2 cos2sin2 Sin2cos2cos2cos2 сов2sin2 . sin2coscos2cos2 -П-4, H- . „11-4 n-5 11-4 Л-У -П-6. , .M-T n-6 . 1 h , 1 . .-.- ins±n2 . sinl T a 6 Входьа задани  m --«..;--I , . . «i 10,0608 , ., . 20,2756. 30,8988 - 4 sin (4) -..:„«- « -, На выходах llj и 12 п чени  соответственно соот W (P tP2 P3-P4 i- у.-/pi .4.pi. ) V J { 1j 2- J- 4 i-l где ,-Р4 значени  пост даваемых на у ныв входы

311) - 3(3)

1В(гу

foU)

т

J5{1}

М 15(2}

ВД ft(i)

тт

Ж П

J7

|ТЙ§

J/J/-J// ;

3(1-г)-3(п)

16{т}

fOff)

12(f5(in)

П(т) /W , ,. .Продолжение табл.- 2 Установочныевходи Ь.«.......тл .ЛА- ж. А Г . , . - . . i ,. . cos2° sinl° slnl° Cosl cos2° a значени  величин на вхо посто нньзх ,ственно. .j Конкретные значений знаков в выра .жени х (1) и (2) обеспечиваютс  сиг 2Uналами блока управлени  1 /см.табл.1). значени  и и V в блоках 8(1) и 0,99768(2) умножаютс  на первую и вторую 0,9613соответственно. 25 Сигнал с выхода 3(п) блока 1 уп0 ,4384равлени  определ ет прохождение на cos (4)|через коммутатор5 величины .,.1, а на второй вход сумматора-вы- олучают зна-30читател  6 через группу 4 элеменношени мтов И - величины S-iVm или . ) По окончании переходного прЪцес (2) выходе 7 устройства устанав -ливаетс  значение, соответс вуюо нных , по-щее синусу и косинусу аргумента в становоч-зависимос и от сигнала, поданного на управл ющий вход коммутатора 17. --- соответпосто нные С-, 0,9998 и S 0,0175 Iпервый вход сумматора-вычитател  6

Claims (3)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА, содержащее первый и второй умножители, первый и второй Коммутаторы, и сумяатор-вычитатель, выход которого соединен с выходом устройства, выход первого умножителя соединен с первым информа-. ционным входом первого коммутатора, выход которого соединен с первым входом сумматора-вычитателя, о т- л и ч а ю щ е е с я тем, что, с целью расширения диапазона вычисляемых функций Путем изменения аргумента, в него введены блок управления, ш блоков вычисления итерации, где ш количество итераций, группа элементов И и три регистра констант,причем вход,аргумента устройства соединен с входом блока управления, выходы которого соединены с управляющими входами соответствующих блоков вычисления итерации, первые входы которых соединены с установочными входами устройства, вторые входы первого блока вычисления итерации аоединены с выходами первого регистра констант/ выходы блоков вычисления итерации, с первого по (т-1)-й, соединены с вторыми входами блоков вычисления итерации соответственно со второго по й-й, выходы ш-го блока вычисле ния итерации соединены с информационней входами второго кЪммутатора, управляющий вход которого соединен с входом задания функции устройства, первый и второй выходы второго коммутатора соединены с первыми входами соответственно первого и второго умножителей, вторые входы которых соединены с выходами соответствейно второго и третьего регистров'констайт,выходы второго умножителя соединены с первеи входами элементов И группы, вторые входы которых соединены с выходом старшего разряда блока управления и управляющими входами перво3 соеди- КЛ коммута- Ьм л и ч аблок вого коммутатора и сумматора-вычитателя, второй вход которого соединен с выходами'элементов⁴ И группы,, вто,рой вход первого коммутатора иен с вторым выходом второго тора.

2. Устройство по п.1, о т ю щ е е с я тем, что каждый /Вычисления итерации содержит ’семь умножителей и два сумматоравычитателя, управляющие входы и выходы которых соединены соответственно с управляющим входом и выхо дами блока, первые входы умножителей соединены с соответствующими первыми входами блока, вторые входы которого соединены с вторыми входами соответствующих умножителей, выходы первого, третьего, шестого и седьмого умножителей соединены с. информационными входами первого сумматора-вычитателя, выходы второго, четвертого, пятого и восьмого умножителей соединены с информационными входами второго сумматора-вычитателя.

3. Устройство по п.1, о т л и чающееся тем, что блок управления содержит 3 и» преобразовав· Тёлей прямого кода в дополнительный, соединенных последовательно, при- чем старший разряд i-го преобразователя прямого кода в дополнительный, где 1 = 1,2,...,Зт-1, соединен с управляющим входом (i+l)-ro преобразователя прямого кода в дополнительный, входы первого преобразователя прямого кода в дополнительный соединены с входом блока управления, выходы j-го (j+l)-ro и (j+2)-ro преобразователей прямого кода в дополнительный, где j = 1,4,7,...,3m-2, соединены с -м выходом блока ул· равЛенин.