Изобретение относитс к импульсной технике и может использоватьс , например, в цифровых импульсных генераторах, синтезаторах частоты. Известен делитель частоты, содержащий счетчик импульсов, элемент задёржки , элемент ИЛИ 1. Недостаток указанного устройства - низк надежность делени частоты. : Наиболее близким к предлагаемому вл етс делитель частоты следовани импульсов, содержащий блок управлени , выходы которо го соединены с входами запоминающего элемента , выходы которого соединены с первым входами элемента сравнени кодов, вторые входы которого соединены с выходами счетчика импульсов 2. Недостатком известного устройства вл ет низка надежность его работы. Цель изобретени - повышение надежност работы устройства. Поставленна цель достигаетс тем, что в делитель частоты следовани импульсов, содержащий блок управле1ш , выходы которого соединены с входами запоминающего элемента; выходь которого соединены с первыми; входами элемента сравнени кодов, вторые входы которого соединены с выходами счетчика импульсов , введены дешифратор кода исходного состо ни , злемент ИЛИ и формирователь импульсов задержки, вход которого соединен с выходом элемента сравнени кодов, а выход - с одним из входов элемента ИЛИ, выход которого соединен с установочным входом счетчика импульсов, входы дешифратора кофт ИСХОДНОГО состо ни подключены к выходам запоминающего элемента, а выход - к второму входу элемента ИЛИ. На чертеже представлена структурна функциональна схема устройства. Устройство содержит блок 1 управлени , элемент 2 запоминающий, элемент 3 сравнени кодов, счетчик 4 импульсов, элемент ИЛИ 5, формирователь 6 импульсов задержки, дешифратор 7 кода исходного состо ни . Устройство работает следующим образом. На счетный вход счетчика 4 поступает последовательность входных импульсов, котора измен ет его выходлой код. В момент совпаде ни кодов счетчика 4 с кодом запоминающего элемента 2, записанного блоком 1 управлени , на выходе элемента 3 сравнени возникает нотенциал, передний фронт которого производит запуск формировател 6 длительности импульсов . В момент по влени импульсов на выходе формировател 6 начинаетс переключение в исходное состо ние счетчика 4 по установочному входу элемент ИЛИ 5. После переклю-г учени хот бы одного разр да счетчика 4 импульсы на выходе элемента 3 сравнени кодов прекрат тс , однако в течение длительности импульсов, сформированных формирователем 6, происходит надежное переключение в исходное состо ние всех разр дов счетчика. Дешифратор 7 кода исходного состо ни необходим дл формировани на его выходе потенциала, надежно устанавливающего счетчик 4 в исходное состо ние, запреща счет импульсов счетчиком 4 при установке кода в запоминающем элементе 2, равным коду исходного состо ни . Это особенно необходимо, когда за исходное состо ние счетчика прин то нулевое , и при коде, равном нулю, делитель не должен формироват импульсы, так как деление на нуль Невозможно . Очевидно, что длительность импульса на выходе формировател fAi определ етс неравенством V VMOK d) И где t максимальное врем переклю чёни разр да счетчика по установочному входу; период следовани импульсов, поступающих на .вход делител частоты. Длительность импульса запуска формировател 6 на выходе элемента 3 сравнени определ етс выражением CMUliw Чс где t - минимальное врем переключени счетчика по установочIному входу; - врем переходного процесса в элементе сравнени кодов; t, врем задержки переключени формировател импульса. Врем задержки t должно удовлетвор ть неравенству ( СМУП1И Цс) ЗФ ИВ предлагаемом устройстве допускаетс , возможность установки коэффициента делени частоты входных импульсов в системае счислени с основанием N за счет того, что счетчик 4 в устройстве может быть выполнен в виде последовательно соединенных двоичноN-ричных счетчиков. Каждый счетчик делител при этом с частью элемента сравнени , запоминани и управлени образует двоично-N-ричный разр д. Установочные входы счетчиков каждого разр да соединены вместе и подключены к выходу формировател длит(гльности импульсов. Формула изобретени Делитель частоты следовани импульсов, содержащий блок управлени , выходы которого соединены с входами запоминающего элемента, выходи которого соединены с первыми входами элемента сравнени кодов, вторые входы которого соединены с выходами счетчика импульсов, отличающийс тем, что, с целью повыщени Надежности его работы, в него введены дешифратор кода исходного состо ни , элемент ИЛИ и формирователь импульсов задержки, вход которого соединен с выходом элемента сравнени кодов, а выход - с одним из входов элемента ИЛИ, выход которого соединен с установочньпи входом счетчика импульсов, входы дешифратора кода исходного состо ни подключены к выходам запоминающего элемента, а выход к второму входу элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе ЬАвторское свидетельство СССР № 875641. кл. Н 03 К 23/02, 13.02.80.