SU1003353A1 - Делитель частоты следовани импульсов - Google Patents

Description

Изобретение относится к импульсной технике и может быть использовано, например, в цифровых, импульсных генераторах и синтезаторах частоты.

Известен делитель частоты, содержащий блок управления, выходы которого подюпо- ⁵ чены к входам запоминающего элемента, выходы которого соединены с первыми входами элемента сравнения кодов, вторые входы которого соединены с выходами счетчика импульсов, и элемент И [1].

Недостатком указанного устройства является отсутствие неискаженной передачи длительности входных импульсов.

Наиболее близким к предлагаемому является делитель частоты следования импульсов, содержащий блок управления, выходы которого подключены к входам запоминающего элемента, выходы которого соединены с первыми входами элемента сравнения кодов, ₂₀ вторые входы которого соединены с выходами счетчика импульсов, дешифратор кода исходного состояния, входы которого соединены с первыми входами элемента сравнения кодов, вы <9сод — с первым входом первого элемента* И, и элемент задержки [2].

Недостатком устройства является отсутствие неискаженной передачи длительности импульсов.

Цель изобретения — обеспечение неискажён^ ной передачи длительности импульсов.

Поставленная цель достигается тем, что в делитель частоты следования импульсов, содержащий блок управления, выходы которого подключены к входам запоминающего элемента, выходы которого соединены с первыми входами элемента сравнения кодов, вторые входы которого соединены с выходами счетчика импульсов, дешифратор кода исходного состояния, входы которого соединены с первыми входами элемента сравнения кода, выход с первым входом первого элемента ИЛИ, и элемент задержки, введены второй элемент ИЛИ, элемент И, элемент выделения заднего фронта импульса, выход которого соединен с первым входом второго элемента ИЛИ, вход с вторым входом первого элемента ИЛИ и 1 выходом элемента И, первый вход которого соединен с выходом элемента сравнения кода, второй вход через элемент задержки — со счетным входом счетчика импульсов, установочный вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с первым входом первого элемента ИЛИ.

На чертеже приведена структурная электрическая схема устройства.

Устройство содержит блок 1 управления, элемент 2 запоминающий, элемент 3 сравнения кода, счетчик 4 импульсов, дешифратор 5 кода исходного состояния, первый элемент ИЛИ 6, элемент 7 задержки, второй элемент ИЛИ 8, элемент И 9 и элемент 10 выделения заднего фронта импульса.

Устройство работает следующим образом. На вход счетчика 4 поступает последовательность импульсов, подлежащая делению. Поступление каждого импульса изменяет код счетчика 4 на единицу. В момент совпадения кодов на выходе счетчика 4 и установленного .в запоминающем элементе 2 на выходе элемента 3 сравнения кодов возникает потенциал, который поступает на первый вход элемента И 9. На второй вход этого элемента через элемент задержки с задержкой на время переходного процесса в счетчике 4 и элементе 3 сравнения поступает входной импульс. Длительность импульса на выходе элемента И 9 в момент совпадения кодов целиком определяется величиной длительности входного сигнала. В момент появления заднего среза импульса на выходе элемента И 9 сигнал с выхода элемента 10 формирования .заднего фронта импульса через элемент ИЛИ 8 устанавливает счетчик 4 в начальное состояние. Далее весь цикл деления частоты повторяется.

Таким образом, на выходе элемента ИЛИ 6 формируются импульсы, длительность которых равна длительности входных сигналов, а частота следования определяется частным от деления входной частоты на коэффициент деления,, установленный в блоке 1 управления. Дешифратор 5 кода исходного состояния необходим; для, того, чтобы при установке кода начального состояния в элементе 2 запоминания на выходе дешифратора 5 и одновременно на выходе делителя частоты появлялся постоянный потенциал, свидетельствующий о невозможности деления частоты при равенстве начальных кодов счетчика и кода в элементе 2 запоминания. Этот уровень подтверждает начальное состояние кода счетчика 4 через второй элемент ИЛИ 8. В большинству 5 случаев, когда начальные коды счетчика 4 и дешифратора 5 выбираются равными нулю и устанавливается код нуля в элементе 2 запоминания, на выходе делителя появляется сиг-; нальный уровень, указывающий на невозмож10 ноСть деления частоты входных импульсов на нуль.

Использование предлагаемой структуры делителя частоты позволяет сохранять длительность выходного импульса, равную длительнос15 ти входного.

Claims (2)

1. Изобретение относитс  к импульсной техни ке и может быть использовано, например, в цифровых, импульсных генераторах и синтезаторах частоты. Известен делитель частоты, содержащий блок управлени , выходы которого подключены к входам запоминающего элемента, выходы которого соединены с первыми входами элемента сравнени  кодов, вторые входы которого соединены с выходами счетчика импульсов , и элемент И 1. Недостатком указанного устройства  вл етс  отсутствие неискаженной передачи длительности входных импульсов. Наиболее близким к предлагаемому  вл етс  делитель частоты следовани  импульсов , содержащий блок управлени , выходы которого подключены к входам запоминающего элемента, выходы которого соединены с первыми входами элемента сравнени  кодов вторые входы которого соединены с выходами счетчика импульсов, дещифратор кода исходно го состо ни , входы которого соединены с пе выми входами элемента сравнени  кодов, - с первым входом первого элемента И, и элемент задержки 2. Недостатком устройства  вл етс  отсутствие неискаженной передачи длительности импульсов. Цель изобретени  обеспечение неискажён-. ной передачи длительности импульсов. Поставленна  цель достигаетс  тем, что в делитель частоты следовани  импульсов, содержащий блок управлени , выходы которого подключены к входам запоминающего элемента , выходы которого соединены с первыми входами элемента сравнени  кодов, вторые . входы которого соединены с выходами счетчика импульсов, дещифратор кода исходного состо ни , входы которого соединены с первыми входами элемента сравнени  кода выход с первым входом первого элемента ИЛИ, и элемент задержки, введены второй элемент ИЛИ, элемент И, элемент выделени  заднего фронта импульса, выход которого соединен с первым входом второго элемента ИЛИ, вход с вторым входом первого элемента ИЛИ и I выходом элемента И, первый вход которого 3100 соединен с выходом элемента сравнени  кода, второй вход через элемент задержки - со счетным входом счетчика нлтульсов, устано вочный вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с первым входом первого элемента ИЛИ. На чертеже приведена структурна  электрическа  схема устройства. Устройство содержит блок 1 управлени , элемент 2 запоминающий, элемент 3 сравнени  кода, счетчик 4 импульсов, дешифратор 5 кода исходного состо ни , первый элемент ИЛИ 6, элемент 7 задержки, второй элемент ИЛИ 8, .элемент И 9 и элемент 10 выделени  эаднего фронта импульса. Устройство работает следующим образом. На ввдд счетчика 4 поступает последовательность импульсов, подлежаща  делению. Поступление каждого импульса измен ет код счетчика 4 на единицу. В момент совпадени  кодов на выходе счетчика 4 и установленного -в запоминающем элементе 2 на выходе элемен та 3 сравнени  кодов воэникает потенциал, который поступает на первый вход элемента И 9. На второй вход этого элемента через элемент задержки с задержкой на врем  переходного процесса в счетчике 4 и элементе 3 сравнени  поступает входной импульс. Длительность импульса на выходе элемента И 9 в момент совпадени  кодов целиком определ  етс  величиной длительности входного сигнала В момент по влени  заднего среза импульса на выходе элемента И 9 сигнал с выхода элемента 10 формировани  .заднего фронта им пульса череэ элемент ИЛИ 8 устанавливает счетчик 4 в начальное состо ние. Далее весь цикл делени  частоты повтор етс . Таким образом, на выходе элемента ИЛИ 6 формируютс  импульсы, длительность которых равна длительности входных сигналов, а частота следовани  определ етс  частным от делени  входной частоты на коэффициент делени ,, установленный в блоке 1 управлени  Дещифратор 5 кода исходного состо ни  необходим дл , того, чтобы при установке кода начального состо ни  в элементе 2 эапоминани  на выходе деигафрато()а 5 и одновременно на выходе делител  частоты по вл лс  посто нный потенциал, свидетельствующий о невозможности делени  частоты при равенстве начальных кодов счетчика и кода в элементе 2 запоминани . Этот уровень подтверждает начальное состо ние кода счетчика 4 через второй элемент ИЛИ 8. В больщинстад случаев, когда начальные коды счетчика 4 и дешифратора 5 вь1бираютс  равными нулю и устанавливаетс  код нул  в элементе 2 запоминани , на выходе делител  по вл етс  сигиальный уровень, указывающий на невозможнобть делени  частоты входных импульсов на нуль. Использование предлагаемой структуры делител  частоты позвол ет сохран ть длительность выходного импульса, равную длительности входного. Формула изобретени  Делитель частоть след;овани  импульсов, содержащий блок управлени , выходы которого подклочены к входам запоминающего элемента, выходы которого соединены с первыми входами элемента сравнени  кодов, вторые входы которого соединены с выходами счетчика импульсов, дещифратор кода исходного состо ни , входы которого соединены с первыми входами элемента сравнени  кодов, выход - с первым входом первого элемента ИЛИ, и элемент задержки, отличающийс  тем, что, с целью обеспечени  неискаженной передачи длительности импульсов , в него введены второй элемент ИЛИ, элемент И, элемент вьщелени  заднего фронта импульса, выход которого соединен с первым входом второго элемента ИЛИ, вход - с вторым входом первого элемента ИЛИ и выходом элемента И, первый вход которого соединен с выходом элемента сравнени  кода, второй вход череэ элемент задержки - со счетным входом счетчика импульсов, установочный вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с первым входом первого элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.За вка Япониии N 51-37862, кл. 98(5) С 32, 30.12.71.
2. 2.Авторское свидетельство СССР по за вке № 3331276/21, кл. Н 03 К 23/00, 20.08.81.

   10