SU980290A1 - Управл емый делитель частоты следовани импульсов - Google Patents

Description

Изобретение относитс  к импульсной технике и может быть использовано в системах синхронизации цифровых устройств в качестве делител  частоты с переменным коэффициентом делени .

Известен делитель частоты следовани  импульсов, содержащий счетчик, дешифратор, триггер и элементы И 1.

Наиболее близким по технической сущности к изобретению  вл етс  управл емый делитель частоты следовани  импульсов, содержащий счетчик импульсов, выход которого соединен с выходной шиной делител  частоты, триггер, выход которого соединен с первым входом элемента И, блок форми4х )вани  кода поправки, вход котоpojro . соединен с шинами кода делени , а выход - с информационными входами счетчика импульсов, линию задержки, вход которой подключен к выходной шине делител  частоты, а выход соединен с вторым входом элемента И и .с. одним входом триггера, второй вход которого через инвертор соединен с выходной шиной делител  частоты 2,

Недостатком данного делител  састоты  вл етс  ограниченное быс-тродействие тиз-за наличи  в схеме линии задержки.

Цель изобретени  - повышение быстродействи  .

Указанна  цель достигаетс  тем, что в управл емый делитель частоты Следовани  импульсов, содержащий триггер, пр мой выход которого сое- . цинен с первым входом первого элемент

10 та И, блок формировани  кода прправ ки , группа входов которого соединена с шинами кода делени , а выходы - с информационными входами счетчика импульсов, введен второй

15 элемент И, первый вход которого соединен с инверсным выходом триггера, второй вход - с вторым входом первого элемента И и входной шиной, а выход - с синхровходом счетчика импуль20 сов и первым входом триггера, второй вход которого соединен с выходом счетчика импульсов, тактовый вход которого подключен к выходу первого элемента И.

25

При этом блок формировани  кода поправки выполнен в виде сумматора, перва  группа входов которого соединена с выходами соответствующих инверторов , входы которых  вл ютс 

Claims (2)

1. 30 группой входов.блока формировани  кода, ..;  группа входов - с шинами кода константы, а выходы  вл ютс  выходами блока формировани  ко да поправки. На фиг, 1 представлена структурна  схема предлагаемого делител  частоты; на фиг. 2 - блок формировани  кода поправки. Управл емый делитель частоты содержит триггер 1, элементы И 2 и 3, счетчик 4 импульсов, блок 5 формировани  кода поправки, входную шину 6 шины 7 кода делени  и выходную шину 8. Блок формировани  кода поправки содержит двоичный сумматор 9, инверторы 10 и 11. Делитель работает следующим образом . Предположим, триггер 1 находитс  в нулевом состо нии, импульсы счета поступают по шине 6. Первый посту пающий импульс проходит через открытый элемент 3 на синхровход счетчика 4. Своим передним фронтом этот им пульс записывает в счетчик 4 код поправки , сформированный блоком 5, а задним фронтом переключает триггер в единичное состо ние, так что входные импульсы, начина  со второго, поступают через элемент 2 на тактовы вход счетчика 4. Импульс переполнени  с выхода сче чика поступает на шину 8 и своим зад ним фронтом переключает триггер 1 в нулевое положение.-Далее работа схемы происходит аналогично. Схема формировани  кода поправки преобразует код делени , поступающий по шинам 7, в код поправки, равный где К. - код коэффициента делени ; п - разр дность счетчика. Предлагаемый управл емый делитель частоты отличаетс  повьшенным быстродействием и может примен тьс  в системах автоматики и импульсной техники дл  получени  любого целочисленного коэффициента делени  частоты следовани  импульсов. Формула изобретени  1.Управл емый делитель частоты следовани  импульсов, содержащий триггер, пр мой выход которого соединен с первым входом первого элемента И, блок формировани  кода поправки, группа входов которого соединена с шинами кода делени , а выходы - с информационными входами счетчика импульсов , отличающийс  тем, что, с целью повышени  быстродействи , в него введен второй элемент И, первый вход которого соединен с инверсным выходом триггера, второй вход - с вторым входом первого элемента И и входной шиной, а выход - с синхровходом счетчика импульсов и первым входом триггера, второй вход которого соединен свыходом счетчика импульсов , тактовый вход которого подключен к выходу первого элемента И.
2. 2.Делитель частоты по п. 1, о тличающийс   тем, что блок формировани  кода поправки выполнен в виде сумматора, перва  группа входов которого соединена с выходами соответствующих инверторов, входы которых  вл ютс  группой входов блока формировани  кода, втора  группа входовк шинам кода константы, а выходы  вл ютс  выходами блока формировани  кода поправки. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 513507, кл. Н 03 К 23/00, 1974. 2,Авторское свидетельство СССР 524320, кл. Н 03 К 23/00, 1975.