SU1279046A1 - Умножитель частоты следовани импульсов - Google Patents

Abstract

Изобретение относитс  к радиотехнике и позвол ет упростить умножитель . Умножитель содержит блок исключени  импульса (БИИ) 1, управл емый делитель 2 частоты, блок сравнени  (БС) 3, два делител  4 и 6 частоты , блок пам ти 5, счетчик 7 импульсов и формирователь 8 импульсов. Цель достигаетс  введением БС 3, что позвол ет исключить вычитающий счетчик и многовходовые элементы И и ИЛИ при получении высокой точности умножени  частоты следовани  импульсов. Даны примеры выполнени  БИИ 1, блока пам ти 5 и формировател  8. 5 ил. i (О

Description

ю

о

Од

fpuz.l

Изобретение относитс  к радиотехнике и цифровой измерительной технике и может быть использовано дл  преобразовани  частоты следовани  импульсов .

Цель изобретени  - упрощение устройства .

На фиг. 1 представлена структурна  электрическа  схема умножител  частоты следовани  импульсовJ на фиг. 2 схема блока исключени  импульса; на фиг. 3 - схема блока пам ти; на фиг. 4 - схема формировател  импульсов; на фиг. 5 (а-ж) - временные диаграммы работы формировател  импульсов.

Умножитель частоты следовани  импульсов (фиг. 1) содержит блок 1 исключени  импульса, управл емьй делитель 2 частоты, блок 3 сравнени , первый делитель 4 частоты, блок 5 пам ти , второй делитель 6 частоты-, счетчик 7 импульсов, формирователь 8 импульсов .

Блок 1 исключени  импульса (фиг.2) содержит триггер 9, первьш 10, второй 11 и третий 12 элементы И.

Блок 5 пам ти (фиг. 3) содед)жит первый делитель 13 частоты, первьй дешифратор 14, первый 15 и второй 16 коммутаторы, второй делитель 17 частоты , второй-дешифратор 18 со стробирующим входом, первый 19, второй 20 и третий 21 регистры.

Формирователь 8 импульсов (фиг.4) содержит первьш 22 и второй 23 триггеры , инвертор 24, первый 25, второй 26 и третий 27 элементы И, первый 28 и второй 29 формирователи.

Умножитель частоты следовани  импульсов работает следующим образом .

В исходном состо нии в регистрах блока 5 пам ти содержитс  код номинального значени  периода входной частоты, в первом делителе 13 частоты блока 5 пам ти - двоичный код единицы, во втором делитель- 17 частоты блока 5 пам ти - двоичный код нул , коэффициент делени  первого 4 и второго 6 делителей равен коэффигдаенту умножени  умножител . На вход умножител  частоты следовани 

импульсов F поступает последовательность импульсов с частотой F, (t)

2Рна.)

- F(t) 0 ,5F

где F - номинальное значение вход ОИ „ / ч

НОИ частоты F (t). Из последовательности импульсов Fjj.(t) формирователем 8 импульсов формируетс  последовательность импульсов Запись и Сброс, периоды следовани  которых определ ютс  формулой

(2)

Т,з.п .Т, +йТ,

где Т - период входной частоты F (t

ДТ - ошибка дискретизации периода Т.

Импульсы Запись и Сброс вырабатываютс  формирователем 8 импульсов (фиг. 4).

На временных диаграммах (фиг. 5, а-ж) представлены: а - импульсы опорной частоты Рд.; б - импульсы входной частоты F(t); в - импульсы на пр мом выходе триггера 22; г - импульсы на выходе триггера 23; д - импульсы на выходе элемента И 27; е - импульсы Запись , ж - импульсы Сброс

Импульсы Запись формируютс  по фронту, а импульсы Сброс - по спаду импульсов опорной частоты. Такое формирование обеспечивает синхронность работы умножител  частоты следовани  импульсов.

На вход второго делител  6 частоты поступают импульсы опорной частоты Fg , на вход счетчика 7 импульсов - импульсы с выхода второго делител  6 частоты. Число импульсов, поступивших в счетчик 7 импульсов с выхода второго делител  6 частоты, и число импульсов опорной частоты F, поступивших на вход второго делител  6 частоты без учета его переполнени  за период следовани  импульсов Сброс, определ ютс  из выражени 

(3)

TO&P-F. N7-1

N

N - число импульсов, поступивших на вход счетчика 7 импульсов;

N - число импульсов, поступивших на вход второго делител  6 частоты без учета его переполнени ;

Claims (1)

1. К - коэффициент делени  первого и второго делителей 4 и 6 частоты. Информаци  с выходов второго делител  6 частоты и счетчика 7 импул сов по импульсу Запись заноситс  в регистры блока 5 пам ти. Таким образом, формирователь 8 и пульсов, второй делитель 6 частоты, счетчик 7 импульсов и блок 5 пам ти осуществл ют измерение и запоминани значени  периода входной частоты F,(t). Формирование периодов выходной частоты происходит параллельно с из мерением текущих периодов входной частоты F (t). Значение периода выхо ной частоты определ етс  вьфажением ГТ, (), если N N ; ,, если N. Ng, где N - значение двоичного кода на информационных .выходах первого делител  4 частоты. Сравнение значений двоичных кодов на информационных выходах первого де лител  4 частоты и второй группы информационных выходов блока 5 пам ти производитс  с помощью блока 3 сравнени , на выходе которого устанавливаетс  уровень логической единицы, если N ® этом случае с помощью блока 1 исключени  импульса период следовани  импульсов на выходе управл емого делител  2 частоты увеличиваетс  на Т . Среднее значение периода следовани  импульсов выходной частоты на пе риоде .. T(N, ). Е.5 F/ cSp о Умножитель частоты следовани  импульсов позвол ет получить точность умножени , равную Формула изобретени  Умножитель частоты следовани  импульсов , содержащий последовательно соединенные блок исключени  импульса, управл емьй делитель частоты и первый делитель частоты, последовательно соединенные второй делиТель частоты и счетчик импульсов, а также формирователь импульсов, блок пам ти, перва  и втора  группы информационных входов которого соединены соответственно с информационными выходами счетчика импульсов и второго делител  чаСтоты, причем перва  группа информационных выходов блока пам ти соединена с информационными входами управл емого делител  частоты, первый вход формировател  импульсов объединен с первым входом блока исключени  импульса и с входом второго делител  частоты и  вл етс  входом опорной частоты умножител  частоты следовани  импульсов, второй вход формировател  импульсов  вл етс  входом умножаемой частоты умножител  частоты следовани  импульсов, первый-выход формировател  импульсов соединен с входами установки нул  счетчика импульсов и второго делител  частоты, а второй выход формировател  импульсов соединен с входом записи блока пам ти , вьгход управл емого делител  частоты соединен с вторым входом блока исключени  импульса и  вл етс  выходом умножител  частоты следовани  импульсов , о тлич ающи-й с   тем, что, с целью упрощени  путем исключени  вычитающего счетчика и многовходовых элементов И, ИЛИ,в него введен блок сравнени , перва  группа информационных входов которого соединена с информационными выходами первого делител  частоты,втора  группа информационных входов - с второй группой информационных выходов блока пам ти, выход - с третьим входом блока исключени  импульса, а выход первого делител  частоты соединен со счетным входом блока пам ти.

   10

   Фиг.З

   йЗаписб