SU1140220A1 - Умножитель частоты следовани импульсов - Google Patents

Abstract

УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий генератор опорной частоты, два, последовательно включенных формировател  входных импульсов, вход первого из которых  вл етс  входом устройства, делитель опорной частоты, суммирующий счетчик, управл нщий триггер, формирователь выходных импульсов, выход которого  вл етс  выходом устройства, и элемент ИЛИ, обличающийс  тем, что, с 11елью упрощени  устройства , в него введены первьй и второй реверсивные счетчики, первьй и второй элементы- И, при этом выход генератора опорной частоты подключен к первым входам элементов И и через делитель рпорной частоты - к счетному входу суммирующего счетчика, ко вторым входам элементов И подключены соответственно инвернсый и пр мой выходы управл ющего триггера, выход первого элемента И соединен с суммирующим входом первого и вычитающим входом второго реверсивных счетчиков, выход второго элемента вычитающим входом первого и суммирующим входом второго реверсивных счетчиков, выходы суммирующего счетчика подключены ко входам установки второго реверсивного счетчика, входы установки суммирующего и первого реверсивного счетчиков подключены к .шина.логической единицы, выход пер (Л вого формировател  входных импульсов подключен к первому входу формироваС тел  выходных импульсов, ко входу Сброс управл кицего триггера и к управл ющим V-входам реверсивных счетчиков, выход второго формирова-тел  входных импульсов подключен к управл ющему V-входу суммирующего счетчика, выходы обратного переноса Р соединены со входами элемента ИЛИ, выход которого подключен к счетному входу управл ющего триггера и ко второму входу формировател  выходных импульсов.

Description

Изобретение относитс  к вычислительной , цифровойи измерительной технике и может быть использовано дл  обработки информа1дии, поступающей и виде последовательности импул сов. Известен умножитель.частоты, соде жащий опорный генератор, последовательно соединенные триггер и элемент И, а также последовательно соединенные первый счетчик, устройс во пам ти,, устройство сравнени , бу ферное устройство, а также второй счетчик, формирователь импульсов, реверсивный счетчик, инвертор и устройство вычитани  частотыС1 J. Однако такой умножитель очень сл жен. Наиболее близким к предлагаемому  вл етс  умножитель следовани  импульсов частоты, содержащий генератор опорной частоты, формирователь импульсов, управл ющий триггер, два ключа, подключенные соответственно к счетным входам двух суммирующих счетчиков, а также вычитающий счетчик , блок фиксации нул , два делите л  частоты, два формировател  сброса два элемента задержки, элемент ИЛИ и дополнительный блок переноса числа при Э.ТОМ выход генератора опорной часточЫ подключен к рходам делителей частоты, выходы которых подключены соответственно: одного - к счетному входу вычитающего счетчика, другого - к сигнальным входам ключей 23. Недостатком этого устройства так же  вл етс  сложность. Целью изобретени   вл етс  упрощ ние устройства. Указанна  цепь достигаетс  тем, что в умножитель частоты следовани  импульсов, содержащий генератор опорной частоты, два последовательн включенных формировател  входных импульсов , вход первого из которых  вл етс  входом устройства, делител опорной частоты, суммируюпщй счетчик управл ющий триггер, формирователь выходных импульсов, выход которого  вл етс  выходом устройства, и элемент ИЛИ, введены первьй и второй реверсивные счетчики, первьй и второй элементы И, при этом выход генератора опорной частоты подключен к первым входам элементов И и через делитель опорной частоты - к счетному входу суммирующего счетчика, к вторым входам элементов И подключены соответственно инверсньй и пр мой выходы управл ющего- триггера, выход первого элемента И соединен с суммирующим входом первого и вычитающим входом второго реверсивных счетчиков , выход второго элемента И - с вы ,читающим входом первого и суммирующим входом второго реверсивных счетчиков , выходы суммирующего счетчика подключены ко входам установки второго реверсивного счетчика, входы установки суммирукицего и первого реверсивного счетчиков подключены к шине логической единицы, выход первого формировател  входных импульсов подключен к первому входу формировател  выходных импульсов, ко входу Сброс управл ющего триггера и к управл ющим V-входам реверсивных счетчиков , выход второго формировател  входных импульсов подключен к управл ющему V-входу суммирующего счетчика , выходы обратного переноса Р соединены со входами элемента ИЛИ, выход которого подключен к счетному входу управл ющего триггера и ко второму входу формировател  выходных импульсов. На фиг.1 представлена структурна  электрическа  схема умножител  частоты следовани  импульсов; на фиг.2 - импульсна  диаграмма его работы. Умножитель частоты содержит генератор 1 опорной частоты, делитель 2 опорной частоты, формирователи 3 и 4 Входных импульсов, соответственно по переднему и заднему фронтам, первьй и второй элемент И 5 и 6,перй и второй реверсивные счетчики 7 и 8, суммирующий счетчик 9, элемент ИЛИ 10, управл ющий триггер 11, формирователь 12 выходных импульсов , шину 13 логической единицы.При этом выход генератора подключен к первым входам элементов И 5 и 6, и через делитель 2 - к счетному входу суммирующего счетчика 9, ко вторым входам элементов И 5 и 6 подключены соответственно инверсный и пр мой выходы управл ющего триггера 1 1 , выход первого элемента И 5 соединен с суммирующим входом первого 7 и вычитающим входом второго 8 реверсивных счетчиков, выход второго элемента И 6 - с вычитаницим входом первого 7 и суммирующим входом второго 8 реверсивных счетчиков, выходы суммирукщего счетчика 9 подключены ко входам установки второго реверсивного счетчика 8, входы установ ки суммирующего 9 и первого реверсивного 7 счетчиков подключены к шине 13 логической единицы, выход ne вого формировател  3 подключен к первому входу формировател  12, ко входу Сброс управл ющего триггера 11 и к управл ющим V -входам реверсивных счетчиков 7 и 8, выход второго формировател  4 подключен .к управл ющему V -входу суммирующего счетчика 9, выходы обратного пе реноса Р реверсивных счетчиков 7 и соединены со входами элемента ИЛИ 10 выход которого подключен к счетному входу управл ющего триггера 11 и ко второму входу формировател  12 выходных импульсов, выход которого  вл е.тс  выходом устройства.На фиг.2 обозначено: и- опорна  частота генератора 1i 6- частота f/K, с выхода делител  2; ,В - входна  частота FB с выходаформировател  3 г состо ние суммирукщёго счетчика 9; Ь - состо ние реверсивного счетчица 8; е - состо ние реверсивного |;четчика 7; ж - выходна  частртаР. Длительность импульсов Fg определиетс  формирователем 12. Цифры на фиг.2 г,д,е показывают код в соответствующем счетчике.. Устройство, работает следующим образом . Импульсы умножаемой частоты перед ним фронтом запускают формирователь 3, который сбрасывает в О управл нщий триггер 11, и воздейству  на управл ющие V -входы счетчиков 7 и 8, за писывает в реверсивньм счетчик 7 код 11... 1, в счетчик ,-8 - код, записанный ранее в счетчике 9, а также запускает передним фронтом импульса формирователе 12 выходных импульсов, а задним фронтом - формирователь 4. После этого импульс формировател  4, поступа  на управл ющий V -вход суммирующего счетчика 9, записывает в него код 11... 1. Опорна  частота f генератора 1 ч рез делитель 2 с частотой{/К.поступает на суммирующий вход счетчика 9 и заполн ет его. Полученный код запи сываетс  в реверсивный счетчик 8. Им пульсы частоты опорного генератора ч рез элемент И 6 поступают на вычитакиций вход реверсивного счетчика 8 и суммирующий вход счетчика 7. Импульс обратного переноса Р с реверсивного счетчика 8 через логический элемент ИЛИ 10 запускает формирователь 12 и поступает на счетньш вход управл ющего триггера 11, в результате чего с триггера поступает запрещающий потенциал на элемент И 6 и разрешающий потенциал на элемент И 5. Тогда импульсы генератора 1 через элеме.нт И 5 поступают на вычитающий вход реверсивного счетчика 7 и суммирующий вход счетчика 8. , После получени  импульса обратного переноса с выхода Р реверсивного счетчика 7 триггер вновь переключает элемент И 5 и 6 и одновременно формируетс  импульс с выходной частотой. С поступлением следующего импульса входной частоты цикл повтор етс . За период входной частоты в суммирующем счетчике 9 накапливаетс  число импульсов Период выходного сигнала и его частота соответственно равны Т- . . с1 вык- амх- Tgy U+1 где Fjj( - частота входного сигналаj вых частотавыходного cигнaлai - опорна  частота генератора 1;, К - коэффициент делени  делител  2. Коэффициент умножени  равен ly. ВЫх . N - -i -вх f в умножителе частоты можно получить дробный коэффициент умножени , если на элементы И 5 и 6 подавать импульсы генератора опорной частоты через делитель-с коэффициентом делеТогда коэффициент умножени  Kj ни  -1 При одинаковом с известным умножителем объеме счетчиков предлагаемый умножитель частоты проще за счет использовани  двух реверсивных счетчиков и легко может быть реализован на современных микросхемах.

t

ц 1 |иЦ111ши1пми| ч Ш| 1 ч М( if J-t..i t i.«.t II 1 t 1 I j ri I t t 1 j

I-L.

(Pus.f

Pw.

Claims (1)

1. УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий генератор опорной частоты, два) последовательно включенных формирователя входных импульсов, вход первого из которых является входом устройства, делитель опорной частоты, суммирующий счетчик, управляющий триггер, формирователь выходных импульсов, выход которого · является выходом устройства, и элемент ИЛИ, отличающийся тем, что, с 1;елью упрощения устройства, в него введены первый и второй реверсивные счетчики, первый и второй элементы- И, при этом выход генератора опорной частоты подключен к первым входам элементов И и через делитель опорной частоты - к счетному входу суммирующего счетчика, ко вторым входам элементов И подключены соответственно инвернсый и прямой выходы управляющего триггера, выход первого элемента И соединен с суммирующим входом первого и вычи тающим входом второго реверсивных счетчиков, выход второго элемента И'с вычитающим входом первого и суммирующим входом второго реверсивных счетчиков, выходы суммирующего счетчи ка подключены ко входам установки второго реверсивного счетчика, входы установки суммирующего и первого реверсивного счетчиков подключены к шине логической единицы, выход первого формирователя входных импульсов подключен к первому входу формирователя выходных импульсов, ко входу Сброс управляющего триггера и к управляющим V-входам реверсивных счетчиков, выход второго формирователя входных импульсов подключен к управляющему V-входу суммирующего счетчика, выходы обратного переноса соединены со входами элемента ИЛИ, выход которого подключен к счетному входу управляющего триг· гера и ко второму входу формирова- теля выходных импульсов.