SE517602C2

SE517602C2 - Fastlåst loop

Info

Publication number: SE517602C2
Application number: SE9503702A
Authority: SE
Inventors: Mats Goeran Wilhelmsson; Clarence Joern Niklas Fransson; Peter Carl Birger Lundh; Karl Anders Bjenne
Original assignee: Ericsson Telefon Ab L M
Priority date: 1995-10-20
Filing date: 1995-10-20
Publication date: 2002-06-25
Also published as: CA2233680A1; NO981753D0; US6353647B1; SE9503702D0; NO981753L; AU712875B2; EP0856210A1; WO1997015118A1; JPH11513855A; CN1200207A; KR19990066950A; BR9610993A; AU7348196A; TW341735B; SE9503702L

Description

517 602 2 interna komponenter eller förändringar i omgivningen som kan förändra PLL:ens utsignal, för att bibehålla låsningen av PLL:en.

Det är tillhandahållandet av^ en faslåst loop son: har snabb inlåsning och stabilitet i det stationära tillståndet som föreliggande uppfinning är inriktad mot.

RELATERAD TEKNIK Många lösningar har föreslagits för att accelerera inlásningen av faslåsta loopar och för att tillhandahålla- ett stabilt stationärt tillstånd. I det följande så komer tekniker vilka är relaterade till föreliggande uppfinning att beskrivas.

I det amerikanska patentet 4.419.633 beskrivs en variabelt (vco) Den spänningsstyrda oscillatoranordningen in- spänningsstyrd oscillator tillsammans med en associerad faslåst loop. nefattar en signalkälla för en referenssignal med konstant frekvens, en variabel räknare för normalisering av frekvensen för VCO=n.och en koincidensdetektor som jämför referensfrekvensen1ned den normaliserade utfrekvensen och tillhandahåller en felsignal.

Vidare innefattar VCO-anordningen en integreringskrets för integrering av utmatningen från koincidensdetektorn. för att tillhandahålla en styrsignal som justerar VCO:n till att ändra frekvens, en.làsdetektor och en snabbladdningskrets, innefattande två transistorer och två förspánningsmotstánd, för accelerering av laddningsprocessen för integreringskretsen när lásdetektorn anger ett icke-låst tillstånd.

Det amerikanska patentet 4.115.745 avser en uppsnabbningskrets för faslåsning innefattande en spänningsstyrd oscillator, fasdetektor, förbinder fasdetektorns utgång med VCO:ns ingång. Loopfiltret en en referensfrekvenskälla och ett loopfilter som innefattar en integrator som. är förbunden i serie med ett Vidare innefattar till när làgpassfilter och stabiliserande motstånd. uppsnabbningskretsen organ för addering av likström de oscillatorn befinner sig i icke låst tillstånd. kopplingspunkten mellan stabiliserande motstånden 517 602 =§j¿¿:::_ -s ' 3 En störningsokänslig faslåst loop beskrivs i. det amerikanska patentet 4.074.207. (PLL) fasdiskriminator för Den faslåsta loopen (VCO), en mottagning av en referenssignal och en återkopplingssignal som härletts från VCO ns filtrering av den fasskillnadsrepresenterande utsignalen från uppvisar en spänningsstyrd oscillator utsignal, och ett lågpassfilter för diskriminatorn. Dessutom innefattar PLL:en en seriekoppling av en differentieringskrets för differentieringen av lågpassfiltrets utsignal, en begränsare för begränsning av' utsignalen från differentieringskretsen och en integreringskrets sonx har en utgång sonnproducerar en styrsignal för VCO:n. PLL;en är okänslig för stora fashopp på grund av att begränsaren är anordnad för att ta hand om signalstorheter vid differentieringskretsens utgång vilka överskrider begränsningsnivån.

Det amerikanska patentet 4.457.639 avser en motorstyrning för en DC-motor till en skrivarvagn, vilken innefattar en hastighetsstyrningskrets av faslåst loop-typ. Motorstyrningen kodare som detekterar uppvisar en motorhastighet, en referensoscillator, en fasjämförare för detektering av fasskillnaden mellan kodarsignalen och referensoscillatorns skall utsignal. utsignal, samt en omkopplingskrets för spänning som anbringas till motorn baserat på fasjämförarens Dessutom innefattar motorstyrningen en återkopplingskrets som uppvisar ett làgpassfilter för omvandling av fasjämförarens utsignal till en analog hastighetssignal, och en differentieringskrets för omvandling' av' den analoga hastig- hetssignalentilleaikvasiaccelerationssignal_Återkopplingskret- sen åstadkommer frekvensmodulering av referensoscillatorns utsignal för att föra kodarsignalen och referenssignalen i fas med varandra.

Kom' REDoGöRELsE FÖR UPPFINNINGEN Ett allmänt syfte med föreliggande uppfinning är tillhandahållan- det av en faslást loop (PLL) som uppvisar mycket snabb inlåsning, och lågt utfasjitter samt stabilitet vid stationârt tillstånd. 517 602 4 I synnerhet, när en PLL befinner sig i ett icke-låst tillstånd (dvs. synkroniserade) så är ett syfte med uppfinningen att nå det låsta tillståndet, I stånd, så snabbt som möjligt. Dessutom, när PLL:en befinner sig när loopens utsignal och referensinsignalen inte är också hänvisat till som PLL;ens stationära till- i stationärt tillstånd, så bör PLL:en kunna upprätthålla låsning även fast PLL:en underkastas brusstörningar.

I enlighet med en allmän uppfinningsprincip så innefattar filterkretsen av den faslåsta loopen en differentiator som är mottaglig för den fasskillnadsrepresenterande signalen från en fasdetektor i PLL;en för tillhandahållande av en differentierad signal, och ett filter som är mottagligt för både den fasskill- nadsrepresenterande signalencxﬂidenwdifferentierade signalen för att tillhandahålla en utsignal från filtret. Företrådesvis är filtret ett lågpassfilter. I allmänhet styrs utsignalkällan av en styrsignal som i huvudsak baseras på filtrets utsignal.

Filtret tar emot en signal som är representativ för fasskillnaden mellan loopens utsignal och referenssignalen, samt en signal som är representativ för den takt med vilken fasskillnaden ändras.

Uppfinningsidén är att använda differentiatorn för att snabba upp inlåsningen av filtret. Den fasskillnadsrepresenterande signalen innehåller information om fasskillnaden och den differentierade signalen innehåller information om tidsderivatan av fasskillna- den, dvs. frekvensavvikelsen mellan referenssignalen och loopens utsignal. Genom användande av informationen i både den fasskill- nadsrepresenterande signalen och den differentierade signalen i styrningen av den faslåsta loopen så erhålls en mycket snabb Detta till kända fokuserar helt och hållet på den fasskillnads- inlåsning. står i motsats tekniker som vanligtvis representerande signalen. Naturligtvis är det önskvärt att ge filtret det utsignalvärde som det kommer att ha vid stationärt tillstånd så snabbt som möjligt. I enlighet med uppfinningen är differentiatorns utgång förbunden. med filtret (vilket också mottar den fasskillnadsrepresenterande signalen från a. . o n n o; coon 517 602 gi: 5 fasdetektorn) och den differentierade signalen son1är representa- tiv för frekvensavvikelsen pumpas in i filtret för att snabbt uppdatera filtrets utsignal. Således används inte differentiatorn på det sätt som beskrivs i de tidigare nämnda patenten.

KORT BESKRIVNING AV RITNINGARNA De nya särdrag som är kännetecknande för uppfinningen läggs fram i de bifogade patentkraven. Uppfinningen själv såväl som andra särdrag och fördelar med denna kommer emellertid att förstås bäst genom hänvisning till den detaljerade beskrivningen av de när denna läses i specifika utföringsformerna som följer, anslutning till de medföljande ritningarna, i vilka: Fig. 1 är ett schematiskt blockdiagram över en faslàst loop (PLL) enligt föreliggande uppfinning; fig. 2 är ett schematiskt kretsdiagram som visar en analog filterkrets enligt en utföringsform av uppfinningen i princip; fig. 3 är ett schematiskt blockdiagram över en faslåst loop enligt föreliggande uppfinning, fig. 4 är ett schematiskt blockdiagram över en faslåst loop enligt föreliggande uppfinning; fig. 5 är ett schematiskt blockdiagram över en faslåst loop enligt föreliggande uppfinning; fig. 6 är ett schematiskt blockdiagram över en faslást loop enligt föreliggande uppfinning; fig. 7 visar en schematisk konventionell representation av ett digitalt làgpassfilter* enligt teknikens stånd- punkt; fig. fig. fig. fig. fig. fig. fig. fig. fig. 10 lla llb llC 12 13 14 517 602 6 visar ett schematiskt blockdiagræn över en digital filterkrets i enlighet med föreliggande uppfinning i mer detalj; är ett schematiskt blockdiagram som visar en digital filterkrets enligt uppfinningen; är ett schematiskt blockdiagram över en faslàst loop enligt föreliggande uppfinning; är ett schematiskt diagram som visar DC-förstärkningen för det digitala làgpassfiltret som en funktion av tid; är ett schematiskt diagram som visar gränsfrekvensen för det digitala làgpassfiltret som en funktion av tid; är ett schematiskt diagram som visar förstärkningen för den differentierade signalen som en funktion av tid; är ett schematiskt blockdiagram över en faslàst loop enligt föreliggande uppfinning; är ett schematiskt tidsdiagram som illustrerar en filterkretsparameter som en funktion av tid när den gradvisa minskningen av' parametern. tillfälligt av- bryts; är ett schematiskt blockdiagram över en faslàst loop enligt den för närvarande mest föredragna utförings- formen av föreliggande uppfinning.

FÖREDRAGNA UTFöRINGsFommR Av UPPFINNINGEN Fig. 1 är ett schematiskt blockdiagram över en faslàst loop (PLL) enligt föreliggande uppfinning. Den består i huvudsak av en s | ø o n ao 517 602 :å 7 fasdetektor 2, en filterkrets 4= och eni utsignalkälla, före» trädesvis en VCO 9. Fasdetektorn 2 är mottaglig för en insignal som verkar som referens och en utsignal av PLL:en för till- handahållande av en felsignal som är representativ för fasskill- naden mellan de tvà signalerna. Filterkretsen 4 är mottaglig för för att tillhandahålla en styrsignal som sänds till VCO:n 9. VCO:n 9 tillhandahåller en felsignalen från fasdetektorn 2 utsignal i gensvar på styrsignalen, varvid utsignalen uppvisar en frekvens som bestäms av styrsignalen. Vidare utgör utsignalen av VCO:n 9 utsignalen av den faslåsta loopen, men matas även tillbaka till fasdetektorn 2. Referenssignalen anbringas till fasdetektorn 2 genom allmänt organ 1 för generering av en signal som kan verka som en referenssignal. I allmänhet förutsätts att det initialt föreligger en frekvensavvikelse samt en fasskillnad mellan loopens utsignal och referenssignalen. I enlighet med en så mottaglig allmän uppfinningsprincip innefattar filterkretsen 4 en differentiator 5 som är för felsignalen frán fasdetektorn 2 för att tillhandahålla en differentierad signal, och ett filter 6, företrädesvis ett lâgpassfilter, som är mottagligt för felsignalen fràn fasdetektorn 2 och den differentierade signalen fràn differentiatorn 5 för att tillhandahålla en (làgpass) filterutsignal. Det är viktigt att förstå att filterkretsen 4 skall uppfattas som ett övergripande filter, (i detta fall som skall accelereras av differentiatorn 5, vilket i sin tur innefattar det filter lägpassfiltret 6) vilken också innefattas i filterkretsen 4. Den differentierade signalen är representativ för felsignalens förändringstakt, dvs. tidsderivatan eller åtminstone en approximation av tidsderivatan av felsignalen. I PLL:en enligt fig. 1 används làgpassfiltrets att VCO:n 9 _ styrsignalen. I allmänhet så styrs utsignalkällan, i detta fall VCO n 9, på làgpassfiltrets utsignal. utsignal för styra och verkar således som av en styrsignal som i huvudsak baseras Ett allmänt syfte med föreliggande uppfinning är att reducera inlàsningstiden för den faslàsta loopen, dvs. att reducera den tid som erfordras för att synkronisera loopens utsignal med 517 602 8 referenssignalen i frekvens såväl som i fas. Om en fasskillnad byggs upp, utsignalen och referenssignalen, t.ex. på grund av en skillnad i. frekvens mellan kanske i kombination med ett fashopp, så verkar PLL;en för att avlägsna denna frekvensskillnad eller avvikelse och för att reducera fasskillnader mellan de två signalerna till ett minimum.

Idén enligt föreliggande uppfinning är att använda en differenti- ator för att snabba upp inlåsningen av ett filter, med fördel ett lágpassfilter. Det antas att ett lágpassfilter 6 är önskvärt i PLL-konfigurationen vid stationärt tillstånd. Naturligtvis är det önskvärt att ge làgpassfiltret 6 det utsignalvärde som detta kommer att ha vid stationärt tillstånd så snabbt sonxmöjligt. Som nämnts ovan är den differentierade signalen representativ för en tidsderivata av fasskillnaden och således representativ för en mellan referenssignalen och 6, tillstånd, har en utsignal som i huvudsak är proportionell mot tidsberoende frekvensavvikelse loopens utsignal. Eftersom làgpassfiltret i stationärt och den differentierade signalen innehåller snabb inlåsning erhållas genom sändning av utsignalen från.differentia- PLL;ens frekvens, information om frekvensavvikelsen så kan en mycket torn 5 till làgpassfiltret 6. I motsats till tidigare kända lösningar så ligger fokus här på både frekvenslåsning och faslásning, eftersom information om fasskillnaden i felsignalen och. information. om. frekvensavvikelsen i. den. differentierade signalen används i styrningen av den faslàsta loopen. Som kan ses i fig. l så mottar làgpassfiltret. 6 både felsignalen. från fasdetektorn 2 och.den differentierade signalen från differentia- tOrn 5 .

När utsignalen. av den faslàsta loopen är synkroniserad. med referenssignalen så föreligger i allmänhet ingen frekvensavvikel- se mellan de två signalerna och skillnaden i fas är lika med noll eller åtminstone mycket liten. Följaktligen är signalbidraget från differentiatorn 5 också noll eller mycket litet och således 5 bort några differentiatorn från att så önskas, 4 kan, om kopplas filterkretsen. utan orsaka rekonfigurerings- 517 602 9 transienter. I allmänhet används differentiatorn 5 företrädesvis enbart under inlásning och inte i stationärt tillstånd, såvida det inte av andra skäl är önskvärt att använda en differentiator 5 i filterkretsens 4 konfiguration vid stationärt tillstànd.

Fig. 2 är ett schematiskt kretsdiagran1 soul visar en analog filterkrets enligt en utföringsform av uppfinningen i princip.

Den analoga filterkretsen 4 består i huvudsak av operationsför- stärkare och.konventionella RC-kretsar. I en utföringsforn1utförs differentieringen av en RC-krets med en operationsförstärkare 2. ingång i den analoga tillämpningen, så används en summator 18 för att Summatorn 18 såsom visas i fig. Eftersom lågpassfiltret 6 bara har en addera den differentierade signalen och felsignalen. inverterar i allmänhet signalen, och av denna anledning är differentiatorn 5 konstruerad så att den genererar en inverterad differentierad signal. Av samma skäl inverteras även felsignalen från fasdetektorn av en inverterare 17. I en praktisk implementation innefattas andra hjälpanordningar såsom etc. i temperaturstabilisatorer, brusundertryckningsenheter filterkretsen 4.

Fig. 3 är ett schematiskt blockdiagram liknande det enligt fig. 1 som visar en faslàst loop enligt föreliggande uppfinning.

Förutom differentiatorn 5 och lågpassfiltret 6 så innefattar filterkretsen 4' vidare ett förstärkande block 7 som är mottagligt för felsignalen från fasdetektorn 2, och ett summe- ringsblock 8 som är mottagligt för utsignalen från det för- stärkande blocket 7 och lågpassfiltrets utsignal. Företrädesvis är förstärkningen för det förstärkande blocket 7 proportionell.

Det förstärkande blocket 7 är förbundet parallellt med lågpass- filtret 6, och summeringsblocket 8 mottar förstärkningsblockets 7 utsignal och utsignalen från lågpassfiltret 6 för att till- handahàlla en styrsignal som är summan av de två signalerna.

Denna styrsignal styr utsignalkällan 9. I detta fall är styrsig- nalen inte helt och hållet baserad på lågpassfiltrets utsignal, att huvudbidraget till styrsignalen i trots en föredragen utföringsform av uppfinningen kommer från lågpassfiltret 6. I 517 602 10 alla andra avseenden så är den faslásta loopen enligt fig. 3 identisk med den enligt fig. 1. Denna proportionellt förstärkande väg tillhandahålls av stabilitetsskál. I vissa fall, t.ex. för PLL-systenl med. mycket smal bandbredd, är det fördraget att använda denna filterkonfiguration.

Fig. 4 är ett schematiskt blockdiagram som liknar det enligt fig. l och visar en faslàst loop enligt föreliggande uppfinning. I denna utföringsform av uppfinningen är fasdetektorn en digital fasdetektor 2D U) för digital) felsignal som är representativ för en kvantiserad fasskillnad för generering av en digital mellan referenssignalen och loopens utsignal, och filterkretsen är en digital filterkrets 4D som är mottaglig för den digitala felsignalen för generering av en digital styrsignal. Den digitala filterkretsen 4D innefattar en digital differentiator 5D som är mottaglig för den digitala felsignalen för att tillhandahålla en differentierad signal, och ett digitalt lágpassfilter 6D som är mottagligt för den digitala felsignalen från den digitala 2D och den differentierade signalen från SD att tillhandahålla làgpassfilterutsignal som verkar som den digitala styrsignalen. 5D en mikroprocessor fasdetektorn differentiatorn för en digital Den digitala differentiatorn är företrädesvis programvarubaserad och exekverar i (inte visad). I en föredragen utföringsforulav uppfinningen realiseras den differentierade signalen genom subtrahering av det digitala felsignalvärdet för det aktuella samplet med det digitala felsignalvärdet för föregående sampel, och. genon\ delning av resultatet av denna subtraktion med samlingstiden. Följaktligen är den differentierade signalen representativ för en tidsdiskret approximation av tidsderivatan av den kvantiserade fasskillnaden, i denna utföringsform. Den föredragna interna strukturen av det digitala lågpassfiltret 6D kommer att beskrivas senare med hänvisning till fig. 8 och 9. Vidare tillhandahålls en digital- analog-omvandlare (DAC) 3 som omvandlar den digitala styrsignalen till en analog styrsignal för styrning av utsignalkällan, i detta fall VCO:n 9. 5 1 7 6 0 2 _ . ø u u | n n - . n ø o u .n ll Den digitala fasdetektorn 2 kan vara vilken inom området känd och lämplig standardkretslösning som helst, t.ex. en räknarbaserad digital fasdetektor. Företrädesvis är den digitala filterkretsen 4D en programvarubaserad digital filterkrets som exekverar i en mikroprocessor (inte visad). Emellertid.är*enïnaskinvaruimplemen- tering, eventuellt i kombination med programvarubaserade komponenter, också möjlig.

Naturligtvis är det möjligt att använda en analog filterkrets i denna utföringsform av uppfinningen i stället för den digitala och t.ex. använda en annan digital-analog-omvandlare för omvandling av den digitala felsignalen till en analog felsignal som därefter sänds till den analoga filterkretsen. I detta fall utelämnas digital-analog-omvandlaren 3 eftersom filterkretsens utsignal är analog. Emellertid innefattar den föredragna utföringsformen av uppfinningen en digital filterkrets såsom beskrivits ovan. En digital fasdetektor som kvantiserar (ampli- tudkvantisering) fasskillnaden mellan referenssignalen och loopens utsignal kan ge upphov till kvantiseringsfel som kommer att påverka den faslåsta loopens prestanda. En mycket liten förändring i fas för en eller båda av de signaler som skickas till fasdetektorn kan leda till en betydligt större förändring i den fasskillnadsrepresenterande digitala felsignalen på grund av den digitala fasdetektorns kvantiseringsegenskaper. Således är denna större förändring i fasskillnad för den digitala felsignalen inte representativ för den faktiska fasändringen och detta s.k. kvantiseringsfel kan fortplanta sig genom systemet och påverka inlâsningsprocessen och egenskaperna vid stationärt tillstånd för PLL:en. För att minimera utfasjitter vid stationärt tillstånd, och även under inlásning, som orsakats av fort- plantning av kvantiseringsfel genonldifferentiatorn 5D så.minskas signalbidraget från differentiatorn gradvis till noll under en selekterbar tidsperiod såsom kommer att beskrivas i mer detalj med hänvisning till fig. 5.

Fig. 5 är ett schematiskt blockdiagram som liknar det enligt fig. 4 och som illustrerar en faslåst loop i enlighet med 5 1 7 6 0 2 ;::= g' 12 uppfinningen. Företrädesvis förstärks den differentierade signalen fràn differentiatorn SD av förstärkaren 11 för att förbättra PLL:ens inlásningsegenskaper. att hela så förstärkningar som är lika med eller mindre än 1, men i allmänhet i uttrycket "förstärka". Vidare tillhandahålls ytterligare Notera emellertid genom beskrivningen innefattas större än noll, en förstärkningsstyrning 12 som är associerad med förstärkaren 11 för att kontrollera förstärkningen för denna. Lämpligen är förstärkaren]J.och.förstärkningsstyrningenJjšprogamvarubaserade och exekverar i. en mikroprocessor, företrädesvis samma mikroprocessor som exekverar den digitala filterkretsen 4D. I första hand används förstärkaren 11 och förstârkningsstyrningen 12 för att förstärka den differentierade signalen för att effektivt reducera inlàsningstiden av PLL:en ytterligare. Den faktiska förstärkning som ska används varierar från tillämpning till tillämpning och.beror pà de specifika komponenterna i PLL:en och deras resp. inställningar. Dessutom utnyttjas förstärkaren och förstärkningsstyrningen för att hantera kvantiseringsfel och konfigureringstransienter. Ett föredraget sätt att gradvis minska 5D att använda differentiatorn för hantera att signalbidraget fràn kvantiseringsförvrängningar är förstärknings- styrningen l2 för gradvis minskning av förstärkningen av förstärkaren 11 från ett första värde, i allmänhet större än 1, i början av inlàsningsprocessen till noll, eller åtminstone till ett mycket litet värde, vid en pà förhand bestämd senare tidpunkt. På detta sätt minimeras kvantiseringsförvrängningens effekt, och PLL;en uppvisar lågt utfasjitter vid stationärt tillstånd. Skälet till att gradvis minska signalbidraget från differentiatorn Éd istället för att förändra detta abrupt är att undvika konfigureringstransienter. Om konfigureringstransienter kan hanteras effektivt på annat sätt så är det naturligtvis möjligt att abrupt minska förstärkningen, eller med andra ord, att helt enkelt koppla bort differentiatorn från filtret. I allmänhet används differentiatorn för att snabba upp inläsningen av PLL;en och följaktligen används denna inte vid stationärt tillstånd, såvida den inte erfordras av andra skäl. 517 602 o n n | ø a - : n n n ac 13 Fig. 6 är ett schematiskt blockdiagram som liknar det enligt fig. 4 och som visar en faslåst loop enligt uppfinningen. Förutom differentiatorn 5D och det digitala làgpassfiltret 6D så innefattar den digitala filterkretsen 4D' vidare en förstärkare 7D som. är mottaglig för den digitala felsignalen från den digitala fasdetektorn 2D, samt ett summeringselement 8D som adderar utsignalen från förstärkaren 7D och utsignalen från det digitala làgpassfiltret 6D för att tillhandahålla den digitala styrsignalen. Förstärkaren 7D är förbunden parallellt med det digitala làgpassfiltret 6D såsmn kan ses i fig. 6 och före- _trädesvis är förstärkaren 7D en proportionell förstärkare. I alla andra avseenden är PLL:en enligt fig. 6 identisk med den enligt fig. 4. Förstärkaren 7D anordnas parallellt med det digitala làgpassfilter/differentiatorarrangemanget av stabilitetsskäl. I en utföringsform av föreliggande uppfinning används för- stärkningar som är större än 1 för förstärkaren 7D. Emellertid, eftersom kvantiseringsfel som härrör från den digitala fasdetektorn 2D också förstärks av förstärkaren 7D så är det nödvändigt att göra en kompromiss mellan stabilitet och lågt utfasjitter genonnanvändande av relativt låga förstärkningsvärden för förstärkaren 7D.

Dessutom används samma arrangemang 11, 12 för förstärkning av den differentierade signalen/gradvisIninsknj1m¶av'signalbidraget från differentiatorn som det enligt fig. 5 i denna utföringsform av uppfinningen fastän detta inte illustreras i fig. 6.

Med hänvisning till fig. 7 visas en schematisk konventionell representation av ett digitalt lågpassfilter enligt teknikens ståndpunkt. Ett digitalt lågpassfilter är i allmänhet mottagligt för en insignal IN för generering av en utsignal OUT. Ett konventionellt digitalt lågpassfilter består i huvudsak av följande funktionella block: en förstärkare 21 (med förstärkning a) som är mottaglig för insignalen IN för tillhandahållande av en första förstärkt \ signal, 517 602 uno o; 14 ett summeringsblock 22 som är mottagligt för den första förstärkta signalen och en förstärkt fördröjd intern åter- kopplingssignal av det digitala làgpassfiltret för addering av de tvá signalerna för att tillhandahålla utsignalen OUT från det digitala làgpassfiltret, vilken också verkar som en intern àterkopplingssignal, en fördröjningsenhet 23 för fördröjning av' den interna áterkopplingssignalen, och en andra förstärkare 24 (med förstärkning b) som är mottaglig för den fördröjda interna àterkopplingssignalen för förstärkning av den fördröjda interna àterkopplingssignalen för att tillhandahålla den förstärkta fördröjda interna återkopp- lingssignalen till summeringsblocket 22.

I detta läge är det lämpligt att introducera några formler för det digitala làgpassfiltret. Till att börja med. måste för- stärkningen b ligga i intervallet O < b < 1. Genom att betrakta ett normaliserat lâgpassfilter och.genon1att göra approximationer med användande av Taylor-serier och/eller enkla matematiska antaganden är det möjligt att identifiera DC-förstärkningen, Km, och 3 dB-gränsfrekvensen, wc, för det digitala làgpassfiltret som: Klp-TÉ- <1) och iii <2> där T, är samplingstiden, a och b är de resp. förstärkningarna som nämnts ovan. Det senare av de approximativa uttrycken ovan är giltigt när Tswiïär litet och b nästan är lika med l.

Med hänvisning till fig. 8 visas ett schematiskt blockdiagram över en digital filterkrets i enlighet med föreliggande upp- finning i mer detalj. Filterkretsen innefattar i huvudsak en differentiator 5D och ett digitalt làgpassfilter 6D. Differentia- 517 6 02 15 torn 5D är mottaglig för en signal IN som är den digitala felsignalen från den digitala fasdetektorn 2D (inte visad i denna figur) och producerar en differentierad signal. Det digitala làgpassfiltret 6D är mottagligt för både signalen IN, dvs. den digitala felsignalen, och den differentierade signalen. Det digitala lågpassfiltret 6D enligt uppfinningen är identiskt med det enligt fig. 7, förutom summeringsblocket 27 som skiljer sig från.summeringsblocket 22. Sumeringsblocket 27 är mottagligt för den differentierade signalen från differentiatorn 5D, den första förstärkta signalen från förstärkaren 21 och, den förstärkta fördröjda interna återkopplingssignalen från den andra för- stärkaren. 24. Således mottar sumeringsblocket 27 dessa tre signaler och adderar ihop dessa för att producera utsignalen för det digitala lågpassfiltret 6D. På detta sätt pumpas den differentierade signalen in i det digitala lågpassfiltret 6D. Den differentierade signalen som innehåller information om frekven- savvikelsen mellan referenssignalen och PLLzens utsignal påverkar direkt utsignalen av det digitala lågpassfiltret 6B, varvid det digitala lågpassfiltrets utsignal utgör grunden för den digitala styrsignalen som efter digital-analog-omvandling, styr frekvensen av utsignalen för VCO:n 9 (inte visas i denna figur). Före- trädesvis innefattas förstärkaren 11 och förstárkningsstyrningen 12 enligt fig. 5 i denna utföringsform av uppfinningen, fastän de inte illustreras i fig. 8. Naturligtvis finns andra sätt att anbringa den differentierade signalen till det digitala lågpass- filtret 6D så att den differentierade signalen bidrar till det digitala lågpassfiltrets 6D utsignal.

Genom lämplig inställning av förstärkningen för förstärkaren ll samt för förstärkaren 21 kan inriktningen av styrningen av PLL;en vändas mer mot antingen frekvenslåsning eller faslåsning. Om det t.ex. är önskvärt att fokusera mest på frekvenslåsning alldeles i början av inlàsningen så sätts förstärkningen av förstärkaren 11 till ett förhållandevis stort värde vid denna tidsperiod, medan förstärkningen för förstärkaren 21 sätts till ett förhållandevis lågt värde. Om det á andra sidan är önskvärt att fokusera mer på faslásning så är det antingen möjligt att öka 517 602 16 förstärkningen för förstärkaren 21, eller att minska förstärk- ningen för förstärkaren 11, eller en kombination därav. Det har visat sig vara fördelaktigt att fokusera mest på frekvenslåsning alldeles frekvensavvikelsen i början av inlàsningen. På detta sätt avlägsnas nästan omedelbart. Därefter ändrar man inriktning till faslåsning och fasskillnaden reduceras till ett minimunn Av denna anledningxninskas förstärkningen för förstärka- ren ll till noll på en ganska kort tidsperiod, bara ett fåtal sampeli.mikroprocessorimplementeringen_Ih1stark:frekvenslåsning står i allmänhet i motsats till förmågan att erhålla faslåsning eftersom PLL-systemet måste kunna ändra sin frekvens för att nå en faslåsning. Detta är skälet till att växla fokus för PLL- styrningen från frekvenslåsning till faslåsning på det sätt som beskrivits. Det är viktigt att förstå att denna förstärkningsin- ställning är möjlig att kombinera med den gradvisa minskningen av förstärkningen för förstärkaren ll som beskrivits ovan.

Fig. 9 är ett schematiskt blockdiagram som liknar det enligt fig. 8 och som visar en digital filterkrets enligt uppfinningen, vilken i huvudsak innefattar en differentiator 5D och ett digitalt lågpassfilter 6D. Förutom de komponenter som beskrivits i anslutning till fig. 8 så innefattar det digitala lågpass- filtret 6D vidare en begränsare 28 för begränsning av det digitala lågpassfiltrets 6D utsignal såväl som den interna återkopplingssignalen i det digitala lågpassfiltret 6D. Om det digitala lågpassfiltret 6D är programvarubaserat och exekverar i en. mikroprocessor så är det tekniskt möjligt att ha en utvariabel för' det digitala lågpassfiltret soul motsvarar en spänning långt bortom digital-analogomvandlarens 3 (inte visad i denna figur) arbetsområde. Om detta är fallet så kommer DAC:n 3 att bli mättad i endera riktningen. Om t.ex. utsignalen från det digitala lågpassfiltret motsvarar en spänning på 2,6 V och arbetsområdet för DAC:n 3 sträcker sig från -2 V till +2 V så kan DAC:n 3 endast använda 2 av de 2,6 V. Följaktligen, i stället för att låta det förhållandevis långsamma dynamiska uppträdandet för det digitala lågpassfiltret slutligen reducera signalvärdet för utsignalen. såväl sonn signalvärdet för den interna återkopp- a : o o va 517 602 n | v ~ . n n o | au 17 lingssignalen så begränsas dessa signaler av begränsaren 28 så att de båda ligger inom det på förhand bestämda området; arbetsområdet för DACzn 3 eller en del av detta. Denna be- gränsande verkan åstadkoms i allmänhet ögonblickligen. Det är viktigt att begränsaren.28 anordnas i det digitala làgpassfiltret 6D så att den interna återkopplingssignalen också begränsas av begränsaren 28. I annat fall kommer ett signalvärde som är för stort att fortsätta att leva i det digitala làgpassfiltret 6D på grund av den interna återkopplingssignalen. Det ovan beskrivna sättet att begränsa utsignalen såväl soul den interna åter- kopplingssignalen av ett digitalt filter kan tillämpas på vilket lämpligt digitalt filter som helst vilket är känt inom området, med eller utan en differentiator förbunden med filtret.

Fig. 10 är ett schematiskt blockdiagram som liknar det enligt fig. 4 och som visar en faslåst loop i enlighet med uppfinningen.

Den faslåsta loopen består i huvudsak av en digital fasdetektor 2D, en digital filterkrets 44, en digital-analog-omvandlare 3 och en utsignalkälla, företrädesvis en VCO 9. Det finns också ett allmänt organ 1 för tillhandahållande av en referenssignal. Detta allmänna organ 1 är som ett exempel en telekommunikationsväljare som genererar en klockssignal vilken.verkar som.en referenssignal för PLL:en. Den digitala filterkretsen 44 är någon av de digitala filterkretsarna 4D och 4D'. Vidare innefattar PLL:en en filter- styrning (filterkretsstyrning) 13 för styrning av den digitala filterkretsen 44. I alla andra avseenden är PLL:en enligt fig. 10 identisk med den enligt fig. 4. Företrädesvis är både den digitala filterkretsen 44 och filterstyrningen 13 programvaru- baserade och exekverar i en mikroprocessor pP. Alternativt realiseras de genom en kombinerad maskinvaru- och programvaru- implementation. Filterstyrningen.13 styr den sens 44 karaktäristik. Det har visat sig att genom att ha ett förhållandevis stort värde på DC-förstärkningen för det digitala làgpassfiltret 6D i början av inlåsningen så kan inlåsningstiden reduceras ytterligare. I en utföringsform av uppfinningen så är DC-förstärkningen i början av inlåsningen upp till 25 gånger större än den slutliga DC-förstärkningen vid någon på förhand 517 602 18 bestämd tid senare. I enlighet med en utföringsform av upp- finningen så minskas DC-förstärkningen för lågpassfiltret 6D i den digitala filterkretsen 44 gradvis från ett förhållandevis stort värde i början av inlàsningsprocessen för PLL:en till det slutliga värde som det digitala lågpassfiltret 6D skall ha i stationärt tillstånd, under en selekterbar tidsperiod. Med fördel realiseras den gradvisa. minskningen av' DC-förstärkningen av filterstyrningen 13. Notera att processen gradvis minskning av DC-förstärkningen kan tillämpas på vilken ordinär digital filterkrets som helst vilken innefattar ett filter, t.ex. ett lågpassfilter, med eller utan en differentiator förbunden till filtret, och inlàsningstiden för PLL:en kommer fortfarande att reduceras i jämförelse med tidigare kända lösningar. Emellertid utnyttjar en fördragen utföringsform av uppfinningen differentiatorn 5D för att snabba upp det digitala lågpassfiltret 6D i kombination. med en gradvis minskning av det digitala lågpassfiltrets 6D DC-förstärkning från ett ganska stort värde till ett på förhand bestämt mindre värde. På detta sätt kan en mycket snabb inlásning erhållas.

Viss förbättring i karaktäristiken för en PLL har erhållits i tidigare känd teknik, se t.ex. det amerikanska patentet 5.315.623 genom tillhandahållande av ett loop-filter med selekterbar tidskonstant, genom användande av switchat motstånd i filtret.

Mer bestämt, enligt teknikens ståndpunkt, reduceras tidskonstan- ten (dvs. loop-filtrets bandbredd ökas) under inlásning och tidskonstanten ökas (dvs. loop-filtrets bandbredd reduceras) vid stationärt tillstànd.

I enlighet med en utföringsforn1av uppfinningen används differen- tiatorn 5D för att snabba. upp inlåsningen av det digitala lågpassfiltret 6D i knmbination med en gradvis minskning av gränsfrekvensen för det digitala lågpassfiltret 6D i den digitala filterkretsen 44 från ett förhållandevis stort värde i början av inlåsningen till ett på förhand bestämt mindre värde under en selekterbar tidsperiod. Den gradvisa minskningen. av gräns- frekvensen för det digitala lågpassfiltret 6D åstadkoms genom 517 602 g: 19 filterstyrningen 13. Företrädesvis har gränsfrekvensen för det digitala làgpassfiltret 6D ett mycket litet värde i stationärt tillstånd för att minimera fasjitter. Dessutom bör gränsfrekven- sen i en digital modell vara ganska liten i stationärt tillstånd av stabilitetsskäl. Inlåsningstiden för en PLL son1utnyttjar både differentiator/lågpassfilterarrangemanget enligt uppfinningen och den gradvisa minskningen av gränsfrekvensen för làgpassfiltret är i allmänhet bara ca. 50% (när den ursprungliga frekvensavvi- kelsen är mycket stor så reduceras inlàsningstiden (med upp till 25 gånger) av inlàsningstiden för en PLL soul utnyttjar' den gradvisa minskningen av gränsfrekvensen men inte differentiatorn.

Det är viktigt att förstå att minskningen av gränsfrekvensen företrädesvis utförs gradvis under en tidsperiod för att undvika konfigureringstransienter. Den del av filterstyrningen 13 som styr den gradvisa minskningen av DC-förstärkningen hänvisas till som 13a (fig. 10) och den del av filterstyrningen 13 som styr den gradvisa minskningen av gränsfrekvensen hänvisas till som 13b (fig. 10). (1) och (2) digitala làgpassfiltret resp. gränsfrekvensen för det digitala Betrakta uttrycken för DC-förstärkningen för det làgpassfiltret. Genom lämplig ändring av förstärkningarna a och b, är det möjligt att ändra DC-förstärkningen och gränsfrekvensen såsom önskas, dvs. att gradvis minska DC-förstärkningen och gränsfrekvensen från en resp. förhållandevis hög nivå i början av inlàsningen till en resp. lägre nivå under selekterbara tidsperioder. Fig. 11a-c är schematiska diagram som illustrerar i en utföringsform av uppfinningen, (Kw) det digitala làgpassfiltret som en funktion av tiden (t). Fig. hur filterkretsparametrar, ändras med tiden. I fig. lla visas DC-förstärkningen för llb visar gränsfrekvensen (wc) för det digitala làgpassfiltret som en funktion av tiden (t) och fig. llc visar förstärkningen (Aüü) för den differentierade signalen som en funktion av tiden (t). att de filterkretsparametrarnagradvisndnskasfrånförhållandevisstora Från dessa diagram kan man se resp. värden till mindre värden under resp. tidsperioder. Observera att de resp. begynnelsevärdena och de resp. slutvärdena för 517 602 20 filterkretsparametrarna såväl som de resp. tidsperioderna är selekterbara och satta till lämpliga värden såsom önskas beroende pà den särskilda tillämpningen. Det har visat sig vara effektivt att gradvis minska förstärkningen för den differentierade signalen till noll under en förhållandevis kort tidsperiod. I allmänhet når förstärkningen ett nollvärde vid en tidpunkt tl långt innan PLL;en når stationärt tillstånd. Alldeles i början av inlàsningen sä är inriktningen på styrningen företrädesvis fokuserad pà frekvenslàsning och någon tid innan tidpunkten tu beroende på de faktiska förstärkningar som används, och därefter, så kommer inriktningen att vara fokuserad på faslásning.

Frekvensavvikelsen mellan referenssignalen och loopens utsignal avlägsnas i huvudsak nästan omedelbart genom den differentierade signalens verkan på det digitala lågpassfiltrets 6D utsignal, fastän de resp. värdena för DC-förstärkningen och gränsfrekvensen inte har minskats till sina slutvärden. DC-förstärkningen och gränsfrekvensen styrs av filterstyrningen 13 och i den särskilda tillämpning son: visas i fig. lla-b xninskas dessa till sina slutvärden vid en tidpunkt tz. Som kan ses med användande av den streckade linjen i fig. lla-c som en vägledning så inträffar tidpunkten tzi allmänhet senare än tidpunkten tr Experiment har visat att fasskillnaden mellan de två signalerna när en nivå som är mycket nära ett minimum långt innan DC-förstärkningen och gränsfrekvensen har nått sina resp. slutvärden, men i allmänhet efter tidpunkten t,.De resp. slutvärdena för gränsfrekvensen.och DC-förstärkningen väljs så att stabilitet och lågt utfasjitter vid stationárt tillstånd tillhandahålls, återstående statiska fasfel reduceras till en önskad.nivä. Notera men också sä att att om gränsfrekvensen för det digitala lågpassfiltret är mycket nära noll så kommer lågpassfiltret att verka som en "ideal" integrator. I en utföringsform av uppfinningen minskas både DC- det med differentiator/làgpass- förstärkningen och gränsfrekvensen för digitala lågpassfiltret, i kombination filterarrangemanget.

Fig. 12 är ett schematiskt blockdiagram som liknar det enligt fig. 10 och som visar en faslåst loop i enlighet med uppfin- o s: . n: n nu I a o u c c s u I n I a o. nu | n u n v I n .nu nu n 1 u o I a 21 ningen. Den faslåsta loopen som illustreras i fig. 12 är identisk med den enligt fig. 10 förutom vad avser en återkoppling från den digitala filterkretsens 44 utgång till filterstyrningen 13. Om utsignalen från den digitala filterkretsen 44 motsvarar en spänning som ligger bortom arbetsområdet eller styrområdet för DAC:n 3 och/eller VCO:n 9 så kommer DAC:n 3 och/eller VCO:n 9 att vara mättade i endera riktningen. Detta kan representera två olika fall: synkroniseras med referenssignalen; för det andra, ett fall i För det första, ett fall i vilket PLL:en inte kan vilket frekvensen för PLL:ens utsignal ligger långt bort från mål- eller referensfrekvensen, men i vilket det fortfarande är möjligt att styra PLL;en i riktning mot referensfrekvensen. I det senare fallet är det viktigt att inte minska parametrarna för den digitala filterkretsen. 44 så länge soul mättning fortfarande föreligger. I annat fall kommer parametrarna att minskas till låga värden innan. den "riktiga" inlåsningen av PLL:en har påbörjats och effekten av att ha stora värden på dessa filterpa- rametrar i början av den faktiska inlåsningen för att snabba upp inlåsningen kommer att gå förlorad. Om VCO:n är inställd till sina gränser så förhindras PLL-systemet att driva fasen och frekvensen så mycket som det skulle göra i det linjära området.

De áterinträder i det icke-mättade området. Följaktligen anordnas stora filterparametervärdena behövs när PLL-systemet en återkoppling för levererande av utsignalen från den digitala filterkretsen 44 till filterstyrningen 13. Filterstyrningen 13 tar emot utsignalen från den digitala. filterkretsen 44 och kontrollerar huruvida spänningen som motsvarar utsignalen från den digitala filterkretsen 44 ligger inom en på förhand bestämd del av styrspänningsområdet för DAC:n 3 och/eller VCO:n 9. Om utsignalen av filterkretsen 44 ligger utanför det på förhand bestämda området, så kommer den gradvisa minskningen av åt- minstone en av den digitala filterkretsens 44 parametrar att avbrytas tillfälligt och det eller de resp. parametervärdena hålls konstanta. Med andra ord avbryts åtminstone en av pro- cesserna av gradvis minskning när DAC:n 3 och/eller VCO:n 9 är mättade. Så fort som filterkretsens utsignal ligger inom det på förhand. bestämda området så återupptas eller fortsätter den 517 602 22 gradvisa minskningen av det eller de resp. filterparametrarna.

Med filterkretsparameter menas någon av följande parametrar: DC- förstärkningen för lågpassfiltret 6D, gränsfrekvensen för lágpassfiltret 6D och differentiatorförstärkningen (i denna utföringsform är förstärkningsstyrningen 12 integrerad i filterstyrningen 13). Fig. 13 är ett schematiskt tidsdiagram som illustrerar en filterkretsparameter såsom Ku” un eller Aüü, som en funktion av tiden när den gradvisa minskningen av parametern tillfälligt avbryts. till noll. I en utföringsform är den digitala filterkretsen 44 och Notera att i allmänhet minskas Aüü filterstyrningen 13 programvaruimplementerade och hela för- farandet exekverar i en ndkroprocessor. Företrädesvis är den digitala filterkretsen 44 någon av filterkretsarna 4D och 4D'.

Den del av filterstyrningen 13 som styr avbrytandet och fortsät- tandet av den gradvisa minskningen av filterparametrar hänvisas till som 13c. I en alternativ utföringsform kan ett liknande styrförfarande utföras genom kontroll av utsignalen, efter lämplig signalomvandling, fránIDAC;n.3. Naturligtvis kan.det ovan beskrivna avbrytandet och fortsättandet av den gradvisa minsk- ningen av filterparametrar tillämpas på vilken. känd lämplig digital filterkrets som helst, med eller utan en differentiator förbunden till filtret. gradvisa minskningen av gränsfrekvensen. av ett filter i en I en särskild utföringsform styrs den faslåst loop som inte uppvisar ett differentiatorarrangemang pâ det sätt som beskrivs ovan. Experiment har visat att en effektiv inlásning erhålls också i denna utföringsform.

Mestadels beroende på det förväntade uppträdandet av referenssig- nalen så erhålls den bästa prestanda för PLL;en enligt upp- finningen genom användande av någon av de filterkretsar som beskrivits ovan tillsammans med olika kombinationer av följande organ, vilka alla har beskrivits i detalj ovan: - organ för gradvis minskning av signalbidraget från differen- tiatorn; - organ för gradvis minskning av DC-förstärkningen av filtret från ett förhållandevis stort värde i början av inlåsningen till ett mindre värde; 517 602 q f :nu o; 23 - organ för gradvis minskning av gränsfrekvensen av filtret från ett förhållandevis stort värde i början av inlåsningen till ett mindre värde; - organ för styrning av den gradvisa minskningen av åtminstone en av följande: - signalbidraget från differentiatorn, - filtrets DC~förstärkning, och - filtrets gränsfrekvens; samt - organ för begränsning av utsignalen såväl som en intern áterkopplingssignal av filtret.

Den för närvarande mest föredragna utföringsformen (best mode) av uppfinningen kommer nu att beskrivas med hänvisning till fig. 14.

Fig. 14 är ett schematiskt blockdiagram över en faslàst loop i enlighet med den för närvarande mest föredragna utföringsformen av föreliggande uppfinning när den tillämpas på klockregenerering i en telekommunikationsväljare. I huvudsak finns ett generellt organ 1 för generering av en referenssignal, en digital fas- detektor 2D, en digital filterkrets 4D', en VCO 9, kopplingskrets från utgången av VCO:n 9 till en ingång av den en digital-analog- omvandlare DAC 3, en filterstyrning 13, en åter- digitala fasdetektorn 2D samt en ytterligare återkoppling från utgången av den digitala filterkretsen 4D' till filterstyrningen 13. I många tillämpningar är referenssignalen och loopens utsignal, klocksignaler med kvadratformad väg. Den digitala fasdetektorn 2D tar emot referenssignalen och loopens utsignal, återkopplingssignalen från VCO:n 9, dvs. för att producera en digital felsignal som är representativ för en kvantiserad fasskillnad mellan de två signalerna. I allmänhet antas det att initialt så föreligger en frekvensavvikelse samt en fasskillnad mellan de två signalerna. Den digitala filterkretsen 4D' tar emot den digitala felsignalen för att producera en digital styrsignal som i sin tur omvandlas av DAC;n 3 till en analog styrssignal.

Den analoga styrsignalen från DAC:n 3 sänds till VCO;n 9 för styrning av frekvensen av utsignalen från denna. Den digitala 517 602 oc: oo 24 filterkretsen 4D' innefattar differentiatorn 5D, förstärkaren 11, det digitala làgpassfiltret 6D, det proportionellt förstärkande blocket 7D och summeringsblocket 8D. Differentiatorn SD tar emot den digitala felsignalen från den digitala fasdetektorn 2D för att producera en differentierad signal som i sin tur förstärks av förstärkaren 11. Den förstärkta differentierade signalen sänds till det digitala làgpassfiltret 6D som också tar emot den digitala felsignalen. Den interna strukturen av det digitala làgpassfiltret förstås bäst genom läsning av beskrivningen med hänvisning till fig. 9. Notera emellertid att det finns anordnat en begränsare som begränsar utsignalen och den interna återkopp- lingssignalen av det digitala làgpassfiltret 6D. Den digitala felsignalen sänds också till det proportionellt förstärkande blocket 7D som producerar en proportionellt förstärkt signal.

Utsignalen av det digitala làgpassfiltret 6D adderas tillsammans med den proportionellt förstärkta signalen i summeringsblocket 8D för att tillhandahålla den digitala styrsignalen. Förstärk- ningen av det förstárkande blocket 7D är förhållandevis låg i jämförelse med DC-förstärkningen av det digitala làgpassfiltret 6D. filterkretsen 4D'.

Filterstyrningen 13 styr karaktäristiken av den digitala Företrädesvis är förstärkningsstyrningen 12 integrerad i filterstyrningen 13. Således används filterstyr- ningen 13 för att gradvis minska förstärkningen för förstärkaren 11 från ett på förhand bestämt värde till noll under en första tidsperiod, ett fåtal sampel, för att uppnå en effektiv inlåsning och för att hantera kvantiseringsförvrångning_ Vidare minskas också DC-förstärkningen och gränsfrekvensen för det digitala làgpassfiltret 6D gradvis under en andra resp. en tredje tidsperiod. DC-förstärkningen i början av inlåsningsprocessen är företrädesvis 10-30 gånger större än slutvärdet, i denna särskilda utföringsform av uppfinningen. Gränsfrekvensen i början av inlàsningen är företrädesvis 10-100 gånger större än slutvär- det. Värdet på gränsfrekvensen vid stationärt tillstånd bör vara ganska litet av stabilitetsskäl. Företrädesvis är den första tidsperioden mycket kortare än den andra och tredje tidsperioden.

DAC:n 3 tar emot den digitala styrsignalen och producerar en analog styrsignal som sänds till VCO:n 9. Den digitala styrsigna- n | a o o en n anno u u n- uou p »nun n oo nu. n 517 602 25 13 som avbryter den gradvisa minskningen av åtminstone en av len från filterkretsen 4D' sänds också till filterstyrningen filterkretsparametrarna som nämnts ovan när den digitala styrsignalen ligger utanför ett på förhand bestämt område och fortsätter eller áterupptar den gradvisa minskningen när den digitala styrsignalen ligger inom det på förhand bestämda området. I den bästa utföringsformen av uppfinningen styrs den gradvisa minskningen av alla tre filterparametrar av filterstyr- ningen 13. Den digitala filterkretsen 4D' och filterstyrningen 13 som införlivar förstärkningsstyrningen 12 år guogramvaru- baserade och exekverar i en mikroprocessor.

Avbrytandet och fortsättandet av den gradvisa minskningen av filterparametrarna,cxﬂ1begrånsareni.det«digitala làgpassfiltret har visat sig vara särskilt effektiva när det föreligger stora frekvensavvikelser mellan referenssignalen och loopens utsignal, fastän differentiatorn ger huvudbidraget till en snabb inlåsning.

I allmänhet är differentiator/lågpassfilterarrangemanget mycket effektivt när stora frekvensavvikelser föreligger. Dessutom kommer den gradvisa minskningen av DC-förstärkningen från ett ganska högt värde vid början av inlåsningen till ett lämpligt och lägre värde någon tid senare och vid stationärt tillstånd att reducera inlásningstiden ytterligare. Emellertid bör DC- förstärkningen för làgpassfiltret inte vara för hög eftersom trots att frekvenslásningen är snabb så kan faslàsningen bli oscillativ. DC-förstårkningen såväl som andra inställningar för PLL;en måste avpassas efter den förväntade storleken av frekvens- avvikelserna och/eller fashoppen.

De utföringsformer soul beskrivits ovan har' bara givits som exempel och man bör förstå att föreliggande uppfinning inte begränsas till dessa. Det är naturligtvis möjligt att utföra uppfinningen i andra specifika former än de som beskrivits utan att avvika från uppfinningens andemening. T.ex. kan det filter som skall accelereras av differentiatorn vara vilket filter som helst av ett antal lämpliga filter som år kända inom området (observera att en ideal integrator betraktas som ett specialfall o u uu: nu 1 u | o n 0 no 0 u 0 v 0 u n s n c nu no un: u. 517 602 26 av ett làgpassfilter, eftersonagränsfrekvensen för det senare kan vara infinitesimalt nära noll). Ytterligare modifikationer och förbättringar som bibehåller de grundläggande underliggande principerna som beskrivits och för vilka skydd yrkats i patent- inom omfattningen och andemeningen av kraven häri ligger uppfinningen. c - I u ø n oo

Claims

517 602 å ïñiïﬁfﬁﬁ' .n PATENTKRAV (PLL) utsignal från den faslåsta loopen med en insignal som verkar som

1. En faslåst loopanordning för synkronisering av en referens, innefattande: (2D) insignalen och utsignalen för tillhandahållande av en felsignal fasdetektororgan som är mottagligt för referens- som är representativ' för skillnaden i fas mellan referens- insignalen och utsignalen; första återkopplingsorgan kopplat fràn utsignalkällans (9) utgång till en ingång av fasdetektororganet (2D) för anbringande av utsignalen till fasdetektororganet (2D); differentieringsorgan (5D) son1är mottagligt för felsignalen tillhandahållande av representativ för en tidsdiskret approximation av tidsderivatan för en differentierad signal som är av felsignalen; digitalt filterorgan (6D) som är mottagligt för felsignalen och den differentierade signalen för tillhandahållande av en digital styrsignal; en digital-analogomvandlare (3) som är mottaglig för den digitala styrsignalen för omvandling av den digitala styrsignalen till en styrsignal; och en utsignalkälla (9) för tillhandahållande av utsignalen i gensvar på styrsignalen, varvid utsignalen har en frekvens som beror på styrsignalen; k ä n n e t e c k n a d av att den vidare innefattar första organ för gradvis minskning av signalbidraget från differentieringsorganet från en första förhållandevis hög nivå till en andra lägre nivå under en första tidsperiod.

2. Faslåst loopanordning enligt krav 1, k ä n n e t e c k n a d av att den första nivån börjar tillämpas i början av inlåsningsprocessen för den faslåsta loopanordningen, och att den första tidsperioden är förhållandevis kort så att den andra lägre nivån, som företrädesvis är en nollnivå, nås innan den faslåsta oc: a e Q c | 4. u 517 602 28 loopanordningen når stationärt tillstånd.

3. Faslást loopanordning enligt krav 1 eller 2, k ä n n e t e c k n a d av att det första organet för gradvis minskning av signalbidraget från differentieringsororganet innefattar: första förstárkningsorgan (ll) för förstärkning av' den differentierade signalen, varvid det digitala filterorganet (6D) både för differentierade signalen; och är mottagligt felsignalen och den förstärkta andra organ (12) för gradvis minskning av förstärkningen för det första förstärkningsorganet (ll) från ett tredje värde till ett fjärde värde.

4. Faslåst loopanordning enligt något av de föregående kraven vidare innefattande: andra förstärkningsorgan (7D) som är mottagligt för felsignalen för tillhandahållande av en andra förstärkt signal, och första summeringsorgan (8D) som är mottagligt för den andra förstärkta signalen och utsignalen från det digitala filter- organet (6D) för att tillhandahålla den digitala styrsignalen.

5. Faslåst loopanordning enligt något av de föregående kraven, k ä n n e t e c k n a d av att den vidare innefattar tredje organ (l3a) för gradvis minskning av DC~förstärkningen för det digitala filterorganet (6D) från ett femte värde till ett sjätte värde under en andra tidsperiod.

6. Faslàst loopanordning enligt något av de föregående kraven, i vilken den faslåsta loopanordningen vidare innefattar fjärde organ (13b) för gradvis minskning av det digitala filterorganets (6D) gränsfrekvens från ett sjunde värde till ett åttonde värde under en tredje tidsperiod.

7. Faslåst loopanordning enligt krav 5, k ä n n e t e c k n a d zur att det femte värdet är väsentligen o man. 517 602 29 större än det sjätte värdet.

8. Faslàst loopanordning enligt krav 6, k å n n e t e c k n a d av att det sjunde värdet är väsentligen större än det åttonde värdet.

9. Faslàst loopanordning enligt krav 1 och 5, k ä n n e t e c k n a d av att den första tidsperioden och år kortare än den andra tidsperioden.

10. Faslàst loopanordning enligt krav 1 och 6, k ä n n e t e c k n a d av att den första tidsperioden och är kortare än den tredje tidsperioden.

11. Faslàst loopanordning enligt något av kraven 1, 2, 3, 5 och 6, k ä n n e t e c k n a d av att den 'vidare innefattar styrorgan (13c) första, det andra (12), det tredje (13a) samt det fjärde (13b) organet för gradvis minskning så att den gradvisa minskningen för styrning' av åtminstone ett av' det tillfälligtvis avbryts när den digitala styrsignalen ligger utanför ett första på förhand bestämt intervall, och så att den gradvisa minskningen återupptas när den digitala styrsignalen ligger innanför det första på förhand bestämda intervallet, och andra återkopplingsorgan för tillhandahållande av den digitala styrsignalen till styrorganet (13c).

12. Faslàst loopanordning enligt krav 3, i vilken det digitala filterorganet (6D) innefattar: tredje förstärkande organ (21) som är mottagligt för felsignalen för tillhandahållande av en tredje förstärkt signal; andra summeringsorgan som är umttagligt för den tredje förstärkt återkopplingssignal av det digitala filterorganet (6D) för att förstärkta signalen och en fördröjd intern tillhandahålla utsignalen av det digitala filterorganet (6D), vilken också verkar som en intern återkopplingssignal; fördröjningsorgan (23) för fördröjning av den interna àterkopplingssignalen; 30 tredje áterkopplingsorgan för tillhandahållande av den interna áterkopplingssignalen till fördröjningsorganet (23); och fjärde förstärkande organ (24) som är mottagligt för den fördröjda interna áterkopplingssignalen.för tillhandahållande av den förstärkta fördröjda interna áterkopplingssignalen till det andra summeringsorganet, k ä n n e t e c k n a d av att det andra summeringsorganet (27) också är' mottagligt för den förstärkta differentierade signalen för addering av den förstärkta.differentierade signalen, den. tredje förstärkta signalen. och den förstärkta fördröjda interna áterkopplingssignalen för att tillhandahålla utsignalen av det digitala filterorganet (6D).

13. Faslást loopanordning enligt krav 12, k ä n n e t e c k n aed av att det digitala filterorganet (6D) vidare innefattar organ (28) för begränsning av det digitala filterorganets (6D) utsignal såväl som det digitala filterorganets (6D) interna återkopplingssignal sà att de båda ligger inom ett andra på förhand bestämt intervall.

14. Förfarande för synkronisering av en utsignal från en faslàst (PLL) innefattande stegen: loopanordning med en insignal som verkar som referens, detektering av fasskillnaden. mellan utsignalen och referenssignalen för att tillhandahålla. en felsignal soul är representativ för fasskillnaden; differentiering av felsignalen för att tillhandahålla en differentierad signal; filtrering av felsignalen i digitalt filterorgan (6D) för att tillhandahålla en digital styrsignal; sändning av den differentierade signalen till det digitala filterorganet (6D) för att bidra till den digitala styrsignalen; omvandling av' den. digitala styrsignalen. till en analog styrsignal; och styrning av utsignalen i gensvar pà den analoga styrsignalen, 517 602 k ä n n e t e c k n a t av att det vidare innefattar steget gradvis minskning av bidraget av den differentierade signalen till den digitala styrsignalen från en första förhållandevis hög nivá till en andra lägre nivá under en första tidsperiod.

15. Förfarande enligt krav 14, k ä n n e t e c k n a t av att det vidare innefattar åtminstone ett av följande steg: gradvis minskning av DC-förstärkningen för det digitala filterorganet (6D) från en tredje nivà till en fjärde nivå under en andra tidsperiod; gradvis minskning av gränsfrekvensen för det digitala filterorganet (6D) fràn en femte nivá till en sjätte nivå under en tredje tidsperiod; och begränsning av utsignalen från det digitala filterorganet (6D) så väl som en intern áterkopplingssignal för det digitala filterorganet (6D) så att de båda ligger inom ett pà förhand bestämt intervall.

16. Förfarande enligt krav 15, k ä n n e t e c k n a t av att det vidare innefattar stegen: ástadkomande av avbrott i åtminstone ett av stegen gradvis minskning när den digitala styrsignalen ligger utanför ett andra pà förhand bestämt intervall; och återupptagande av det eller de respektive av steget eller stegen av gradvis minskning när den digitala styrsignalen ligger inom det andra pà förhand bestämda intervallet.