SE511919C2 - En allmän väljare och ett kopplingsförfarande - Google Patents

Description

20 25 30 511 919 2 Varje kanal skulle då uppta endast en fjärdedel eller en åttondel av bitpositionerna i dess reserverade tidlucka. Genom att kretskoppla denna trafik på bitnivå istället för på ordnivä är det emellertid möjligt att utnyttja den bandbreddskapacitet som erbjuds av det normala publika överföringsnätet fullt ut genom att packa in flera delhastighetskanaler i en ny och fullpackad tidlucka, som därefter sänds över det publika överföringsnätet.

Enligt teknikens ståndpunkt tillhandahålls kretskoppling på bítnivå normalt genom att ansluta en extern bitorienterad väljare, även hänvisad till som en delhastighetsväljare, i serie med den vanliga ordorienterade väljaren, med en anslutning från den bitorienterade väljaren tillbaka till den ordorienterade väljaren. Fíg. 2 är ett schematiskt diagram som illustrerar ett sådant känt arrangemang av en ordorienterad väljare WSW och en bitorienterad väljare BSW. Den ordorienterade väljaren WSW och den bitorienterade väljaren BSW har ingångsanslutningar för mottagning av data och utgångsanslutningar för utmatning av data. Den ordorienterade väljaren WSW kännetecknas av att endast hela ord kan bearbetas.

Antag nu att den ordorienterade väljaren WSW tar emot delhastighetstrafik på en första ingångsansluming INl. Delhastighetstrafiken uppträder i tidluckor, i vilka endast en del av bitpositionerna är upptagna. Delhastighetstrafiken kopplas på ordnivå genom den ordorienterade väljaren WSW, och matas ut på en första utgångsanslutning UTl. Den ordorienterade väljarens WSW första utgångsanslutningen UT1 är ansluten till en ingängsanslutning IN på den bitorienterade väljaren BSW. bitnivåkoppling för att bilda nya ord, i vilka ett antal delhastighetstrafik- I den bitorienterade väljaren BSW utförs kanaler packas. Det normala förfarandet är att bilda ord som är fullpackade.

Dessa nya ord matas ut från den bitorienterade väljaren BSW via en utgångsanslutning UT. Den bitorienterade väljarens BSW utgångs- anslutningen UT är ansluten till en andra ingångsanslutníng IN2 på den ordorienterade väljaren WSW, och de mottagna orden kopplas genom den ordorienterade väljaren WSW på ordnívä och matas ut från en andra 10 15 20 25 'w 511919 3 utgångsanslutning UT2 till det publika överföringsnåtet över anslutnings- kretsar eller motsvarande. Även om den ovanstående tidigare kända tekniken gör det möjligt att förbättra bandbreddsutnyttjandet av det publika överföringsnätet så har den fortfarande ett antal nackdelar. Först och främst måste två olika väljare drivas för att sätta upp delhastighetsförbíndelser. För det andra, måste delhastighetstrafiken kopplas genom den vanliga ordorienterade väljaren, genom den bitorienterade väljaren och sedan tillbaka till den ordorienterade väljaren, och åter kopplas genom den ordorienterade väljaren. Detta leder naturligtvis till väsentliga fördröjníngar av trafiken. Dessutom kan de ingångs~ och utgångsanslutningar på den vanliga väljaren som är anslutna till den bítorienterade väljaren inte användas för normalhastíghetstrafik.

Det amerikanska patentet nr. 5,453,985 framställer en allmän digital väljare för ett PCM-transmissionssystem för koppling av PCM-ord på både ord- och bitnivä. Den allrnänna väljaren innefattar en ordorienterad och en bitorienterad väljare, varvid den bitorienterade väljaren är ansluten i serie med den ordorienterade vâljaren med en anslutning från den bitorienterade väljaren tillbaka till den ordorienterade väljaren.

Det amerikanska patentet nr. 4,7l8,058 framställer ett komplicerat flerstegskopplingsnät med ett flertal kopplingssteg anslutna i serie med varandra. I flerstegskopplingsnâtet är ingångs- och utgångsstegen anordnade för att koppla på bitnivä.

KORT REnoGöRELsE FÖR UPPFHININGEN Den föreliggande uppfmningen övervinner dessa och andra nackdelar med anordningar-na enligt teknikens ståndpunkt.

Det är ett allmänt syfte med den föreliggande uppfinningen att tillhandahålla en allmän väljare som stödjer såväl ordorienterad koppling som bítorienterad 10 15 20 25 30 511 919 4 koppling. Vidare är det fördelaktigt om uppställningen av delhastighets- förbindelser genom den allmänna väljaren är enkel, och att trañkfördröjningen för delhastighetstrafik reduceras till ett minimum.

Ett annat syfte med uppfinningen är att tillhandahålla en allmän väljare, vilken stödjer koppling med normal hastighet och delhastighet, och vilken är skalningsbar med avseende på kopplingskapacitet. I synnerhet är det önskvärt att tillhandahålla en sådan allmän väljare i modulform eftersom modularrangemang har fördelar med avseende på kostnad och flexibilitet.

Dessutom bör relativt höga kopplingskapaciteter för delhastighet, såsom 32 K eller mer, vara enkla att realisera med en sådan modulväljare.

Ytterligare ett annat syfte med uppfinningen är att tillhandahålla ett kopplingsförfarande i en allmän väljare, vilket stödjer koppling med normal hastighet och delhastighet, och enligt vilket uppställningen av delhastighets- enkel, delhastighetstrafik förbindelser är och trafikfördröjningen för minimeras Dessa och andra syften uppfylls av uppfinningen såsom den definieras av de medföljande patentkraven.

Enligt en allmän uppfinningsidé tillhandahålls en allmän väljare i vilken en ordorienterad väljare och en bitorienterad väljare är anslutna så att båda väljarna förses med en gemensam ingängssignal. Den gemensarnma ingångssignalen innefattar data som uppträder i tidluckor. Den allmänna väljaren innefattar vidare organ för att upprätta, för var och en av ett antal utgående tidluckor som används för trafik, åtrninstone en av en första förbindelseväg genom den ordorienterade väljaren och en andra förbindelse genom den bitorienterade väljaren, och organ för att välja, för varje utgående tidlucka, data från en upprättad av förbindelsevägarna. 10 15 20 25 lm 511919 5 I en föredragen utföríngsform av uppfinningen, för varje utgående tidlucka, upprättar upprättníngsorganet endast en av den första förbindelsevägen och den andra förbindelsevägen och valorganet väljer data från den upprättade förbindelsevägen.

På detta sätt tillhandahålls en allmän väljare med två moder, i vilken ordorienterad koppling utförs i en ßrsta driftsmod och bitorienterad koppling utförs i en andra driftsmod.

En betydande fördel med lösningen enligt uppfinningen är att trafikfördröjningen för delhastighetstrafik reduceras väsentligt jämfört med anordningar enligt teknikens ståndpunkt.

För att ställa upp en delhastighetsförbindelse genom den allmänna väljaren är det följaktligen tillräckligt att upprätta en förbindelseväg endast genom den bitorienterade väljaren och inte genom den ordorienterade väljaren. På detta sätt förenklas även uppsättningen av delhastighetsförbindelser.

Andra fördelar som erbjuds av den föreliggande uppfinningen kommer att uppfattas under läsning av den nedanstående beskrivningen av uppñnníngens utföringsformer.

KORT FIGURBESKRIVNING De nya särdragen som betraktas som kännetecknande för uppfinningen framställs i de bifogade patentkraven. Såväl uppfinningen själv som andra särdrag och fördelar med denna kommer emellertid att förstås bäst genom hänvisning till den följande detaljerade beskrivningen av de specifika utföringsformerna, när denna låses i anslutning till de medföljande ritningarna, i vilka: 10 15 20 25 30 511 Fig.

Fig.

Fig.

Fig.

Fig.

Fig.

Fig.

Fig.

Fig.

Fig. 1 10 919 6 är ett schematiskt diagram av en mobilenhet i kommunikation med en basstationsstyrenhet, vilken är ansluten till en mobiltelefonväxel över det publika överföringsnätet; är ett schematiskt diagram av en ordorienterad väljare ansluten till en bitorienterad väljare enligt teknikens ståndpunkt; är ett schematiskt diagram som illustrerar ett exempel på den övergripande strukturen av en allmän väljare enligt uppfinningen; är ett schematiskt diagram som visar ett exempel på hur ett antal delhastighetskanaler i olika inkommande tidluckor packas in i ett nytt ord i en utgående tidlucka i en bitorienterad väljare; är ett schematiskt diagram av ett illustrativt exempel på en allmän väljare enligt en första utföringsforiri av uppfinningen; är ett schematiskt diagram av ett illustrativt exempel på en allmän väljare enligt en andra utfóringsfonn av uppfinningen; är ett flödesdiagram för ett kopplingsförfarande enligt uppfinningen; är ett schematiskt diagram av ett illustrativt exempel på väljarstrukturen för en modulär allmän väljare enligt uppfinningen; är ett mer detaljerat schematiskt diagram av ett illustrativt exempel på en modulär väljarstruktur enligt uppfinningen; samt är ett schematiskt diagram som illustrerar ett exempel på hur trafik kopplas på bitnivå genom väljarstrukturen enligt fig. 9. 10 15 20 25 30 511919 7 DETALJERAD BESKRIVNING AV UTFÖRINGSFORMER AV UPPFINNINGEN Genom hela beskrivningen bör termen väljare tolkas som en kommunikationsvälj are.

Fig. 3 är ett schematiskt diagram som illustrerar ett exempel på den övergripande strukturen av en allmän väljare enligt uppfmningen. Den allmänna väljaren innefattar en ordorienterad väljare WSW, en bitorienterad väljare BSW, en styrbar selektor SEL och ett åtföljande styrsystem CS.

Inkommande data DATA IN till den allmänna väljaren uppträder allmänt i tidluckor som är anordnade i ramar på ett konventionellt sätt. Det inkommande datat DATA IN är i allmänhet i formen av normalhastighetstrafik och delhastighetstrafik. För delhastighetstrafik reserveras normalt varje tidlucka för en särskild delhastighetskanal så att endast en del av bitpositíonerna i tidluckan är upptagna.

Den allmänna väljaren är utfonnad så att åtminstone en del av det inkommande datat DATA IN tillhandahålls till både den ordorienterade väljaren WSW och den bitorienterade väljaren BSW i en gemensam ingångssignal. För var och en av ett förutbestämt antal utgående tidluckor deñnieras en första potentiell förbindelseväg CP1 genom den ordorienterade väljaren WSW och en andra potentiell förbindelseväg CP2 genom den bitorienterade väljaren BSW.

För var och en av de förutbestämda utgående tidluckoma upprättar i allmänhet styrsystemet CS åtminstone en av den första förbindelsevägen CPI och den andra förbindelsevägen CP2, och selektom SEL, företrädesvis styrd av styrsystemet CS, väljer data från en upprättad av förbindelsevägarna som utgående data DATA UT.

Naturligtvis är det inte nödvändigt att upprätta en förbindelseväg om tidluckan inte används för trafik. 10 15 20 25 30 511 919 8 Företrädesvis upprättas endast en av förbindelsevägarna CP1 och CP2 för varje utgående tidlucka, och det utgående datat DATA UT väljs då från den upprättade förbindelsevägen. När data i en tidlucka som tillhandahålls till väljarna WSW och BSW är i formen av delhastighetstrafik, upprättar styrsystemet CS den andra förbindelsevägen CP2 genom den bitorienterade väljaren BSW, i vilken deltraíikkanalema kopplas på bitnivå och packas in i nya tidluckor, och selektorn SEL styrs till att välja data från den bitorienterade väljaren BSW. När data i en tidlucka som tillhandahålls till väljarna WSW och BSW är i formen av normalhastighetstrafik, upprättar styrsystemet CS den första förbindelsevägen CP1 genom den ordorienterade väljaren WSW, i vilken kanalerna med normalhastighetstrafik kopplas på ordnivå, och selektorn SEL styrs till att välja data från den ordorienterade väljaren WSW. Det är fördelaktigt att koppla data genom den ordorienterade väljaren WSW när det är möjligt, eftersom maskinvara för ordorienterad koppling normalt avger väsentligen mindre effekt i jämförelse med maskinvara för motsvarande bitorienterad koppling.

På detta sätt tillhandahålls en allmän väljare med två moder. Ordorienterad koppling för normalhastighetstrafik utförs i en första driftsmod, i vilken den första förbindelsevägen CPl upprättas och i vilken selektom SEL väljer data från den ordorienterade väljaren WSW. Bitorienterad koppling för delhastighetstrafik utförs i en andra driftsmod, i vilken den andra förbindelsevägen upprättas, och i vilken selektorn SEL väljer data från den bitorienterade väljaren BSW.

Som en följd därav är det tillräckligt att ställa upp en delhastighetsförbindelse i den allmänna väljaren genom att upprätta en förbindelseväg genom den bitorienterade väljaren BSW, och välja data därifrån.

Det är emellertid naturligtvis möjligt att upprätta såväl den första förbindelsevägen CPl som den andra förbindelsevägen CP2 för varje tidlucka, och välja data från en förutbestämd av de upprättade förbindelsevägarna. 10 15 20 25 30 511919 I viss bemärkelse skulle man kunna säga att den ordorienterade väljaren WSW och den bitorienterade väljaren BSW är parallella med varandra.

Normalt har den ordorienterade väljaren WSW en ingångsanslutning för mottagning av den gemensamma ingångssignalen, vilken innefattar data i form av ord, organ för att selektivt koppla ord i den gemensamma ingångssignalen på ordnivå, samt en utgångsanslutning ansluten till kopplingsorganet för utrnatning av ord. Den gemensamma ingångssignalen förs även till en ingångsanslutning för den bitorienterade väljaren BSW. Den bitorienterade väljaren innefattar företrädesvis organ för att selektivt koppla bitar av orden i den gemensamma ingångssignalen för att bilda nya ord, samt en utgångsanslutning ansluten till det andra kopplingsorganet för utmatning av de nya orden. Selektom SEL år ansluten till den ordorienterade våljarens WSW väljarens BSW utgångsanslutning för att, för varje utgående tidlucka, välja ut ett ord som utgångsanslutning och den bitorienterade kopplats genom den ordorienterade väljaren eller ett nytt ord från den bitorienterade väljaren, och mata ut den utvalda ordet.

Fig. 4 år ett schematiskt diagram som visar ett exempel på hur ett antal delhastighetskanaler i olika inkommande ticlluckor packas in i ett nytt ord i en utgående tidlucka i den bitorienterade väljaren BSW. Fem inkommande tidluckor TSlIN till TS5IN från komponenter i ett kommunikationsnät når den bitorienterade väljaren BSW. I detta speciella exempel, år var och en av de inkommande TSlIN till TS5IN delhastighetskanal. Var och en av delhastighetskanalema i tidluckorna TS2IN, tidluckorna reserverade för en TS2IN, TS4lN upptar endast två av bitpositionerna i den motsvarande tidluckan, och varje delhastighetskanal i tidluckoma TSlIN och TS5IN upptar endast en bit av bitpositionerna. I den bitorienterade väljaren BSW, kombineras delhastighetskanalerxia i de inkommande tidluckorna TSlIN till TS5IN till att bilda ett nytt ord, 00111101 i detta exempel, i den utgående 10 15 20 25 30 511 919 10 tidluckan TSlUT. Den utgående tidluckan TSlUT är fullpackad för att maximalt utnyttja bitpositionema av den utgående tidluckan. Även om packning av delhastighetskanaler har beskrivits ovan, bör man inse att uppfinningen även år tillämpbar på uppackning av delhastighetskanaler.

Principen för att packa upp delhastighetskanaler kan förstås genom att återigen hänvisa till Fig. 1. Betrakta nu trafik från mobiltelefonväxeln MSC mot basstatíonsstyrenheten BSC och därefter från basstatíonsstyrenheten BSC till ett antal mobilenheter MOBIL via basstationer BS. Under antagande innehåller ett antal delhastighetskanaler, och att delhastighetskanalerna år destinerade för olika mobilenheter MOBIL, så att en tidlucka behöver delhastighetskanalerna packas upp i basstatíonsstyrenheten BSC innan de sänds till de motsvarande basstationerna BS och därefter till mobilenheterna MOBIL. Följaktligen behöver det inkommande datat till basstatíonsstyrenheten BSC bearbetas på bítnivå i en bitorienterad väljare för att koppla delhastighetskanalerna i en tidlucka till flera olika tidluckor. I det följande kommer emellertid beskrivningen av den bitorienterade kopplingen att beröra riktningen från delhastighet till normal hastighet.

Man bör också inse att den bitorienterade väljaren BSW allmänt utför en styrd ändring av bitpositíonen och / eller ord, för utvalda bitar i mottagna ord, för att bilda nya ord som matas ut i utgående tidluckor. Det är följaktligen möjligt att ändra bitpositíon för en eller flera utvalda bitar inom samma ord, eller att ändra bitpositíon och ord för en utvald bit i ett ord. Trafikkanaler som upptar åtminstone en bit i ett ord i en tidlucka kan dynamiskt allokeras erforderligt utrymme i nya ord så att det bli möjligt att definiera trafikkanaler som upptar allt från en upp till åtta eller fler bitpositioner i ett ord.

För att bättre förstå uppfinningen kommer nu ett illustratívt exempel på en allmän väljare enligt uppñnningen att beskrivas mer i detalj. 10 15 20 25 '30 11 511919 Fig. 5 är ett schematiskt diagram av ett illustrativt exempel på en allmän väljare enligt en första utföringsform av uppfinningen. Den allmänna väljaren innefattar en ordorienterad väljare WSW, en bitorienterad väljare BSW och en styrbar selektor SEL. Såsom fackmannen inser inkluderar naturligtvis den övergripande allmänna väljaren också tillkommande anordningar såsom ett ett genereringssystem för klock- och styrsystem (ej visat) och synkroniseringssignaler (ej visat).

I detta särskilda exempel, är den ordorienterade väljaren WSW en tidsrumsvâljare. Det bör emellertid inses att detta exempel inte är avsett att begränsa patentets omfattning, eftersom det är möjligt att använda andra typer av väljare.

Den ordorienterade väljaren WSW i fig. 5 innefattar i grunden en matris av talrninnen SS, i vilka data i form av användarinformation lagras. Den ordorienterade väljaren WSW innefattar vidare multiplexorer 8/ 1 MUX och styrmínnen CS som är associerade med talminnena SS. Den ordorienterade väljaren WSW har ett antal ingångsanslutningar IN anslutna till ett antal ingångslinjer, och ett antal utgångsanslutningar UT anslutna till ett antal utgångslinjer. Användarinformationen tillhandahålls i datasignaler till ingångsanslutningarna IN och därefter till talminnena SS. Varje talminne SS i en given rad i talminnesmatrisen är ansluten till samma ingångsanslutníng, så att alla talminnen SS i den raden tar emot samma uppsättning av data.

Vidare förknippas varje kolumn av talminnen SS med ett respektive styrrninne CS, som styr utlåsningen av data från vart och ett av talminnena SS i kolumnen. Utläsniiigen av data från talminnena SS ger den ordorienterade tidsrumsväljaren WSW dess tidskopplingsfunktionalitet.

Varje kolumn av talrninnen SS står även i förbindelse med en respektive styrbar multiplexor 8/ 1 MUX, så att varje talminne SS i kolumnen är ansluten till multiplexorn 8/1 MUX. I fig. 5 visas, för enkelhets skull och för att 10 15 20 25 30 511 919 12 underlätta läsningen av ritningen, en enda linje för att sammanbinda alla talminnen SS i en kolumn med en gemensam multiplexor 8/1 MUX. Man bör emellertid inse att det finns en separat anslutning från varje talminne SS i kolumnen till multiplexom MUX. Multiplexom 8/1 MUX är ansluten till och styrd av det motsvarande styrminnet CS, och multiplexom 8/1 MUX bestämmer från vilket talminne SS i kolumnen som data bör läsas, som svar på styrinforrnation lagrad i styrminnet CS. Utgångsanslutningarna UT verkar som ett gränssnitt mellan multiplexorerna MUX och de externa utgångslinjerna. De styrbara multiplexorema 8/ 1 MUX ger den ordorienterade tidsrumsväljaren WSW dess rumskopplingsfunktionalitet.

Antag som ett exempel att den ordorienterade tidsrumsväljaren WSW har 8 ingångslinjer och 8 utgångslinjer med en 8x8-matris av talminnen SS, och att varje ingångslinje hanterar 8192 tidluckor och att varje talminne SS har 8192 resultatet kommer att vara en traditionell 64K positioner, varvid tidsrumsväljarenhet.

Genomgående i framställningen så avses i praktiken en väljarenhet med 1024 multipelpositioner (MUP) när en lK-väljare nämns. På samma sätt betyder en 64K-väljare en väljarenhet med 65536 multipla positioner.

I exemplet enligt fig. 5 är den bitorienterade väljaren BSW också en tidsrumsväljare. Den bitorienterade väljaren BSW liknar den ordorienterade väljaren WSW vad avser den övergripande rnaskinvaruutfonnningen. Den bitorienterade väljaren BSW innefattar en matris av talminnen SS, och associerade rnultíplexorer 8/1 MUX och styrrninnen CS. Den bitorienterade väljaren BSW är vidare utrustad med en ingängsanslutning IN och en utgångsanslutning UT. Den bitorienterade väljaren BSW innefattar även en uppdelare för ord till bitar, som år ansluten till den bitorienterade väljarens BSW ingängsanslutning IN, för att dela upp ord i de tidluckor som tas emot av íngångsanslutningen IN till bitnivå, så att varje ord delas in i ett antal separata bitar BITO till BIT7. För varje uppdelat ord, mottar varje rad i 10 15 20 25 30 13 511919 talminnesmatrisen en förutbestämd bit av bitarna i ordet så att biten lagras i alla talminnen i raden.

Talminnena SS i den bitorienterade väljaren BSW är företrädesvis identiska med de i den ordorienterade väljaren WSW, även om endast enstaka bitar lagras i minnespositionema. På detta sätt är det möjligt att utnyttja såväl samma maskinvara som liknande eller identisk programvara och underhållsrutiner för den ordorienterade väljaren WSW och den bitorienterade väljaren BSW. Som ett alternativ kan emellertid talminnena SS i den bitorienterade väljaren BSW prepareras till att lagra bitar istället för hela ord i minnespositionerna.

Såsom nämndes ovan är det önskvärt att använda samma maskinvara för den ordorienterade väljaren WSW och den bitorienterade väljaren BSW. Under användning av identisk maskinvara för ordorienterad koppling och bitorienterad koppling, bör det emellertid stå klart att den ordorienterade väljaren är 8 gånger effektivare i att koppla eftersom den kopplar 8 bitar åt gången jämfört med en enda bit i taget för den bitorienterade väljaren; under antagande att varje ord innehåller 8 bitar. I den ordorienterade väljaren WSW väljer varje styrminnesposition 8 bitar i taget. I fallet med den bitorienterade väljaren BSW, väljer varje styrminnesposition endast en enda bit. Som en följd därav är kopplingskapaciteten för den ordorienterade väljaren WSW 8 gånger högre än för den bitorienterade väljaren BSW. Under antagande att den ordorienterade väljaren WSW har en kapacitet av 64 K och varje ord kan innehålla 8 bitar, kommer den bitorienterade väljaren BSW ha en kapacitet av 8 K.

I den bitorienterade väljaren BSW, är multiplexorerna 8/1 MUX som styrs av de associerade styrrninnena CS verksamma för att mata ut utvalda bitar från talminnena SS. De utvalda utgångsbitama av den bitorienterade väljarens BSW multiplexorer 8 /1 MUX kombineras i en omvandlare för bitar till ord B /W OMV till ett nytt ord, vilket matas ut vid utgångsanslutningen UT. 10 15 20 25 30 511 919 14 Under drift förses den ordorienterade väljarens WSW ingångsanslutningar med datasignaler. Datasignalen till en förutbestämd ingångsanslutning i den ordorienterade väljaren WSW förs även till den bitorienterade väljarens BSW ingångsanslutning så att den bitorienterade väljarens BSW ingångsanslutning kontinuerligt förses med samma inkommande tidluckor som denna förutbestämda ingångsanslutning i den ordorienterade väljaren WSW.

Enligt en föredragen utföringsforrn av uppfinningen upprättar styrsystemet (ej visat i fig. 5) en förbindelsevåg för varje utgående tidlucka antingen genom den ordorienterade väljaren WSW eller den bitorienterade väljaren BSW, beroende på typen av trafik (normal hastighet/ delhastighet) i tidluckan. Selektorn SEL styrs till att välja ut data från den upprättade förbindelsevägen, och vidarebefordra det utvalda datat som utgående data vid selektorns SEL utgångsanslutning.

Det bör emellertid vara klart att data i de andra datasignalerna till den ordorienterade väljarens WSW återstående ingångsanslutningar kopplas på ordnivå, såsom är normalt i den ordorienterade väljaren WSW.

Styrsystemet upprättar nonnalt en fórbindelseväg genom att sätta de lämpliga styrrninnena CS i vâljaren i fråga till att styra utläsningen av data lagrat i väljaren och skapa en förbindelse mellan en förutbestärnd multípelposition vid ingången och en förutbestämd multípelposition vid utgången av väljaren.

Normalt inbegriper styrminnesinställningen styrinformationsskrivning till styrminnena CS. Denna styrinformation styr utläsningen av data från välj arens talminnen SS.

Företrädesvis inkluderar den styrbara selektorn SEL en 2/ 1 multiplexor MUX, som styrs av ett associerat styrrninne CS. Multiplexorn 2/ 1 MUX är ansluten till en förutbestämd utgångsanslutning på den ordorienterade väljaren WSW och till den bitorienterade väljarens BSW utgängsanslutning. Styrminnet CS 10 15 20 25 30 511919 15 som är associerat med 2/ 1 MUX i selektorn innehåller särskild styrinforrnation, som styr urvalsoperationen i 2/ 1 MUX.

Om en förbindelsevåg genom den bitorienterade väljaren BSW upprättas och 2/ 1 MUX i selektom SEL ställs till att vidarebefordra data från den bitorienterade väljarens BSW utgångsanslutning så stöds delhastighets- koppling av den allmänna väljaren. Å andra sidan, om en förbindelseväg genom den ordorienterade väljaren WSW upprättas och 2 / 1 MUX:en ställs till att vidarebefordra data från den ordorienterade väljarens WSW förutbestämda utgångsanslutning så stödjer den allmänna väljaren normal ordorienterad koppling. På detta sätt stöds såväl delhastighetskopplíng som normal koppling av den allmänna väljaren.

Fig. 6 är ett schematiskt diagram av ett illustrativt exempel på en allmän väljare enligt en andra utföringsform av uppfinningen. Den allmänna väljaren i fig. 6 liknar den i fig. 5. Såsom kan ses i fig. 6, integreras nu emellertid selektorn, i form av en 2/ 1 multiplexor, i den ordorienterade väljaren WSW.

Multiplexorn 2/1 MUX är ansluten till utgången pä en förutbestämd av den ordorienterade väljarens WSW multiplexorer 8/1 MUX och till den bitorienterade väljarens BSW utgångsanslutning. Multiplexom 2 / 1 MUX styrs företrädesvis genom tillkommande styrinforrnation som är lagrad i det styrrninne CS som är associerat med den förutbestämda 8/1 multiplexorn MUX. Vidare distribueras den datasignal som är gemensam för den ordorienterade väljaren WSW och den bitorienterade väljaren BSW nu till den väljaren BSW från en inuti den bitorienterade anslutningspunkt ordorienterade väljaren WSW.

Fig. 7 är ett flödesdiagram för ett kopplingsförfarande enligt uppfinningen.

Flödesdiagrammet i fig. 7 avser ett förfarande för att koppla data som uppträder i tidluckor i en allmän väljare, vilken innefattar en ordorienterad väljare och en bitorienterad väljare. Förfarandet utförs på tidluckebasis. I steg 101 förses den ordorienterade väljaren och den bitorienterade väljaren med en 10 15 20 25 30 511 919 16 gemensam ingångssignal, som innefattar data som uppträder i tidluckor. I steg 102 upprättas åtminstone en av en första förbindelseväg genom den ordorienterade väljaren och en andra förbindelseväg genom den bitorienterade väljaren, för en utgående tidlucka. Därnäst, i steg 103, väljs data för den utgående tidluckan från en upprättad av förbindelsevägarna. Företrädesvis upprättas endast en av förbindelsevägarna, och data väljs då från den upprättade förbindelsevägen.

I uppfinningens föredragna utföringsform är den ordorienterade väljaren och den bitorienterade väljaren tidsrumsvåljare. Tidsrumsvåljare (TS) är i sig strikt spärmingsfria, vilket naturligtvis är fördelaktigt. En annan fördel med tidsrumsväljare är det enkla Vägvalet, eftersom det endast finns en väg från en given multipelposition vid utgången till en given multipelposition vid ingången, och denna väg är alltid tillgänglig för förbindelsen mellan dessa multipelpositioner.

På grund av den enorma mängden och komplexiteten av interna anslutningar mellan talrninnen, styrminnen och multiplexorer i en tidsrumsväljare anses emellertid tidsrumsväljaren i allmänhet vara odelbar och icke-modulär.

Konventíonella stora ordorienterade TS-väljare har en kapacitet av 128 K, även om TS-väljare enligt teknikens ståndpunkt har nått upp till 216 K när tekniken har sträckts till dess gränser, och man har tryckt ihop så många komponenter och kabelanslutningar som möjligt i samma magasin.

Bitorienterade TS-våljare enligt teknikens ståndpunkt har en maximal kapacitet av 16 till 24 K. I många telekommunikationstillärnpningar erfordras högre ord- och bitkopplingskapaciteter, vilket gör en konventionell TS- väljarstruktur otillräcklig.

Enligt uppfinningen tillhandahålls en modulär allmän tidsrumsväljare, vilken grundar sig på våljarmoduler med två moder, såsom väljarna i ñgurema 5 och 6. 10 15 20 25 30 511919 17 Den allmänna idén med att göra hela den allmänna våljaren modulär ligger i att en del av rumsväljarfunktionaliteten i TS-väljarkärrian bryts ut och arrangeras i grupper av väljaranpassningskort, och att TS-väljarkärnan själv delas upp i en matris av rnindre och oberoende tidsrumsväljarmoduler eller väljarenheter som associeras med väljaranpassningskorten. Varje grupp av våljaranpassningskort samverkar med en förutbestämd rad av väljarmoduler för ínmatning av data till modulema och med en förutbeståmbar kolumn av väljarmoduler för utrnatning av data från modulema. På detta sätt är det möjligt att implementera tidsrumsväljarstrukturen i ett antal magasin med ett rimligt antal förbindelser mellan olika magasin, varvid alltså en verkligt modulär TS-vâljarstruktur erhålls. Väljarens modularitet betyder att relativt små byggblock hanteras så att den tekniska komplexiteten aldrig stiger till orimliga nivåer.

En modulär väljare har fördelar med avseende på kostnad och flexibilitet. Som exempel år det möjligt att börja med en liten väljare med en enda våljarmodul eller bara ett fåtal moduler, för en relativt låg kostnad. Om så behov av ökad kapacitet uppkommer i ett senare skede, läggs då ett lärnpligt antal ytterligare väljarmoduler enkelt till, för att göra den övergripande väljaren större. På detta sätt kommer den effektiva kostnaden att nära motsvara det verkliga kapacitetsbehovet. Dessutom kan liknande eller identisk programvara och underhållsrutiner utnyttjas för väljare av alla storlekar, eftersom de grundläggande byggblocken, d.v.s. väljarrnodulema med två moder och väljaranpassningskorten är desamma.

I det följande kommer väljaranpassningskort även att hänvisas till som väljaranpassningsenheter. Eftersom det är möjligt att anordna en komplett grupp av våljaranpassningskort på ett enda kretskort så kan termen våljaranpassningsenhet vara lämpligare ån termen väljaranpassningskort. När varje våljaranpassningsenhet tillhandahålls på ett enda kretskort är naturligtvis termen väljaranpassningskort lämplig. 10 15 20 25 30 18 Fig. 8 är ett schematiskt diagram av ett illustrativt exempel på väljarstrukturen för en modulär allmän väljare enligt uppfinningen.

Väljarstrukturen 200 innefattar en matris 201 av väljarmoduler SMO-0 till SM7-7, och ett antal väljaranpassningskort 202 anordnade i grupper SABO-7, SAB8-15, ..., SAB56-63. Varje grupp av väljaranpassningskort associeras med en förutbestämd rad av väljarmoduler SM i matrisen 201 för inmatning av data till dessa väljarmoduler SM. Varje grupp av väljaranpassningskort associeras även med en förutbestämd kolumn av väljarmoduler SM i matrisen 201, för utrnatning av utvalda data från väljarrnodulerna SM i kolumnen.

Väljaranpassningskorten SAB verkar allmänt som såväl ingångsgränssnitt som utgångsgränssnitt för väljarstrukturen 200.

Såsom inses av fackmannen, innefattar naturligtvis den övergripande allmänna väljaren inte enbart den modulära väljarstrukturen utan även tillkommande såsom en styrenhet (ej anordningar visad) och ett genereringssystem för klock- och synkroniseringssignaler (ej visat).

Väljarmodulerna SMO-0 till SM7-7 anges schematiskt i fig. 8, men det bör inses att varje väljarmodul SM är utformad med en ordorienterad tidsrumsväljarenhet, en bitorienterad tidsrumsväljarenhet och en styrbar selektor så att såväl koppling av norrnal hastighet som delhastighetskoppling stöds. Ett exempel på en detaljerad utformning av väljarmodulerna kommer att beskrivas med hänvisning till ñg. 9.

Associeringen av varje grupp av väljaranpassningskort med en respektive förutbestämd kolumn av väljarmoduler anges i fig. 8, där varje grupp av väljaranpassningskort omringas tillsarnmans med dess motsvarande kolumn av väljarmoduler SM genom heldragna linjer. De tjocka linjema i ñg. 8 tillhandahålls endast för att underlätta läsningen av ritningen. Associeringen av varje grupp av väljaranpassningskort med en respektive förutbestämd rad av väljarmoduler är ganska rättfram och anges därför inte i fig. 8. 10 15 20 25 30 511919 19 Fig. 9 är ett mer detaljerat schematiskt diagram av ett illustrativt exempel av en modulär väljarstruktur enligt uppfinningen med en 2x2-matris av väljarmoduler. Väljarstrulcturen 210 innefattar fyra väljarmoduler SMO-O till SM1-1, anordningsbara som en 2x2-matris, och 16 väljaranpassningskort SABO till SAB 15. För enkelhets skull väljaranpassningskorten SABO, SAB1, SAB8 och SAB15. Väljaranpassnings- korten SABO till SAB15 är anordnade i två grupper med 8 kort i varje grupp, SABO-SAB7 i en första grupp och SAB8-SABl5 í en andra grupp. Varje väljarmodul SM inkluderar en ordorienterad väljare WSW, en bitorienterad väljare BSW och en styrbar selektor SEL. I detta exempel är den ordorienterade väljaren WSW en 64K TS-väljarenhet, företrädesvis liknande illustreras endast den ordorienterade väljaren som illustreras i fig. 5, och den bitorienterade väljaren BSW är en 8K TS-väljarenhet, liknande den bitorienterade väljaren som illustreras i fig. 5. företrädesvis Den första gruppen av anpassningskort SABO-7 associeras med den första raden av väljarrnoduler SMO-O och SMO-1, och varje väljaranpassningskort SAB i förutbestämd ingångsanslutningsposition för de WSW i och SMO-1 för överföring av data från väljaranpassningskortet SAB till de talrnínnen som associeras med den den gruppen associeras med en respektive ordorienterade väljarna väljarmodulema SMO-O ingångsanslutningspositionen. På motsvarande sätt associeras den andra gruppen av anpassningskort SAB8-15 med den andra raden av väljarmoduler SMl-O och SMl-l. Varje vâljaranpassningskort SAB i den andra gruppen SAB8-15 associeras med en respektive förutbestämd ingångs- anslutningsposítion för de ordorienterade väljarna WSW i väljarmodulerna SM 1-O och SM1-1, för överföring av data till de talminnen som är associerade med den ingängsanslutningspositionen.

I detta särskilda exempel innefattar varje väljaranpassningskort SAB ett ingångsgränssnitt som tar emot en signalström av tidsmultiplexerat data.

Ingángsgränssnittet är anslutet till en fördelningspunkt vilken i sin tur är 10 15 20 25 30 511919 20 ansluten till ordväljarnas ingångsanslutningar IN vid en förutbestämd ingångsanslutningsposition, och distribuerar det multiplexerade datat därtill så att alla talminnen, i varje ordorienterad väljare WSW i den associerade raden av väljarmoduler, som är anslutna till en ingångsanslutning IN vid denna position tar emot det multiplexerade datat.

Med hänvisning till ñg. 9, kan man se att väljaranpassningskortets SABO fördelningspunkt är ansluten till såväl den första ingångsanslutningen på väljarrnodulens SMO-0 ordorienterade väljare WSW som den första ingångsanslutningen på väljarmodulens SMO-1 ordorienterade väljare WSW.

Fördelningspunkten i SAB1 är ansluten till den andra ingångsanslutningen för de ordorienterade väljarna WSW i SMO-O och SMO-1. Fördelningspunkten för SABS är ansluten till den första ingängsanslutningen för de ordorienterade väljarna WSW i SM1-O och SM1-l, och fördelningspunkten i SABl5 är ansluten till den sista ingångsanslutningen för de ordorienterade väljarna WSW i SM1-0 och SMl-l.

I varje väljarmodul SM är den bítorienterade väljaren BSW ansluten för att ta emot samma ingångssignal som en förutbestämd av den associerade ordorienterade väljarens WSW ingångsanslutningar IN. Selektorn SEL är ansluten till den bítorienterade väljarens BSW utgångsanslutning och en förutbestämd av den associerade ordorienterade väljarens WSW utgångs- anslutningar för att välja ord från den utgångsanslutningen på den ordorienterade väljaren WSW eller ord bildade av den bítorienterade väljaren BSW. För varje utgående tidlucka kommer styrsystemet (ej visat) för den övergripande allmänna väljaren företrädesvis att upprätta en förbindelseväg genom den ordorienterade väljaren WSW eller genom den bítorienterade väljaren BSW. Om data som ska tilldelas till den utgående tidluckan associeras med trafik av normal hastighet, kommer styrsystemet upprätta en förbindelseväg genom den ordorienterade väljaren. Ä andra sidan, om datat som ska tilldelas till den utgående tidluckan är associerat med 10 15 20 25 '30 511919 21 delhastighetstrafik så kommer styrsystemet att upprätta en förbindelseväg genom den bitorienterade väljaren BSW.

Vidare innefattar varje bitorienterad väljare BSW utrustning för att ställa värdena för de utgående bitar som inte är associerade med för tillfället upprättade förbindelser till logiskt noll. Företrädesvís innefattar den bitorienterade väljarens BSW styrrnirmen CS för varje databit en upptaget-bit, vilken indikerar' om den motsvarande databiten för tillfället används för trañk eller inte, d.v.s. om databiten är aktiv eller inaktiv. Normalt är upptaget-biten "l" om den motsvarande databiten är aktiv och "O" om databiten är inaktiv.

Som ett exempel skulle den bitorienterade väljaren BSW i fig. 6 dessutom kunna förses med ett antal OCH-grindar som var och en skulle associeras med en respektive 8/ 1 MUX och motsvarande styrrninne CS. Varje OCH-grind skulle då vara ansluten för att ta emot den associerade 8/1 MUXens utmatning och styrminnets CS motsvarande upptaget-bit, och OCH-grindens utgång skulle vara ansluten till B / W-omvandlaren. På detta sätt skulle värdet av de utgångsbitar som inte är associerade med för tillfället upprättade anslutningar, d.v.s. inaktiva bitar, sättas till logiskt noll. Orsaken till detta kommer att förklaras senare.

Varje grupp av väljaranpassningskort associeras även med en förutbestämd kolumn av väljarrnoduler SM i matrisen. Den första gruppen av väljaranpassningskort SABO-7 associeras med den första kolumnen av väljarmoduler SMO-0 och SM1-O, och varje väljaranpassningskort SAB i grupp förutbestämd utgångsanslutningsposition på de ordorienterade väljarna i väljarmodulema SMO-O och SMl-O, för att hämta data från utgångsanslutningarna UT eller, denna associeras med en respektive när så är lärnpligt, utgångsanslutningen på selektorn SEL vid denna position.

På motsvarande sätt associeras den andra gruppen av anpassningskort SAB8- 15 med den andra kolumnen av vâljarmoduler SMO-loch SM1-1. Varje väljaranpassningskort innefattar vidare en rumskopplingsfunktionsenhet i formen av en styrbar multiplexor 2/1 MUX och ett associerat styrminne CS. 10 15 20 25 30 511 919 22 Multiplexorn 2/ 1 MUX med rumskopplingsfunktionalitet ansluts till utgångsanslutningarna UT, vid en förutbestämd utgångsanslutningsposition, på den ordorienterade väljare WSW, som inte är anslutna till selektorn SEL, eller till selektoms SEL utgångsanslutning UT för att därifrån ta emot data.

Styrrninnet CS innehåller information som styr multiplexom 2/ 1 MUX.

Ett förutbestämt väljaranpassningskort (SABO i gruppen SABO-7,och SAB8 i gruppen SAB8- 15) i varje grupp av väljaranpassningskort är anslutet för att ta emot de utvalda orden från selektorerna SEL i den associerade kolumnen av väljarmoduler SM. Dessa förutbestämda väljaranpassningskort SABO och SAB8 fungerar som ingångs- och utgångsgränssnitt för trafik som ska kopplas på bitnivå.

Det varje grupp av väljar- anpassningskort är vidare utrustat med en ELLER-grind för att utföra en bitvis ELLER-operation på de utvalda orden. Multiplexorn 2/ 1 MUX med förutbestämda väljaranpassningskortet i rumskopplingsfunktionalitet i detta väljaranpassningskort tar emot data från väljarmodulerna SM i den associerade kolumnen, och samma data distribueras till ELLER-grinden.

Företrädesvis inbegriper det förutbestämda väljaranpassningskortet även en tillkommande multiplexor 2 / 1 MUX, som är ansluten till utgångsanslutningen på multiplexorn 2/1 MUX med rumskopplande funktionalitet i väljaranpassningskortet och ELLER-grindens utgångsanslutning för att välja ord från multiplexom 2/1 med rumskopplande funktionalitet eller ord från ELLER-grinden, som utdata.

För delhastighetskoppling, när ord från de associerade bitorienterade väljarna BSW sänds till det förutbestämda väljaranpassningskortet av de motsvarande selektorerna SEL, kommer resultatet av ELLER-operationen från ELLER- grinden att vidarebefordras som väljaranpassningskortets utdata av den tillkommande multiplexorn 2/1 MUX i väljaranpassningskortet. Eftersom 10 15 20 25 30 511919 23 utgångsbitar som inte är associerade med upprättade förbindelser sätts till "0", kommer de relevanta utgångsbitama att passera genom ELLER-grinden.

På detta sätt implementeras framgångsrikt delhastighetskoppling för modulära välj arstrukturer.

WSW ingångsanslutning IN och den bitorienterade väljarens BSW ingångs- För varje väljarmodul fungerar den ordorienterade väljarens anslutning IN som ett ingångsgrânssnitt för väljarmodiilen SM. Den ordorienterade väljarens WSW utgångsanslutningar UT, förutom den som är ansluten till en av den styrbara selektorns SEL íngångsanslutningar, och den selektorns SEL utgångsgränssnitt för väljarrnodulen SM. styrbara utgångsanslutning fungerar som ett Väljaranpassningskorten utgör allmänt utgångsgránssnittet för hela den allmänna väljaren. I synnerhet fungerar utgångsanslutningarna på multiplexorerna 2/ l MUX med rumskopplingsfunktionalitet i väljaranpassningskorten SABl-7 och SAB9-15, och den tillkommande multiplexorns 2/ l MUX utgångsanslutningar i de förutbestämda korten SABO och SAB8 som utgångsanslutningar för den allmänna väljaren. Även om selektorerna SEL inte illustreras som integrerade i de ordorienterade väljarna WSW i fig. 9, bör det inses att en sådan integrerad lösning också är möjlig. I detta fall utformas väljarmodulerna som den allmänna väljaren illustrerad i ñg. 6.

För en bättre förståelse av den modulåra väljarstrukturens funktion i fig. 9, kommer ett illustrativt exempel på hur trafik kopplas på bitnivå i väljar- strukturen att beskrivas nedan med hänvisning till fig. 10.

Fig. 10 är ett schematiskt diagram som illustrerar ett exempel på hur trafik kopplas på bitnivä genom väljarstriikturen i fig. 9. Väljarmodulen SMO-O tar emot två tidluckor TS1 och TS2 som innefattar delhastighetstrafikdata. 10 15 20 25 30 511919 24 Företrädesvis förses väljarmodulen med dessa tidluckor från väljaranpassningskortet SABO. Data i tidluckorna kopplas genom den bitorienterade väljaren BSW i väljarmodulen SMO-0 för att bilda ett första nytt ord, i vilket bitar som för tillfället inte används för trafik sätts till "O". Detta nya ord vidarebefordras från selektorn SEL till väljaranpassningskortet SABO, såsom illustreras i fig. 9 och 10. Väljarmodulen SMl-O tar emot två tidluckor TS3 och TS4 som innefattar delhastighetstrafikdata. Företrädesvis förses väljarmodulen med dessa tidluckor från väljaranpassningskortet SAB8. Datat i tidluckorna kopplas genom den bitorienterade väljaren BSW i väljarmodulen SMl-O för att bilda ett andra nytt ord, i vilket bitar som för tillfället inte används för trafik sätts till "O". Det nya ordet vidarebefordras från selektom SEL i väljarmodulen SM 1-O till väljaranpassningskortet SABO.

I väljaranpassningskortet SABO förses ELLER-grinden (Fig. 9) med de nya orden från väljarmodulernas SMO-O och SM1-O selektorer SEL och en bitvis ELLER-operation utförs för att generera ett utgängsord för väljaranpassningskortet. Om systemet drivs på lärnpligt sätt, styr det övergripande styrsystemet (ej visat) bildandet av de nya orden i den bitorienterade väljaren BSW i väljarmodulema SMO-O och SMl-O så att de bitar som aktivt satts till "O" i det första ordet placeras i positioner som motsvarar positioner i det andra ordet som inte är upptagna av trafikdata, och vice versa. På detta sätt vidarebefordras de relevanta utgångsbitar som år associerade med för tillfället upprättade förbindelser som utdata från väljaranpassningskortet SABO. Denna princip illustreras i ñg. 10.

I en altematív utföringsform av uppfinningen vidarebefordras de relevanta utgångsbitar som är associerade med för tillfället upprättade förbindelser som utdata från väljaranpassningskortet SABO genom att sätta värdet för de utgångsbitar som inte är associerade med för tillfället upprättade anslutningar, d.v.s. de så kallade inaktiva bitarna, till logiskt ett, "1", genom att använda inverterade upptaget-bitar och en ELLER-grind i den bitorienterade väljaren BSW istället för en OCH-grind. Vidare ersätts ELLER- 10 15 20 25 30 511919 25 grinden i det förutbestämda väljaranpassningskortet SABO av en OCH-grind, vilken vidarebefordrar de relevanta utgångsbitama.

Principen för att utforma väljarstrukturer av olika storlekar baserat på väljarmoduler SM med två moder och väljaranpassningskort SAB kommer nu att beskrivas kortfattat. Antag, såsom ett exempel, att varje väljarmodul SM innefattar en ordoríenterad väljare av 64K och en bitorienterad väljare av 8K.

För att då erhålla en allmän väljare med en ordoríenterad kopplingskapacitet av 128 K och en bitorienterad kopplingskapacitet av 16 K, måste 4 väljarmoduler SM med två moder, anordningsbara som en 2x2-matris, och två grupper av väljaranpassare SABO-7 och SAB8-15 användas. För en allmän väljare med en ordoríenterad kopplingskapacitet av 192 K och en bitorienterad kopplingskapacitet av 24 K, måste 9 väljarmoduler SM med två moder, anordningsbara som en 3x3-matris, och tre grupper av väljaranpassare SABO-7, SAB8-15, SABl6-23 användas. Konceptet med modulära väljare enligt uppfinningen tillåter ännu större väljare. Genom att använda ytterligare väljarmoduler SM med två moder och väljaranpassningskort SAB, erhålls enkelt allmänna väljare med en ordkopplingskapacitet av upp till 512 K och en bitkopplingskapacitet av 64 K eller mer. Tabell I nedan illustrerar sambandet mellan total vâljarstorlek, delhastighetskapacitet och antalet väljarmoduler SM med två moder och väljaranpassníngskort SAB som erfordras, under antagande att varje väljarmodul har en total ordkopplings- kapacitet av 64 K och bitkopplingskapacitet av 8 K. 511919 26 Tabell I Väljarstorlek Delhastighets- Antal väljar- Antal väljar- (K) kapacitet moduler med två anpassningskort (K) moder 64 8 1 8 128 16 4 16 192 24 9 24 256 32 16 32 320 40 25 40 384 48 36 48 448 56 49 56 5 1 2 64 64 64 De utföringsformer som beskrivits ovan ges bara som exempel, och det bör inses att den föreliggande uppfinningen inte begränsas till dessa. Det är naturligtvis möjligt för någon att utföra uppñnningen i specifika forrner, andra än de som beskrivits, utan att avvika från andemeningen i uppñnningen.

Vidare modifieringar och förbättringar, vilka bibehåller de grundläggande underliggande principer som visas och görs anspråk på häri, ligger inom omfattningen och andemeningen för uppfinningen.

Claims (18)

10 15 20 25 30 511919 27 PATENTKRAV

1. En allmän väljare innefattande en ordorienterad väljare (WSW) och en bitorienterad väljare (BSW), kännetecknad av att den allmänna väljaren vidare innefattar: organ för tillhandahållande av en gemensam ingångssignal, vilken innefattar data som uppträder i tidluckor, till den ordorienterade väljaren (W SW) och den bítorienterade väljaren (BSW); organ för upprättande, för var och en av ett förutbestämt antal utgående tidluckor, av åtminstone en av en första förbindelseväg (CP1) genom den ordorienterade väljaren (W SW) och en andra förbindelseväg (CPZ) genom den bítoríenterade väljaren (BSW); samt organ (SEL) för att välja, för var och en av de utgående tidluckorna, data från en upprättad väg av den första förbindelsevägen (CPl) och den andra förbindelsevägen (CP2).

2. En allmän väljare enligt patentkrav 1, kännetecknad av att uppråttandeorganet, för var och en av de utgående tidluckorna, är verksamt fór att upprätta endast en av den första förbindelsevägen (CP1) och den andra förbindelsevägen (CP2), och att valorganet (SEL) är verksamt för att välja data från den upprättade förbindelsevägen.

3. En allmän väljare enligt patentkrav 1, kännetecknad av att uppråttandeorganet, för var och en av de utgående tidluckoma, är verksamt för att upprätta såväl den första förbindelsevägen (CP1) som den andra förbindelsevägen (CP2), och valorganet (SEL) är verksamt för att välja data från en av den upprättade första förbindelsevägen (CP1) och den upprättade andra förbindelsevägen (CP2).

4. En allmän väljare enligt patentkrav 1, i vilken den ordorienterade väljaren (W SW) och den bitorienterade väljaren (BSW) är tidsrumsväljare. 10 15 20 25 30 511919 28

5. En allmän väljare enligt patentkrav 1, kännetecknad av att den ordorienterade väljaren (WSW) har en första ingångsanslutning för mottagning av den gemensamma ingångssignalen, vilken innefattar data i form av ord, första organ för selektiv koppling av ord i den gemensamma ingångssignalen på ordnivä, och en första utgängsanslutning ansluten till det första kopplingsorganet för utmatning av ord; den bitorienterade väljaren (BSW) har en andra ingångsanslutning för mottagning av den gemensamma ingångssignalen, andra organ för selektiv koppling av bitar av orden i den gemensamma ingångssignalen för att bilda nya ord, och en andra utgängsanslutning ansluten till det andra kopplingsorganet för utrnatning av de nya orden; samt att valorganet (SEL) är anslutet till den första utgångsanslutningen och den andra utgångsanslutningen för att välja ord kopplade av det första kopplingsorganet eller nya ord bildade av det andra kopplingsorganet och för utrnatning av de valda orden.

6. En allmän väljare enligt patentkrav S, kännetecknad av att det andra organet för koppling av bitar, i användning, utför en styrd ändring av bitposition och/ eller ord för utvalda bitar i mottagna ord för att bilda de nya orden.

7. En allmän väljare enligt patentkrav 1, kännetecknad av att den ordorienterade väljaren (WSW) har en första ingångsanslutning för mottagning av den gemensamma ingångssignalen, vilken innefattar data i form av ord, första organ för selektiv koppling av ord i den gemensamma ingångssignalen pä ordnivä, och en första utgångsanslutning ansluten till det första kopplingsorganet för utmatning av ord; den bitorienterade väljaren (BSW) har en andra ingångsanslutriing för mottagning av den gemensamma ingångssignalen, andra organ för selektiv koppling av bitar av orden i den gemensamma ingångssignalen för att bilda 10 15 20 25 30 511919 29 nya ord, och en andra utgångsanslutning ansluten till det andra kopplingsorganet för utmatning av de nya orden; samt att valorganet (SEL, 2/ 1 MUX) är integrerat i den ordorienterade väljaren (WSW) och verksamt för att välja ord som kopplats av det första kopplingsorganet i den ordorienterade väljaren (W SW) eller nya ord som bildats av det andra kopplingsorganet i den bitorienterade väljaren (BSW), och för utmatning av de valda orden.

8. En allmän väljare enligt patentlaav 1, 5 eller 7, kännetecknad av att valorganet (SEL) är en styrbar selektor (2 / 1 MUX) som styrs av ett styrsystem (CS) i den allmänna väljaren.

9. En allmän väljare enligt patentkrav 1, kännetecknad av att den ordorienterade väljaren (W SW) innefattar: ett antal ingångsanslutningar (IN) för mottagning av ingångssignaler, som innefattar data i formen av ord, varvid en förutbestämd av ingångsanslutníngarna (IN) tar emot den gemensamma ingångssignalen; ett antal talminnen (SS) för lagring av de mottagna orden, varvid talminnena (SS) är anordningsbara som en talminnesmatris som har kolumner och rader, varvid varje ingångsanslutning (IN) är ansluten till talminnena (SS) i en förutbestämd rad av talminnesmatrisen så att varje ord som mottagits av ingångsanslutningen (IN) lagras i vart och ett av talminnena (SS) i den förutbestämda raden; ett antal första multiplexorer (MUX) som var och en är associerad med talminnena (SS) i en respektive kolumn av talminnesmatrisen; ett antal styrminnen (CS), varvid vart och ett av styrminnena (CS) är associerat med en respektive kolumn av talminnesmatrisen och med den första multiplexor (MUX) som är associerad med samma talminneskolumn, och innehåller styrinformation som styr: - utläsningen av ett ord från var och en av talminnena (SS) i talminnes- kolumnen; 10 15 20 25 30 511919 30 - från vilket talminne (SS) i talmínneskolumnen som ett ord ska återvinns som ett utgångsord av den första multiplexorn (MUX).

10. En allmän väljare enligt patentkrav 9, kännetecknad av att den bitorienterade väljaren (BSW) har en andra ingångsanslutning för mottagning av den gemensamma ingångssignalen, andra organ för selektiv koppling av bitar av orden i den gemensarnma ingångssignalen för att bilda nya ord, och en andra utgàngsanslutning ansluten till det andra kopplingsorganet; samt att valorganet (SEL) innefattar en andra multiplexor (2 /1 MUX) som är ansluten till utgångsanslutningen på en förutbestämd av de första multíplexorerna (MUX) och till den andra utgångsanslutningen på den bitoríenterade väljaren (BSW), varvid den andra multiplexorn (2/ l MUX) styrs av tillkommande styrinforrnation lagrad i det första styrrninne (CS) som år associerat med den förutbestämda första multiplexom (MUX).

11. ll. En allmän väljare enligt patentkrav l, kännetecknad av att den bitorienterade väljaren (BSW) innefattar: en ingångsanslutning (IN) för mottagning av den gemensamma ingångssígnalen, van/id den gemensamma ingångssignalen innefattar data i formen av ord; en ord-till-bit-uppdelare ansluten till ingångsanslutningen för uppdelning av de mottagna orden till bitnivå, så att varje ord delas upp i ett antal bitar (BlTO-BIT7); ett antal talminnen (SS) för lagring av de uppdelade bitarna, vilka talminnen (SS) är anordningsbara som en talminnesmatris som har kolumner och rader, varvid vaije rad i talminnesmatrisen är mottaglig, för varje uppdelat ord, för en förutbestämd bit i ordet, så att biten lagras i alla talminnen (SS) i raden; ett antal multiplexorer (MUX), som var och en är associerad med talminnena (SS) i en respektive kolumn av talminnesmatrisen; 10 15 20 25 S30 511919 31 ett antal styrminnen (CS) som vart och ett är associerat med en respektive kolumn i talminnesmatrisen och med den motsvarande multiplexorn (MUX), varvid varje styr-minne (CS) innehåller styrinforrnation som styr: - utläsningen av en bit från vart och ett av talminnena (SS) i talminnes- kolumnen; samt - från vilket talminne (SS) i talminneskolumnen som en bit ska återvinnas som en utgängsbit av multiplexorn (MUX); samt en bit-till-ord-omvandlare (B/W OMV) för att kombinera de utgående bitama av multiplexorerna (MUX) till nya ord.

12. En allmän väljare enligt patentkrav 1, kännetecknad av att den allmänna väljaren är en kommunikationsväljare, vilken vidare innefattar: ett klocksignal- och synkroniseringssignalgenererande system för att tillhandahålla klocksignaler och synkroniseringssignaler till den allmänna väljaren; samt ett styrsystem (CS) för den allmänna väljarens styming av kopplingsoperationer.

13. En allmän kommunikationsväljare, kännetecknad av att den allmänna kommunikationsväljaren innefattar: ett antal väljarmoduler (SM), vilka är anordníngsbara som en matris med kolumner och rader, och ett antal väljaranpassningsenheter (SAB), vilka är anordningsbara i grupper, varvid var och en av gruppema av väljaranpassningsenheter är associerad med väljarmodulerna i en förutbestämd rad i matrisen, för inmatning av ord till väljarmodulema i raden, och med väljarrnodulerna i en förutbestämd kolumn i matrisen för utmatning av ord från väljarmodulerna i kolumnen; varvid var och en av väljarmodulema (SM) innefattar: 10 15 20 25 30 511 919 32 en ordorienterad väljare (WSW) som har ett antal första ingångsanslutningar för mottagning av ord, första organ för selektiv koppling av orden på ordnivå och ett antal första utgångsanslutníngar för utmatning av ord; en bitorienterad väljare (BSW) som har en andra ingängsanslutning för mottagning av samma ord som en förutbestämd av de första ingångsanslutriingarna; andra organ för selektiv koppling av bitar i nämnda samma ord för att bilda nya ord, och en andra utgångsanslutníng för utmatning av de nya orden; samt en första styrbar selektor (SEL) för att välja ord från en förutbestämd av de första utgängsanslutningarna av den ordorienterade väljaren (VVSW) eller nya ord bildade av den bitoríenterade väljaren (BSW), varvid den första selektorn (SEL) har en tredje utgängsanslutning för utmatning av de valda orden; varvid de första ingängsanslutningarna av den ordorienterade väljaren (WSW) och den andra ingångsanslutningen av den bitoríenterade väljaren (BSW) fungerar som ett íngångsgränssnítt för väljarmodulen (SM), och varjämte de första utgångsanslutningarna av den ordorienterade väljaren (WSW) som inte är anslutna till den första styrbara selektom (SEL) samt den tredje utgångsanslutningen av den första selektorn (SEL) fungerar som ett utgängsgränssnitt för väljarmodulen (SM); varvid, för varje grupp av väljaranpassningsenheter, en förutbestämd väljaranpassningsenhet (SAB) är ansluten för att ta emot de valda orden från de första selektorerna (SEL) i den kolumn av väljarmoduler som är associerad med gruppen av väljaranpassningsenheter och har organ för vidarebefordring av bitar i de valda orden som är associerade med för tillfället upprättade förbindelser.

14. En allmän väljare enligt patentkrav 13, kännetecknad av att de ordorienterade väljarna (WSW) och de bitoríenterade väljarna (BSW) är tidsrumsväljare, och att varje väljaranpassningsenhet (SAB) 10 15 20 25 30 511919 33 har en rumskopplingsfunktionsenhet som är verksam i processen att mata ut ord från de associerade väljarrnodulerna (SM).

15. En allmän väljare enligt patentkrav 13 och 14, kännetecknad av att den bitorienterade väljaren (BSW) innefattar organ för att sätta värdet av utgängsbitar, i de nya orden, som är associerade med för tillfället icke-upprättade förbindelser, så kallade inaktiva bitar, till logiskt noll, och att vidarebefordringsorganet innefattar organ (ELLER) för utförande av en bitvis ELLER-operation på de valda orden för att vidarebefordra aktiva bitar i de valda orden, och att den förutbestämda väljaranpassningsenheten (SAB) vidare innefattar en andra styrbar selektor för att välja ord från rumskopplingsfunktionsenheten av den förutbestämda väljaranpassnings- enheten eller ord från organet (ELLER) för utförande av en bitvis ELLER- operation.

16. En allmän väljare enligt patentkrav 13 och 14, kännetecknad av att den bitorienterade väljaren (BSW) innefattar organ för att sätta värdet på utgängsbitar, i de nya orden, som är associerade med för tillfället icke-upprättade förbindelser, så kallade inaktiva bitar, till logiskt ett, och att vidarebefordringsorganet innefattar organ för utförande av en bitvis OCH-operation på de valda orden för att vidarebefordra aktiva bitar i de valda orden, och att den förutbestämda väljaranpassningsenheten (SAB) vidare innefattar en andra styrbar selektor för att välja ord från rumskopplings- funktionsenheten av den förutbestämda väljaranpassningsenheten eller ord frän organet för utförande av en bitvis OCH-operation.

17. Ett kopplingsförfarande i en allmän väljare som innefattar en ordorienterad väljare (W SW) och en bitorienterad väljare (BSW), kännetecknat av att förfarandet innefattar stegen: tillhandahållande av en gemensam ingångssignal, vilken innefattar data som uppträder i tidluckor, till den ordorienterade väljaren (W SW) och den bitorienterade väljaren (BSW); 511919 34 upprättande, för en utgående tidlucka, av åtminstone en av en första förbindelseväg (CP1) genom den ordorienterade väljaren (WSW) och en andra förbindelseväg (CP2) genom den bitorienterade väljaren (BSW); samt utväljande, för den utgående tidluckan, av data från en upprättad väg av den första förbindelsevägen (CP1) och den andra förbindelsevägen (CP2).

18. Ett förfarande för koppling enligt patentkrav 17, kännetecknat av att endast en av den första förbindelsevägen (CP1) och den andra iörbíndelsevägen (CP2) upprättas.