JP3476664B2 - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JP3476664B2 JP3476664B2 JP31235997A JP31235997A JP3476664B2 JP 3476664 B2 JP3476664 B2 JP 3476664B2 JP 31235997 A JP31235997 A JP 31235997A JP 31235997 A JP31235997 A JP 31235997A JP 3476664 B2 JP3476664 B2 JP 3476664B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- access module
- output
- atm switch
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ(Asynchronou
s Transfer Mode)に利用する。本発明はセルの競合制御
技術に関する。
s Transfer Mode)に利用する。本発明はセルの競合制御
技術に関する。
【０００２】
【従来の技術】ＡＴＭでは各種の情報をセルと呼ばれる
固定長のパケットに分割して転送する。このセルには宛
先が表示されており、ＡＴＭスイッチでは、この宛先に
したがってセルを所望の出力回線に転送する交換接続を
行う。
固定長のパケットに分割して転送する。このセルには宛
先が表示されており、ＡＴＭスイッチでは、この宛先に
したがってセルを所望の出力回線に転送する交換接続を
行う。
【０００３】従来のＡＴＭスイッチを図１３を参照して
説明する。図１３は従来のＡＴＭスイッチにおける４×
４基本スイッチの構成を示す図である。図１３は基本ス
イッチの構成の中で、入力バッファ型の基本スイッチの
構成を示すものである。図１３において符号６０はＡＴ
Ｍセルを所望の出力に転送するクロスポイントであり、
符号２０−１〜２０−４は入力データハイウェイである
入力回線１−１〜１−４から到着したセルを一時的に蓄
積する入力バッファであり、符号７０はセルの競合の制
御を行うアービトレーション回路であり、符号２−１〜
２−４は出力ハイウェイとしての出力回線である。
説明する。図１３は従来のＡＴＭスイッチにおける４×
４基本スイッチの構成を示す図である。図１３は基本ス
イッチの構成の中で、入力バッファ型の基本スイッチの
構成を示すものである。図１３において符号６０はＡＴ
Ｍセルを所望の出力に転送するクロスポイントであり、
符号２０−１〜２０−４は入力データハイウェイである
入力回線１−１〜１−４から到着したセルを一時的に蓄
積する入力バッファであり、符号７０はセルの競合の制
御を行うアービトレーション回路であり、符号２−１〜
２−４は出力ハイウェイとしての出力回線である。
【０００４】クロスポイント６０にはアドレスフィルタ
４４を備えることにより、ヘッダ内の情報を読み込み、
所望の出力回線２−１〜２−４にセルを転送することが
できる。
４４を備えることにより、ヘッダ内の情報を読み込み、
所望の出力回線２−１〜２−４にセルを転送することが
できる。
【０００５】
【発明が解決しようとする課題】この従来のＡＴＭスイ
ッチでは、入力回線１−１〜１−４から到着した各セル
は各入力バッファ２０−１〜２０−４に一時蓄積され、
これらの各セルの宛先が同じ宛先の場合にはアービトレ
ーション回路７０において調停作業を行う。このような
従来のＡＴＭスイッチは、スイッチ規模が大きくなるに
つれて、アービトレーション回路７０の処理時間が増加
することになり、ＡＴＭスイッチの高速化および大規模
化が困難である。
ッチでは、入力回線１−１〜１−４から到着した各セル
は各入力バッファ２０−１〜２０−４に一時蓄積され、
これらの各セルの宛先が同じ宛先の場合にはアービトレ
ーション回路７０において調停作業を行う。このような
従来のＡＴＭスイッチは、スイッチ規模が大きくなるに
つれて、アービトレーション回路７０の処理時間が増加
することになり、ＡＴＭスイッチの高速化および大規模
化が困難である。
【０００６】また、図１４は複数のＡＴＭスイッチを用
いた大規模ＡＴＭスイッチを示す図であるが、図１３に
示したようなＡＴＭスイッチを基本スイッチとして複数
個用い、図１４に示すような大規模なＡＴＭスイッチを
構成する場合には、リンクの数が基本スイッチ数の増大
と共に増加するため、配線自身がお互いに絡み合い複雑
化するため、リンク数の増大という観点からもＡＴＭス
イッチの大規模化が困難である。
いた大規模ＡＴＭスイッチを示す図であるが、図１３に
示したようなＡＴＭスイッチを基本スイッチとして複数
個用い、図１４に示すような大規模なＡＴＭスイッチを
構成する場合には、リンクの数が基本スイッチ数の増大
と共に増加するため、配線自身がお互いに絡み合い複雑
化するため、リンク数の増大という観点からもＡＴＭス
イッチの大規模化が困難である。
【０００７】本発明は、このような背景に行われたもの
であって、大規模化を図ることができるＡＴＭスイッチ
を提供することを目的とする。本発明は、高速化を図る
ことができるＡＴＭスイッチを提供することを目的とす
る。本発明は、入出力回線数の増減に柔軟に対応するこ
とができるＡＴＭスイッチを提供することを目的とす
る。本発明は、装置コストを低く抑えることができるＡ
ＴＭスイッチを提供することを目的とする。
であって、大規模化を図ることができるＡＴＭスイッチ
を提供することを目的とする。本発明は、高速化を図る
ことができるＡＴＭスイッチを提供することを目的とす
る。本発明は、入出力回線数の増減に柔軟に対応するこ
とができるＡＴＭスイッチを提供することを目的とす
る。本発明は、装置コストを低く抑えることができるＡ
ＴＭスイッチを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、分散的に、各
入力アクセスモジュールを入力回線毎に、各出力アクセ
スモジュールを出力回線毎に持ち、各入力および出力ア
クセスモジュール間は時分割多重を用いることによりア
クセスモジュール間の競合制御を不要とし、簡単な構成
で分散的に処理が行えることを最も主要な特徴とする。
また、各アクセスモジュール内は波長多重を用いること
により、大容量化およびスイッチ内のリンク数の削減を
可能にしている。
入力アクセスモジュールを入力回線毎に、各出力アクセ
スモジュールを出力回線毎に持ち、各入力および出力ア
クセスモジュール間は時分割多重を用いることによりア
クセスモジュール間の競合制御を不要とし、簡単な構成
で分散的に処理が行えることを最も主要な特徴とする。
また、各アクセスモジュール内は波長多重を用いること
により、大容量化およびスイッチ内のリンク数の削減を
可能にしている。
【０００９】これにより、集中的に交換を行うことによ
り動作処理に限界があった従来技術の問題点を解決し、
分散的にアクセスモジュールを配置し、時分割多重と波
長多重を併用することにより、リンク数が少なく、分散
的にセル配送可能な大規模かつ超高速のＡＴＭスイッチ
を実現することができる。
り動作処理に限界があった従来技術の問題点を解決し、
分散的にアクセスモジュールを配置し、時分割多重と波
長多重を併用することにより、リンク数が少なく、分散
的にセル配送可能な大規模かつ超高速のＡＴＭスイッチ
を実現することができる。
【００１０】すなわち、本発明は、複数の入力回線に到
来するセルをそれぞれそのセルのヘッダに表示された宛
先にしたがって複数の出力回線に振り分けるＡＴＭスイ
ッチである。
来するセルをそれぞれそのセルのヘッダに表示された宛
先にしたがって複数の出力回線に振り分けるＡＴＭスイ
ッチである。
【００１１】ここで、本発明の特徴とするところは、前
記複数の入力回線をそれぞれ１以上収容するＮ個の入力
アクセスモジュールと、前記複数の出力回線をそれぞれ
１以上収容するＭ個の出力アクセスモジュールと、この
入力アクセスモジュールおよび出力アクセスモジュール
を連結する信号線と、この入力アクセスモジュールおよ
び出力アクセスモジュールを同期させる同期手段とを備
え、この同期手段は、前記出力アクセスモジュールにつ
いては順次前記信号線からの受信タイミングを設定する
手段と、前記入力アクセスモジュールについてはこの受
信タイミングの中で受信中の出力アクセスモジュールに
宛てる前記信号線への送信タイミングを順次設定する手
段とを含むところにある。
記複数の入力回線をそれぞれ１以上収容するＮ個の入力
アクセスモジュールと、前記複数の出力回線をそれぞれ
１以上収容するＭ個の出力アクセスモジュールと、この
入力アクセスモジュールおよび出力アクセスモジュール
を連結する信号線と、この入力アクセスモジュールおよ
び出力アクセスモジュールを同期させる同期手段とを備
え、この同期手段は、前記出力アクセスモジュールにつ
いては順次前記信号線からの受信タイミングを設定する
手段と、前記入力アクセスモジュールについてはこの受
信タイミングの中で受信中の出力アクセスモジュールに
宛てる前記信号線への送信タイミングを順次設定する手
段とを含むところにある。
【００１２】前記送信タイミングは、前記Ｎ個の入力ア
クセスモジュールに対してそれぞれ均等に割当てられ、
前記受信タイミングは、前記Ｍ個の出力アクセスモジュ
ールに対してそれぞれ均等に割当てられ、前記受信タイ
ミングの長さは前記送信タイミングの長さのＮ倍である
ことが望ましい。
クセスモジュールに対してそれぞれ均等に割当てられ、
前記受信タイミングは、前記Ｍ個の出力アクセスモジュ
ールに対してそれぞれ均等に割当てられ、前記受信タイ
ミングの長さは前記送信タイミングの長さのＮ倍である
ことが望ましい。
【００１３】前記入力アクセスモジュールには、前記入
力回線に到来するセルをその宛先毎に一時蓄積するバッ
ファを備えることが望ましい。
力回線に到来するセルをその宛先毎に一時蓄積するバッ
ファを備えることが望ましい。
【００１４】前記入力アクセスモジュールおよび前記出
力アクセスモジュールの設置数（ＮおよびＭ）を検出す
る手段と、この検出結果にしたがって前記送信タイミン
グおよび前記受信タイミングを設定する手段とを備える
ことが望ましい。これにより、アクセスモジュール数の
増減に柔軟に対応することができる。
力アクセスモジュールの設置数（ＮおよびＭ）を検出す
る手段と、この検出結果にしたがって前記送信タイミン
グおよび前記受信タイミングを設定する手段とを備える
ことが望ましい。これにより、アクセスモジュール数の
増減に柔軟に対応することができる。
【００１５】前記Ｎ個の入力アクセスモジュールおよび
前記Ｍ個の出力アクセスモジュールのトラヒックをそれ
ぞれ検出する手段と、この検出結果にしたがって前記送
信タイミングおよび前記受信タイミングの長さを前記Ｎ
個の入力アクセスモジュールおよび前記Ｍ個の出力アク
セスモジュールについて個別に割当てる手段とを備える
こともできる。これによりトラヒックの大きさにしたが
って最適な送信タイミングおよび受信タイミングを設定
することができる。
前記Ｍ個の出力アクセスモジュールのトラヒックをそれ
ぞれ検出する手段と、この検出結果にしたがって前記送
信タイミングおよび前記受信タイミングの長さを前記Ｎ
個の入力アクセスモジュールおよび前記Ｍ個の出力アク
セスモジュールについて個別に割当てる手段とを備える
こともできる。これによりトラヒックの大きさにしたが
って最適な送信タイミングおよび受信タイミングを設定
することができる。
【００１６】また、前記入力アクセスモジュールは、収
容する複数の前記入力回線に到来する電気信号セルをそ
れぞれ波長の異なる光信号セルに変換する手段と、この
それぞれ波長の異なる光信号セルを合波する手段とを備
え、前記出力アクセスモジュールは、前記合波した光信
号を受信しこの光信号を前記それぞれ波長の異なる光信
号セルに分波する手段と、この分波したそれぞれ波長の
異なる光信号セルを電気信号セルに変換する手段とを備
えることが望ましい。
容する複数の前記入力回線に到来する電気信号セルをそ
れぞれ波長の異なる光信号セルに変換する手段と、この
それぞれ波長の異なる光信号セルを合波する手段とを備
え、前記出力アクセスモジュールは、前記合波した光信
号を受信しこの光信号を前記それぞれ波長の異なる光信
号セルに分波する手段と、この分波したそれぞれ波長の
異なる光信号セルを電気信号セルに変換する手段とを備
えることが望ましい。
【００１７】前記合波する手段と前記分波する手段と
は、リング形態のバスを介して接続されることが望まし
い。
は、リング形態のバスを介して接続されることが望まし
い。
【００１８】
【発明の実施の形態】発明の実施の形態を図１ないし図
４および図７、図１１を参照して説明する。図１は本発
明第一実施例のＡＴＭスイッチの構成図である。図２は
送信同期回路のブロック構成図である。図３は受信同期
回路のブロック構成図である。図４は送信タイミングと
受信タイミングとの関係を示すタイムチャートである。
図７は本発明第二実施例の上位制御部を示す図である。
図１１は本発明第四実施例の上位制御部を示す図であ
る。
４および図７、図１１を参照して説明する。図１は本発
明第一実施例のＡＴＭスイッチの構成図である。図２は
送信同期回路のブロック構成図である。図３は受信同期
回路のブロック構成図である。図４は送信タイミングと
受信タイミングとの関係を示すタイムチャートである。
図７は本発明第二実施例の上位制御部を示す図である。
図１１は本発明第四実施例の上位制御部を示す図であ
る。
【００１９】本発明は、入力回線１−１１〜１−４４に
到来するセルをそれぞれそのセルのヘッダに表示された
宛先にしたがって出力回線２−１１〜２−４４に振り分
けるＡＴＭスイッチである。
到来するセルをそれぞれそのセルのヘッダに表示された
宛先にしたがって出力回線２−１１〜２−４４に振り分
けるＡＴＭスイッチである。
【００２０】ここで、本発明の特徴とするところは、図
１に示すように、入力回線１−１１〜１−４４をそれぞ
れ収容する４個の入力アクセスモジュールＩＮ１〜ＩＮ
４と、出力回線２−１１〜２−４４をそれぞれ収容する
４個の出力アクセスモジュールＯＵＴ１〜ＯＵＴ４と、
この入力アクセスモジュールＩＮ１〜ＩＮ４および出力
アクセスモジュールＯＵＴ１〜ＯＵＴ４を連結する信号
線であるリング形態のバス６と、この入力アクセスモジ
ュールＩＮ１〜ＩＮ４および出力アクセスモジュールＯ
ＵＴ１〜ＯＵＴ４を同期させる同期手段である図２に示
す送信同期回路１３−１１〜１３−４４および図３に示
す受信同期回路１４−１１〜１４−４４とを備え、図４
に示すように、この受信同期回路１４−１１〜１４−４
４は、出力アクセスモジュールＯＵＴ１〜ＯＵＴ４につ
いて順次バス６からの受信タイミングを設定し、この送
信同期回路１３−１１〜１３−４４は、入力アクセスモ
ジュールＩＮ１〜ＩＮ４についてこの受信タイミングの
中で受信中の出力アクセスモジュールＯＵＴ１〜ＯＵＴ
４に宛てるバス６への送信タイミングを順次設定すると
ころにある。
１に示すように、入力回線１−１１〜１−４４をそれぞ
れ収容する４個の入力アクセスモジュールＩＮ１〜ＩＮ
４と、出力回線２−１１〜２−４４をそれぞれ収容する
４個の出力アクセスモジュールＯＵＴ１〜ＯＵＴ４と、
この入力アクセスモジュールＩＮ１〜ＩＮ４および出力
アクセスモジュールＯＵＴ１〜ＯＵＴ４を連結する信号
線であるリング形態のバス６と、この入力アクセスモジ
ュールＩＮ１〜ＩＮ４および出力アクセスモジュールＯ
ＵＴ１〜ＯＵＴ４を同期させる同期手段である図２に示
す送信同期回路１３−１１〜１３−４４および図３に示
す受信同期回路１４−１１〜１４−４４とを備え、図４
に示すように、この受信同期回路１４−１１〜１４−４
４は、出力アクセスモジュールＯＵＴ１〜ＯＵＴ４につ
いて順次バス６からの受信タイミングを設定し、この送
信同期回路１３−１１〜１３−４４は、入力アクセスモ
ジュールＩＮ１〜ＩＮ４についてこの受信タイミングの
中で受信中の出力アクセスモジュールＯＵＴ１〜ＯＵＴ
４に宛てるバス６への送信タイミングを順次設定すると
ころにある。
【００２１】図４に示すように、前記送信タイミング
は、入力アクセスモジュールＩＮ１〜ＩＮ４に対してそ
れぞれ均等に割当てられ、前記受信タイミングは、出力
アクセスモジュールＯＵＴ１〜ＯＵＴ４に対してそれぞ
れ均等に割当てられ、前記受信タイミングの長さは前記
送信タイミングの長さの４倍である。
は、入力アクセスモジュールＩＮ１〜ＩＮ４に対してそ
れぞれ均等に割当てられ、前記受信タイミングは、出力
アクセスモジュールＯＵＴ１〜ＯＵＴ４に対してそれぞ
れ均等に割当てられ、前記受信タイミングの長さは前記
送信タイミングの長さの４倍である。
【００２２】図２に示すように、入力アクセスモジュー
ルＩＮ１〜ＩＮ４の送信同期回路１３−１１〜１３−４
４には、入力回線１−１１〜１−４４に到来するセルを
その宛先毎に一時蓄積するバッファ１５を備えている。
ルＩＮ１〜ＩＮ４の送信同期回路１３−１１〜１３−４
４には、入力回線１−１１〜１−４４に到来するセルを
その宛先毎に一時蓄積するバッファ１５を備えている。
【００２３】本発明第二実施例では、図７に示すよう
に、入力アクセスモジュールＩＮ１〜ＩＮ４および出力
アクセスモジュールＯＵＴ１〜ＯＵＴ４の設置数（Ｎお
よびＭ）を検出する手段である上位制御部４０を備え、
この上位制御部４０は、この検出結果にしたがって前記
送信タイミングおよび前記受信タイミングを設定する。
に、入力アクセスモジュールＩＮ１〜ＩＮ４および出力
アクセスモジュールＯＵＴ１〜ＯＵＴ４の設置数（Ｎお
よびＭ）を検出する手段である上位制御部４０を備え、
この上位制御部４０は、この検出結果にしたがって前記
送信タイミングおよび前記受信タイミングを設定する。
【００２４】本発明第四実施例では、入力アクセスモジ
ュールＩＮ１〜ＩＮ４および出力アクセスモジュールＯ
ＵＴ１〜ＯＵＴ４のトラヒックをそれぞれ検出する手段
である上位制御部４０を備え、この上位制御部４０は、
この検出結果にしたがって前記送信タイミングおよび前
記受信タイミングの長さが入力アクセスモジュールＩＮ
１〜ＩＮ４および出力アクセスモジュールＯＵＴ１〜Ｏ
ＵＴ４について個別に割当てられる。
ュールＩＮ１〜ＩＮ４および出力アクセスモジュールＯ
ＵＴ１〜ＯＵＴ４のトラヒックをそれぞれ検出する手段
である上位制御部４０を備え、この上位制御部４０は、
この検出結果にしたがって前記送信タイミングおよび前
記受信タイミングの長さが入力アクセスモジュールＩＮ
１〜ＩＮ４および出力アクセスモジュールＯＵＴ１〜Ｏ
ＵＴ４について個別に割当てられる。
【００２５】送信同期回路１３−１１〜１３−４４およ
び受信同期回路１４−１１〜１４−４４の同期は、同期
モジュール３０で発生し、各同期回路に分配される同期
情報およびクロック信号を受信することにより行われ
る。
び受信同期回路１４−１１〜１４−４４の同期は、同期
モジュール３０で発生し、各同期回路に分配される同期
情報およびクロック信号を受信することにより行われ
る。
【００２６】また、入力アクセスモジュールＩＮ１〜Ｉ
Ｎ４は、収容する複数の入力回線１−１１〜１−４４に
到来する電気信号セルをそれぞれ波長の異なる光信号セ
ルに変換する手段である電気光変換器９−１１〜９−４
４と、このそれぞれ波長の異なる光信号セルを合波する
手段である光合波器７−１〜７−４とを備え、出力アク
セスモジュールＯＵＴ１〜ＯＵＴ４は、前記合波した光
信号を受信しこの光信号を前記それぞれ波長の異なる光
信号セルに分波する手段である光分波器８−１〜８−４
と、この分波したそれぞれ波長の異なる光信号セルを電
気信号セルに変換する手段である光電気変換器１０−１
１〜１０−４４とを備える。光合波器７−１〜７−４と
光分波器８−１〜８−４とは、リング形態のバス６を介
して接続される。
Ｎ４は、収容する複数の入力回線１−１１〜１−４４に
到来する電気信号セルをそれぞれ波長の異なる光信号セ
ルに変換する手段である電気光変換器９−１１〜９−４
４と、このそれぞれ波長の異なる光信号セルを合波する
手段である光合波器７−１〜７−４とを備え、出力アク
セスモジュールＯＵＴ１〜ＯＵＴ４は、前記合波した光
信号を受信しこの光信号を前記それぞれ波長の異なる光
信号セルに分波する手段である光分波器８−１〜８−４
と、この分波したそれぞれ波長の異なる光信号セルを電
気信号セルに変換する手段である光電気変換器１０−１
１〜１０−４４とを備える。光合波器７−１〜７−４と
光分波器８−１〜８−４とは、リング形態のバス６を介
して接続される。
【００２７】
【実施例】（第一実施例）本発明第一実施例を説明す
る。図１で符号ＩＮ１〜ＩＮ４までは入力アクセスモジ
ュール、符号ＯＵＴ１〜ＯＵＴ４までは出力アクセスモ
ジュール、符号６は入力アクセスモジュールＩＮ１〜Ｉ
Ｎ４と出力アクセスモジュールＯＵＴ１〜ＯＵＴ４の間
のデータを転送するリング形態のバスである。
る。図１で符号ＩＮ１〜ＩＮ４までは入力アクセスモジ
ュール、符号ＯＵＴ１〜ＯＵＴ４までは出力アクセスモ
ジュール、符号６は入力アクセスモジュールＩＮ１〜Ｉ
Ｎ４と出力アクセスモジュールＯＵＴ１〜ＯＵＴ４の間
のデータを転送するリング形態のバスである。
【００２８】入力アクセスモジュールＩＮ１〜ＩＮ４
は、基本スイッチ１２−１〜１２−４、電気光変換器９
−１１〜９−４４、光合波器７−１〜７−４および送信
同期回路１３−１１〜１３−４４から構成される。入力
アクセスモジュールＩＮ１では基本スイッチ１２−１か
ら出力される４個のセルが電気光変換器９−１１〜９−
１４によりそれぞれ異なる波長λ１〜λ４に変換され、
光合波器７−１でそれぞれλ１〜λ４の光信号を一つの
波長多重光信号に合波する。
は、基本スイッチ１２−１〜１２−４、電気光変換器９
−１１〜９−４４、光合波器７−１〜７−４および送信
同期回路１３−１１〜１３−４４から構成される。入力
アクセスモジュールＩＮ１では基本スイッチ１２−１か
ら出力される４個のセルが電気光変換器９−１１〜９−
１４によりそれぞれ異なる波長λ１〜λ４に変換され、
光合波器７−１でそれぞれλ１〜λ４の光信号を一つの
波長多重光信号に合波する。
【００２９】出力アクセスモジュールＯＵＴ１〜ＯＵＴ
４は、光電気変換器１０−１１〜１０−４４、光分波器
８−１〜８−４および受信同期回路１４−１１〜１４−
４４から構成される。出力アクセスモジュールＯＵＴ１
ではバス６から転送されてくる波長多重光信号を光分波
器８−１で分波し、光電気変換器１０−１１〜１０−４
４においてλ１〜λ４の光信号をそれぞれ４つの電気的
な信号に変換する。
４は、光電気変換器１０−１１〜１０−４４、光分波器
８−１〜８−４および受信同期回路１４−１１〜１４−
４４から構成される。出力アクセスモジュールＯＵＴ１
ではバス６から転送されてくる波長多重光信号を光分波
器８−１で分波し、光電気変換器１０−１１〜１０−４
４においてλ１〜λ４の光信号をそれぞれ４つの電気的
な信号に変換する。
【００３０】入力アクセスモジュールＩＮ１〜ＩＮ４と
出力アクセスモジュールＯＵＴ１〜ＯＵＴ４とはリング
形態のバス６で接続されている。入力アクセスモジュー
ルＩＮ１〜ＩＮ４から転送されたデータはバス６を経由
して出力アクセスモジュールＯＵＴ１〜ＯＵＴ４に転送
される。各アクセスモジュール間はフレーム同期をとっ
ており、バス６上の各入力アクセスモジュールＩＮ１〜
ＩＮ４は同期にしたがって送信することが可能であり、
各出力アクセスモジュールＯＵＴ１〜ＯＵＴ４は同期に
したがって受信することが可能である。
出力アクセスモジュールＯＵＴ１〜ＯＵＴ４とはリング
形態のバス６で接続されている。入力アクセスモジュー
ルＩＮ１〜ＩＮ４から転送されたデータはバス６を経由
して出力アクセスモジュールＯＵＴ１〜ＯＵＴ４に転送
される。各アクセスモジュール間はフレーム同期をとっ
ており、バス６上の各入力アクセスモジュールＩＮ１〜
ＩＮ４は同期にしたがって送信することが可能であり、
各出力アクセスモジュールＯＵＴ１〜ＯＵＴ４は同期に
したがって受信することが可能である。
【００３１】図１に示した入力アクセスモジュールＩＮ
１〜ＩＮ４では、基本スイッチ１２−１〜１２−４で振
り分けられた入力回線１−１１〜１−４４上のデータ
は、アドレスフィルタ４５、バッファ１５、順次カウン
タ５０、送信タイミングコントローラ５５からなる送信
同期回路１３−１１〜１３−４４において、データ送出
のタイミングが決定される。
１〜ＩＮ４では、基本スイッチ１２−１〜１２−４で振
り分けられた入力回線１−１１〜１−４４上のデータ
は、アドレスフィルタ４５、バッファ１５、順次カウン
タ５０、送信タイミングコントローラ５５からなる送信
同期回路１３−１１〜１３−４４において、データ送出
のタイミングが決定される。
【００３２】この送信同期回路１３−１１〜１３−４４
で送信を行うとき、順番に読出されたセルを送信タイミ
ングでバス６上に同期的に送信を行う。図５は入力アク
セスモジュールＩＮ１における宛先と波長との関係を示
すテーブルを示す図である。このとき、図５のスケジュ
ールテーブルに基づいて送信を行う。例えば、図４に示
すＡ→Ｅの送信タイミングにおいて、入力アクセスモジ
ュールＩＮ１が出力アクセスモジュールＯＵＴ１の出力
回線２−１１宛のセルを転送する場合には、基本スイッ
チ１２−１はそのセルを送信同期回路１３−１１にルー
ティングする。送信タイミングに送信同期回路１３−１
１から出力されたセルは電気光変換器９−１１によりλ
１の光信号セルに変換される。λ１の光信号セルに変換
されたセルは、図５に示すテーブルにしたがって出力回
線２−１１に転送される。
で送信を行うとき、順番に読出されたセルを送信タイミ
ングでバス６上に同期的に送信を行う。図５は入力アク
セスモジュールＩＮ１における宛先と波長との関係を示
すテーブルを示す図である。このとき、図５のスケジュ
ールテーブルに基づいて送信を行う。例えば、図４に示
すＡ→Ｅの送信タイミングにおいて、入力アクセスモジ
ュールＩＮ１が出力アクセスモジュールＯＵＴ１の出力
回線２−１１宛のセルを転送する場合には、基本スイッ
チ１２−１はそのセルを送信同期回路１３−１１にルー
ティングする。送信タイミングに送信同期回路１３−１
１から出力されたセルは電気光変換器９−１１によりλ
１の光信号セルに変換される。λ１の光信号セルに変換
されたセルは、図５に示すテーブルにしたがって出力回
線２−１１に転送される。
【００３３】図４に示すように、入力アクセスモジュー
ルＩＮ１〜ＩＮ４は送信タイミングＡ、Ｂ、Ｃ、Ｄを一
周期として順番に送信を行っている。また、受信の場合
には図４のタイムチャートにしたがって、受信タイミン
グＥ、Ｆ、Ｇ、Ｈの順番でセルを受信することができ
る。
ルＩＮ１〜ＩＮ４は送信タイミングＡ、Ｂ、Ｃ、Ｄを一
周期として順番に送信を行っている。また、受信の場合
には図４のタイムチャートにしたがって、受信タイミン
グＥ、Ｆ、Ｇ、Ｈの順番でセルを受信することができ
る。
【００３４】図３に示す受信同期回路１４−１１〜１４
−４４では、自分宛のセルが入力アクセスモジュールＩ
Ｎ１〜ＩＮ４（Ａ、Ｂ、Ｃ、Ｄ）から順次転送される受
信タイミングで図３のゲート回路５３が開き、Ａ、Ｂ、
Ｃ、Ｄのセルを順番に取り込むことができる。また、速
度変換用バッファ５９により出力回線２−１１〜２−４
４の回線速度に適合した速度でセルを出力することがで
きる。これらの受信および送信のタイミングは全て同期
的に行うものである。
−４４では、自分宛のセルが入力アクセスモジュールＩ
Ｎ１〜ＩＮ４（Ａ、Ｂ、Ｃ、Ｄ）から順次転送される受
信タイミングで図３のゲート回路５３が開き、Ａ、Ｂ、
Ｃ、Ｄのセルを順番に取り込むことができる。また、速
度変換用バッファ５９により出力回線２−１１〜２−４
４の回線速度に適合した速度でセルを出力することがで
きる。これらの受信および送信のタイミングは全て同期
的に行うものである。
【００３５】この入力アクセスモジュールＩＮ１〜ＩＮ
４、出力アクセスモジュールＯＵＴ１〜ＯＵＴ４間では
一切の競合制御も行わず、周期的にセルの送受信を可能
にしている。このことから分散的な配置で小規模から大
規模に拡張でき、高速性に優れている特徴がある。
４、出力アクセスモジュールＯＵＴ１〜ＯＵＴ４間では
一切の競合制御も行わず、周期的にセルの送受信を可能
にしている。このことから分散的な配置で小規模から大
規模に拡張でき、高速性に優れている特徴がある。
【００３６】（第二実施例）本発明第二実施例を図６な
いし図８を参照して説明する。図６は本発明第二実施例
のＡＴＭスイッチの構成図である。図７は上記のとおり
である。図８はアクセスモジュール数の変更に伴う送信
タイミングと受信タイミングとの関係を示すタイムチャ
ートである。
いし図８を参照して説明する。図６は本発明第二実施例
のＡＴＭスイッチの構成図である。図７は上記のとおり
である。図８はアクセスモジュール数の変更に伴う送信
タイミングと受信タイミングとの関係を示すタイムチャ
ートである。
【００３７】図６では、図１の構成に入力アクセスモジ
ュールＩＮ５と出力アクセスモジュールＯＵＴ５を各１
個増設した構成である。このように、入力アクセスモジ
ュールＩＮ１〜ＩＮ５と出力アクセスモジュールＯＵＴ
１〜ＯＵＴ５はリング形態のバス接続であり、フレーム
同期のタイミングを調整することにより、各アクセスモ
ジュールの増設および削減ができる。
ュールＩＮ５と出力アクセスモジュールＯＵＴ５を各１
個増設した構成である。このように、入力アクセスモジ
ュールＩＮ１〜ＩＮ５と出力アクセスモジュールＯＵＴ
１〜ＯＵＴ５はリング形態のバス接続であり、フレーム
同期のタイミングを調整することにより、各アクセスモ
ジュールの増設および削減ができる。
【００３８】図７を参照してフレーム同期のタイミング
調整を説明する。各アクセスモジュールを増設または減
設するとき、上位制御装置（コンピュータ）４０から変
更すべき送信および受信タイミング値を各アクセスモジ
ュールに転送（ダウンロード）し、各アクセスモジュー
ルの制御部５２および５７のファームウェアに書込む。
新しい送信および受信タイミングは、各アクセスモジュ
ールが受信している同期情報およびクロック信号にした
がって、ファームウェアから各アクセスモジュールで使
用すべきタイミング値に変更することができる。
調整を説明する。各アクセスモジュールを増設または減
設するとき、上位制御装置（コンピュータ）４０から変
更すべき送信および受信タイミング値を各アクセスモジ
ュールに転送（ダウンロード）し、各アクセスモジュー
ルの制御部５２および５７のファームウェアに書込む。
新しい送信および受信タイミングは、各アクセスモジュ
ールが受信している同期情報およびクロック信号にした
がって、ファームウェアから各アクセスモジュールで使
用すべきタイミング値に変更することができる。
【００３９】上位制御部４０は、周期的にアクセスモジ
ュールの設置数情報を収集しており、設置数に変化があ
ると速やかに変更すべき送信および受信タイミング値を
各アクセスモジュールに転送する。
ュールの設置数情報を収集しており、設置数に変化があ
ると速やかに変更すべき送信および受信タイミング値を
各アクセスモジュールに転送する。
【００４０】図８（ａ）は入力アクセスモジュールＩＮ
１〜ＩＮ４および出力アクセスモジュールＯＵＴ１〜Ｏ
ＵＴ４による送信および受信タイミングであり、図８
（ｂ）は入力アクセスモジュールＩＮ１〜ＩＮ５および
出力アクセスモジュールＯＵＴ１〜ＯＵＴ５による送信
および受信タイミングである。
１〜ＩＮ４および出力アクセスモジュールＯＵＴ１〜Ｏ
ＵＴ４による送信および受信タイミングであり、図８
（ｂ）は入力アクセスモジュールＩＮ１〜ＩＮ５および
出力アクセスモジュールＯＵＴ１〜ＯＵＴ５による送信
および受信タイミングである。
【００４１】図８からわかるように、図８（ａ）および
（ｂ）ではクロック信号および同期情報は同一である。
すなわち、各ファームウェアは事前に、使用できる各ア
クセスモジュールの組合せ分のタイミング情報をあらか
じめ保持している。そのため、クロック信号および同期
情報はそのままにしておき、上位からのコマンドのみで
タイミングの切替えを行うことができる。
（ｂ）ではクロック信号および同期情報は同一である。
すなわち、各ファームウェアは事前に、使用できる各ア
クセスモジュールの組合せ分のタイミング情報をあらか
じめ保持している。そのため、クロック信号および同期
情報はそのままにしておき、上位からのコマンドのみで
タイミングの切替えを行うことができる。
【００４２】（第三実施例）本発明第三実施例を図９お
よび図１０を参照して説明する。図９は本発明第三実施
例のＡＴＭスイッチの構成図である。図１０は本発明第
一実施例および本発明第三実施例の送信および受信タイ
ミングを示すタイムチャートである。
よび図１０を参照して説明する。図９は本発明第三実施
例のＡＴＭスイッチの構成図である。図１０は本発明第
一実施例および本発明第三実施例の送信および受信タイ
ミングを示すタイムチャートである。
【００４３】本発明第三実施例では、入力アクセスモジ
ュール数と出力アクセスモジュール数とが等しくない場
合を説明する。図９では、３個の入力アクセスモジュー
ルＩＮ２〜ＩＮ４および５個の出力アクセスモジュール
ＯＵＴ１〜ＯＵＴ５を用いて設置数を非対称にした場合
の構成を示している。この構成は加入者系交換機のよう
に、入力ポートの数が出力ポートの数より多い場合のよ
うなときに有効である。
ュール数と出力アクセスモジュール数とが等しくない場
合を説明する。図９では、３個の入力アクセスモジュー
ルＩＮ２〜ＩＮ４および５個の出力アクセスモジュール
ＯＵＴ１〜ＯＵＴ５を用いて設置数を非対称にした場合
の構成を示している。この構成は加入者系交換機のよう
に、入力ポートの数が出力ポートの数より多い場合のよ
うなときに有効である。
【００４４】図９の構成における送信および受信タイミ
ングを図１０に示す。例えば、対称の構成（図１の構
成）から非対称の構成に変化する場合においても、本発
明第二実施例で説明したように、上位制御装置４０から
フレーム同期のタイミング値をファームウェアにダウン
ロードすることにより、図１０に示すように対応が可能
となる。
ングを図１０に示す。例えば、対称の構成（図１の構
成）から非対称の構成に変化する場合においても、本発
明第二実施例で説明したように、上位制御装置４０から
フレーム同期のタイミング値をファームウェアにダウン
ロードすることにより、図１０に示すように対応が可能
となる。
【００４５】（第四実施例）本発明第四実施例を図１１
および図１２を参照して説明する。図１１は本発明第四
実施例の上位制御部を示す図である。図１２は本発明第
四実施例の送信および受信タイミングを示す図である。
および図１２を参照して説明する。図１１は本発明第四
実施例の上位制御部を示す図である。図１２は本発明第
四実施例の送信および受信タイミングを示す図である。
【００４６】本発明第四実施例では、上位制御部４０は
周期的に各アクセスモジュールのトラヒック情報を収集
している。このトラヒック情報にしたがって、図１２に
示すように、送信および受信タイミングを各アクセスモ
ジュール毎に個別に割当てる。図１２は、図１に示した
構成を例にしている。
周期的に各アクセスモジュールのトラヒック情報を収集
している。このトラヒック情報にしたがって、図１２に
示すように、送信および受信タイミングを各アクセスモ
ジュール毎に個別に割当てる。図１２は、図１に示した
構成を例にしている。
【００４７】図１２（ａ）は送信タイミングが入力アク
セスモジュールＩＮ１（Ａ）で最も長く、次に、入力ア
クセスモジュールＩＮ２（Ｂ）で長く、入力アクセスモ
ジュールＩＮ３（Ｃ）およびＩＮ４（Ｄ）は等しい例で
ある。すなわち、入力アクセスモジュールＩＮ１から送
信されるトラヒックが最も大きく、次に、入力アクセス
モジュールＩＮ２から送信されるトラヒックが大きく、
入力アクセスモジュールＩＮ３およびＩＮ４のトラヒッ
クは比較的小さくて均等である場合には、図１２（ａ）
に示すように送信タイミングを割当てることができる。
セスモジュールＩＮ１（Ａ）で最も長く、次に、入力ア
クセスモジュールＩＮ２（Ｂ）で長く、入力アクセスモ
ジュールＩＮ３（Ｃ）およびＩＮ４（Ｄ）は等しい例で
ある。すなわち、入力アクセスモジュールＩＮ１から送
信されるトラヒックが最も大きく、次に、入力アクセス
モジュールＩＮ２から送信されるトラヒックが大きく、
入力アクセスモジュールＩＮ３およびＩＮ４のトラヒッ
クは比較的小さくて均等である場合には、図１２（ａ）
に示すように送信タイミングを割当てることができる。
【００４８】図１２（ｂ）は受信タイミングが出力アク
セスモジュールＯＵＴ１（Ｅ）で長い例である。すなわ
ち、各入力アクセスモジュールＩＮ１〜ＩＮ４から出力
アクセスモジュールＯＵＴ１に転送するトラヒックが他
の出力アクセスモジュールＯＵＴ２〜ＯＵＴ４に比較し
て大きい場合には、図１２（ｂ）に示すように受信タイ
ミングを割当てることができる。
セスモジュールＯＵＴ１（Ｅ）で長い例である。すなわ
ち、各入力アクセスモジュールＩＮ１〜ＩＮ４から出力
アクセスモジュールＯＵＴ１に転送するトラヒックが他
の出力アクセスモジュールＯＵＴ２〜ＯＵＴ４に比較し
て大きい場合には、図１２（ｂ）に示すように受信タイ
ミングを割当てることができる。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
（１）スイッチ規模が大規模になった場合にもリンク数
を削減でき、（２）分散的配置をとるために小規模から
大規模なスイッチ構成を可能にし、（３）各アクセスモ
ジュール間を周期的な制御のみで競合制御も行わないこ
とを可能にすることができる。このためフレキシブルな
スイッチ構成を可能にした高速ＡＴＭスイッチを実現す
ることができる。
（１）スイッチ規模が大規模になった場合にもリンク数
を削減でき、（２）分散的配置をとるために小規模から
大規模なスイッチ構成を可能にし、（３）各アクセスモ
ジュール間を周期的な制御のみで競合制御も行わないこ
とを可能にすることができる。このためフレキシブルな
スイッチ構成を可能にした高速ＡＴＭスイッチを実現す
ることができる。
【００５０】また、時分割多重と波長多重とを併用した
ことにより、信号フレームの構成がシンプルになり同期
回路を簡単化することができるとともに、光波長数が出
力ポート数分で済み、各アクセスモジュールで同じ波長
が使用できるため、装置コストを低減することができ
る。
ことにより、信号フレームの構成がシンプルになり同期
回路を簡単化することができるとともに、光波長数が出
力ポート数分で済み、各アクセスモジュールで同じ波長
が使用できるため、装置コストを低減することができ
る。
【図１】本発明第一実施例のＡＴＭスイッチの構成図。
【図２】送信同期回路のブロック構成図。
【図３】受信同期回路のブロック構成図。
【図４】送信タイミングと受信タイミングとの関係を示
すタイムチャート。
すタイムチャート。
【図５】入力アクセスモジュールにおける宛先と波長と
の関係を示すテーブルを示す図。
の関係を示すテーブルを示す図。
【図６】本発明第二実施例のＡＴＭスイッチの構成図。
【図７】本発明第二実施例の上位制御部を示す図。
【図８】アクセスモジュール数の変更に伴う送信タイミ
ングと受信タイミングとの関係を示すタイムチャート。
ングと受信タイミングとの関係を示すタイムチャート。
【図９】本発明第三実施例のＡＴＭスイッチの構成図。
【図１０】本発明第一実施例および本発明第三実施例の
送信および受信タイミングを示すタイムチャート。
送信および受信タイミングを示すタイムチャート。
【図１１】本発明第四実施例の上位制御部を示す図。
【図１２】本発明第四実施例の送信および受信タイミン
グを示す図。
グを示す図。
【図１３】従来のＡＴＭスイッチにおける４×４基本ス
イッチの構成を示す図。
イッチの構成を示す図。
【図１４】複数のＡＴＭスイッチを用いた大規模ＡＴＭ
スイッチを示す図。
スイッチを示す図。
１−１〜１−４、１−１１〜１−４４ 入力回線
２−１〜２−４、２−１１〜２−４４ 出力回線
５−１１〜５−２４ 信号線
６ バス
７−１〜７−４ 光合波器
８−１〜８−４ 光分波器
９−１１〜９−４４ 電気光変換器
１０−１１〜１０−４４ 光電気変換器
１２−１〜１２−４ 基本スイッチ
１３−１１〜１３−４４ 送信同期回路
１４−１１〜１４−４４ 受信同期回路
１５ バッファ
２０−１〜２０−４ 入力バッファ
３０ 同期モジュール
４０ 上位制御部
４４、４５ アドレスフィルタ
５０ 順次カウンタ
５２、５７ 制御部
５３ ゲート回路
５５ 送信タイミングコントローラ
５６ 受信タイミングコントローラ
５９ 速度変換用バッファ
６０ クロスポイント
７０ アービトレーション回路
ＩＮ１〜ＩＮ５ 入力アクセスモジュール
ＯＵＴ１〜ＯＵＴ５ 出力アクセスモジュール
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−112520（ＪＰ，Ａ)
特開 平９−307553（ＪＰ，Ａ)
特開 平７−30933（ＪＰ，Ａ)
特開 平８−65314（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/28
H04Q 3/00
Claims (7)
- 【請求項１】 複数の入力回線に到来するセルをそれぞ
れそのセルのヘッダに表示された宛先にしたがって複数
の出力回線に振り分けるＡＴＭスイッチにおいて、 前記複数の入力回線をそれぞれ１以上収容するＮ個の入
力アクセスモジュールと、前記複数の出力回線をそれぞ
れ１以上収容するＭ個の出力アクセスモジュールと、こ
の入力アクセスモジュールおよび出力アクセスモジュー
ルを連結する信号線と、この入力アクセスモジュールお
よび出力アクセスモジュールを同期させる同期手段とを
備え、 この同期手段は、前記出力アクセスモジュールについて
は順次前記信号線からの受信タイミングを設定する手段
と、前記入力アクセスモジュールについてはこの受信タ
イミングの中で受信中の出力アクセスモジュールに宛て
る前記信号線への送信タイミングを順次設定する手段と
を含むことを特徴とするＡＴＭスイッチ。 - 【請求項２】 前記送信タイミングは、前記Ｎ個の入力
アクセスモジュールに対してそれぞれ均等に割当てら
れ、前記受信タイミングは、前記Ｍ個の出力アクセスモ
ジュールに対してそれぞれ均等に割当てられ、前記受信
タイミングの長さは前記送信タイミングの長さのＮ倍で
ある請求項１記載のＡＴＭスイッチ。 - 【請求項３】 前記入力アクセスモジュールには、前記
入力回線に到来するセルをその宛先毎に一時蓄積するバ
ッファを備えた請求項１記載のＡＴＭスイッチ。 - 【請求項４】 前記入力アクセスモジュールおよび前記
出力アクセスモジュールの設置数（ＮおよびＭ）を検出
する手段と、この検出結果にしたがって前記送信タイミ
ングおよび前記受信タイミングを設定する手段とを備え
た請求項１または２記載のＡＴＭスイッチ。 - 【請求項５】 前記Ｎ個の入力アクセスモジュールおよ
び前記Ｍ個の出力アクセスモジュールのトラヒックをそ
れぞれ検出する手段と、この検出結果にしたがって前記
送信タイミングおよび前記受信タイミングの長さを前記
Ｎ個の入力アクセスモジュールおよび前記Ｍ個の出力ア
クセスモジュールについて個別に割当てる手段とを備え
た請求項１記載のＡＴＭスイッチ。 - 【請求項６】 前記入力アクセスモジュールは、収容す
る複数の前記入力回線に到来する電気信号セルをそれぞ
れ波長の異なる光信号セルに変換する手段と、このそれ
ぞれ波長の異なる光信号セルを合波する手段とを備え、 前記出力アクセスモジュールは、前記合波した光信号を
受信しこの光信号を前記それぞれ波長の異なる光信号セ
ルに分波する手段と、この分波したそれぞれ波長の異な
る光信号セルを電気信号セルに変換する手段とを備えた
請求項１記載のＡＴＭスイッチ。 - 【請求項７】 前記合波する手段と前記分波する手段と
は、リング形態のバスを介して接続された請求項６記載
のＡＴＭスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31235997A JP3476664B2 (ja) | 1997-11-13 | 1997-11-13 | Ａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31235997A JP3476664B2 (ja) | 1997-11-13 | 1997-11-13 | Ａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145982A JPH11145982A (ja) | 1999-05-28 |
| JP3476664B2 true JP3476664B2 (ja) | 2003-12-10 |
Family
ID=18028308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31235997A Expired - Fee Related JP3476664B2 (ja) | 1997-11-13 | 1997-11-13 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3476664B2 (ja) |
-
1997
- 1997-11-13 JP JP31235997A patent/JP3476664B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145982A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303077A (en) | Optical switch and switching module therefor | |
| EP1699257B1 (en) | Switch for integrated telecommunication networks. | |
| US5757806A (en) | Data multiplexing system having at least one low-speed interface circuit connected to a bus | |
| US6934471B1 (en) | Photonic switch using time-slot interchange | |
| JP3037808B2 (ja) | 光集信装置 | |
| JPH02198246A (ja) | セル交換装置 | |
| JPH05114892A (ja) | 光インタフエース方式 | |
| JP3476664B2 (ja) | Ａｔｍスイッチ | |
| JP3504482B2 (ja) | Ａｔｍ交換装置 | |
| JPH06292246A (ja) | 光クロスコネクトシステム | |
| JPH05327777A (ja) | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ | |
| JP2902215B2 (ja) | Ａｔｍセルの多重方法および装置 | |
| JP3434671B2 (ja) | Ａｔｍセル交換装置 | |
| JP3476669B2 (ja) | Ａｔｍ交換装置 | |
| JP2741110B2 (ja) | スイッチングシステム | |
| JP3031610B2 (ja) | Ａｔｍスイッチ | |
| JP2773757B2 (ja) | Ａｔｍセル多重装置 | |
| JP2000244951A (ja) | 光クロスコネクト装置 | |
| JPH0666981B2 (ja) | 波長多重信号用光スイツチ | |
| JPH08293871A (ja) | 光ａｔｍスイッチ | |
| JP3545634B2 (ja) | パケット交換装置 | |
| JPH07143135A (ja) | Ａｔｍスイッチ装置 | |
| JPH0630029A (ja) | 光ａｔｍ交換通話路 | |
| JPH0779247A (ja) | クロスコネクト装置 | |
| JPS6362432A (ja) | パケツト交換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |