RU2746888C1 - Differential stage on complete field transistors with increased temperature stability of the static mode - Google Patents
Differential stage on complete field transistors with increased temperature stability of the static mode Download PDFInfo
- Publication number
- RU2746888C1 RU2746888C1 RU2020134402A RU2020134402A RU2746888C1 RU 2746888 C1 RU2746888 C1 RU 2746888C1 RU 2020134402 A RU2020134402 A RU 2020134402A RU 2020134402 A RU2020134402 A RU 2020134402A RU 2746888 C1 RU2746888 C1 RU 2746888C1
- Authority
- RU
- Russia
- Prior art keywords
- junction
- control
- field
- effect transistor
- input field
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителях (ОУ), компараторах, мостовых усилителях мощности и т.п., в т.ч. работающих при низких температурах и воздействии радиации.The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals, in the structure of analog microcircuits for various functional purposes, for example, operational amplifiers (OA), comparators, bridge power amplifiers, etc., incl. working at low temperatures and exposure to radiation.
Известны схемы дифференциальных каскадов (ДК) на комплементарных транзисторах с управляющим p-n переходом (JFet) [1-9], которые стали основой многих аналоговых устройств с малым уровнем шумов.Known schemes of differential stages (DC) on complementary transistors with a control pn junction (JFet) [1-9], which became the basis of many analog devices with low noise.
Для работы при низких температурах и жестких ограничениях на уровень шумов перспективно использование JFet полевых транзисторов [10-13]. ДК данного класса активно применяются в структуре малошумящих аналоговых интерфейсов для обработки сигналов датчиков [12]. For operation at low temperatures and severe restrictions on the noise level, the use of JFet field-effect transistors is promising [10-13]. DCs of this class are actively used in the structure of low-noise analog interfaces for processing sensor signals [12].
Ближайшим прототипом (фиг. 1) заявляемого устройства является дифференциальный каскад, описанный в патенте RU 2710296, fig.2, 2019г., который содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 входные полевые транзисторы с управляющим p-n переходом, истоки которых объединены, третий 5 и четвертый 6 входные полевые транзисторы с управляющим p-n переходом, истоки которых соединены друг с другом, причем затвор первого 3 и затвор третьего 5 входных полевых транзисторов с управляющим p-n переходом подключены к первому 1 входу устройства, а затвор второго 4 и затвор четвертого 6 входных полевых транзисторов с управляющим p-n переходом связаны со вторым 2 входом устройства, первый 7 токовый выход устройства, согласованный с первой 8 шиной источника питания и подключенный к стоку первого 3 входного полевого транзистора с управляющим p-n переходом, второй 9 токовый выход устройства, согласованный с первой 8 шиной источника питания и подключенный к стоку второго 4 входного полевого транзистора с управляющим p-n переходом, третий 10 токовый выход устройства, связанный со стоком третьего 5 входного полевого транзистора с управляющим p-n переходом, четвертый 11 токовый выход устройства, связанный со стоком четвертого 6 входного полевого транзистора с управляющим p-n переходом, третий 12 вспомогательный полевой транзистор с управляющим p-n переходом, исток которого соединен с объединенными истоками первого 3 и второго 4 входных полевых транзисторов с управляющим p-n переходом через первый 13 вспомогательный резистор, второй 14 вспомогательный полевой транзистор с управляющим p-n переходом и второй 15 вспомогательный резистор.The closest prototype (Fig. 1) of the claimed device is a differential cascade described in patent RU 2710296, fig. 2, 2019, which contains the first 1 and second 2 inputs of the device, the first 3 and second 4 input field-effect transistors with a control pn junction, sources which are combined, the third 5 and fourth 6 input field-effect transistors with a control pn junction, the sources of which are connected to each other, and the gate of the first 3 and the gate of the third 5 input field-effect transistors with a control pn junction are connected to the first 1 input of the device, and the gate of the second 4 and the gate of the fourth 6 input field-effect transistors with a control pn junction are connected to the second 2 input of the device, the first 7 current output of the device, matched with the first 8 bus of the power supply and connected to the drain of the first 3 input field-effect transistor with a control pn junction, the second 9 is the current output of the device, matched to the first 8 bus of the power supply and connected to the drain of the second 4 input fields th transistor with a control pn junction, the third 10 current output of the device, connected to the drain of the third 5 input field-effect transistor with a control pn junction, the fourth 11 current output of the device, connected to the drain of the fourth 6 input field-effect transistor with a control pn junction, the third 12 auxiliary field-effect transistor with a control pn junction, the source of which is connected to the combined sources of the first 3 and second 4 input field-effect transistors with a control pn junction through the first 13 auxiliary resistor, the second 14 auxiliary field-effect transistor with a control pn junction and the second 15 auxiliary resistor.
Существенный недостаток известного ДК фиг. 1 состоит в том, что статический режим его входных полевых транзисторов (ПТ) изменяется под влиянием низких и повышенных температур. Это приводит к изменению в крутизны ДК, отрицательно сказывается на основных статических и динамических параметрах ДК (систематической составляющей напряжения смещения нуля, коэффициенте ослабления входных синфазных сигналов ДК (Кос.сф), коэффициенте подавления помех по шинам питания (Кпп), коэффициенте усиления по напряжению). Эти эффекты становится источником дополнительных погрешностей ДК при усилении малых сигналов.A significant drawback of the known DC in FIG. 1 is that the static mode of its input field-effect transistors (FET) changes under the influence of low and high temperatures. This leads to a change in the steepness of the DC, negatively affects the main static and dynamic parameters of the DC (the systematic component of the zero bias voltage, the attenuation coefficient of the input common-mode signals of the DC (K os.sf ), the noise suppression coefficient on the power buses (K pp ), the gain by voltage). These effects become a source of additional DC errors when amplifying small signals.
Основная задача предполагаемого изобретения состоит в создании условий, при которых в ДК фиг. 2 обеспечивается более высокая стабильность статического режима входных транзисторов при воздействии отрицательных температур. The main object of the proposed invention is to create conditions under which in the DC of FIG. 2 provides a higher stability of the static mode of the input transistors when exposed to negative temperatures.
Поставленная задача решается тем, что в дифференциальном каскаде фиг. 1, содержащем первый 1 и второй 2 входы устройства, первый 3 и второй 4 входные полевые транзисторы с управляющим p-n переходом, истоки которых объединены, третий 5 и четвертый 6 входные полевые транзисторы с управляющим p-n переходом, истоки которых соединены друг с другом, причем затвор первого 3 и затвор третьего 5 входных полевых транзисторов с управляющим p-n переходом подключены к первому 1 входу устройства, а затвор второго 4 и затвор четвертого 6 входных полевых транзисторов с управляющим p-n переходом связаны со вторым 2 входом устройства, первый 7 токовый выход устройства, согласованный с первой 8 шиной источника питания и подключенный к стоку первого 3 входного полевого транзистора с управляющим p-n переходом, второй 9 токовый выход устройства, согласованный с первой 8 шиной источника питания и подключенный к стоку второго 4 входного полевого транзистора с управляющим p-n переходом, третий 10 токовый выход устройства, связанный со стоком третьего 5 входного полевого транзистора с управляющим p-n переходом, четвертый 11 токовый выход устройства, связанный со стоком четвертого 6 входного полевого транзистора с управляющим p-n переходом, третий 12 вспомогательный полевой транзистор с управляющим p-n переходом, исток которого соединен с объединенными истоками первого 3 и второго 4 входных полевых транзисторов с управляющим p-n переходом через первый 13 вспомогательный резистор, второй 14 вспомогательный полевой транзистор с управляющим p-n переходом и второй 15 вспомогательный резистор, предусмотрены новые элементы и связи - третий 10 и четвертый 11 токовые выходы устройства согласованы с первой 8 шиной источника питания, затвор третьего 12 вспомогательного полевого транзистора с управляющим p-n переходом подключен к объединенными истокам третьего 5 и четвертого 6 входных полевых транзисторов с управляющим p-n переходом, а его сток согласован со второй 16 шиной источника питания, исток второго 14 вспомогательного полевого транзистора с управляющим p-n переходом связан с объединенными истоками третьего 5 и четвертого 6 входных полевых транзисторов с управляющим p-n переходом через второй 15 вспомогательный резистор, затвор второго 14 вспомогательного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 3 и второго 4 входных полевых транзисторов с управляющим p-n переходом, а сток второго 14 вспомогательного полевого транзистора с управляющим p-n переходом подключен ко второй 16 шине источника питания. The problem is solved by the fact that in the differential stage of FIG. 1, containing the first 1 and second 2 inputs of the device, the first 3 and second 4 input field-effect transistors with a control pn junction, the sources of which are combined, the third 5 and fourth 6 input field-effect transistors with a control pn junction, the sources of which are connected to each other, and the gate of the first 3 and the gate of the third 5 input field-effect transistors with a control pn junction are connected to the first 1 input of the device, and the gate of the second 4 and the gate of the fourth 6 input field-effect transistors with a control pn junction are connected to the second 2 input of the device, the first 7 current output of the device, matched with the first 8 bus of the power supply and connected to the drain of the first 3 input field-effect transistor with a control pn junction, the second 9 is the current output of the device, matched with the first 8 bus of the power supply and connected to the drain of the second 4 input field-effect transistor with a control pn junction, the third 10 is a current output device connected to the drain of the third 5 input field-effect transistor torus with a control pn junction, the fourth 11 current output of the device connected to the drain of the fourth 6 input field-effect transistor with a control pn junction, the third 12 auxiliary field-effect transistor with a control pn junction, the source of which is connected to the combined sources of the first 3 and second 4 input field-effect transistors with control pn junction through the first 13 auxiliary resistor, the second 14 auxiliary field-effect transistor with the control pn junction and the second 15 auxiliary resistor, new elements and connections are provided - the third 10 and the fourth 11 current outputs of the device are matched with the first 8 bus of the power source, the gate of the third 12 auxiliary a field-effect transistor with a control pn junction is connected to the combined sources of the third 5 and fourth 6 input field-effect transistors with a control pn junction, and its drain is matched with the second 16 bus of the power supply, the source of the second 14 auxiliary field-effect transistor with a control pn lane The input is connected to the combined sources of the third 5 and fourth 6 input field-effect transistors with a control pn junction through the second 15 auxiliary resistor, the gate of the second 14 auxiliary field-effect transistor with a control pn junction is connected to the combined sources of the first 3 and second 4 input field-effect transistors with a control pn junction, and the drain of the second 14 auxiliary pn junction field-effect transistor is connected to the second 16 bus of the power supply.
На чертеже фиг. 1 представлена схема ДК-прототипа по патенту RU 2710296, fig.2, 2019 г., а на чертеже фиг. 2 - схема заявляемого дифференциального каскада в соответствии с формулой изобретения. In the drawing, FIG. 1 shows a diagram of a prototype DC according to the patent RU 2710296, fig. 2, 2019, and in the drawing, FIG. 2 is a diagram of the inventive differential stage in accordance with the claims.
На чертеже фиг.3 приведена схема для моделирования заявляемого ДК фиг. 2 в среде LTspice на моделях JFET транзисторов АО «Интеграл» при t=27°C, R1=R2=10 кОм.In the drawing, Fig. 3 shows a diagram for modeling the inventive DC in Fig. 2 in LTspice environment on models of JFET transistors of JSC "Integral" at t = 27 ° C, R1 = R2 = 10 kOhm.
На чертеже фиг. 4 показаны результаты компьютерного моделирования температурной зависимости тока в резисторе R2 ДК фиг. 3 при R1=10 кОм, R2= 2 кОм, 10 кОм, 20 кОм, 200 кОм в среде LTspice на моделях JFET транзисторов АО «Интеграл» (г. Минск). In the drawing, FIG. 4 shows the results of computer simulation of the temperature dependence of the current in the resistor R2 of the DC in FIG. 3 at R1 = 10 kOhm, R2 = 2 kOhm, 10 kOhm, 20 kOhm, 200 kOhm in LTspice environment on models of JFET transistors of JSC "Integral" (Minsk).
На чертеже фиг. 5 представлены результаты компьютерного моделирования температурной зависимости тока в резисторе R1 ДК фиг. 3 при R1=2 кОм=const, R2= 2 кОм, 10 кОм, 20 кОм, 200 кОм в среде LTspice на моделях JFET транзисторов АО «Интеграл» (г. Минск). In the drawing, FIG. 5 shows the results of computer simulation of the temperature dependence of the current in the resistor R1 DC in FIG. 3 at R1 = 2 kOhm = const, R2 = 2 kOhm, 10 kOhm, 20 kOhm, 200 kOhm in LTspice environment on models of JFET transistors of JSC "Integral" (Minsk).
На чертеже фиг. 6 показаны результаты компьютерного моделирования температурной зависимости тока в резисторе R2 ДК фиг. 3 при R1=100 кОм=const, R2= 100 кОм, 10 кОм, 20 кОм, 200 кОм в среде LTspice на моделях JFET транзисторов АО «Интеграл» (г. Минск). In the drawing, FIG. 6 shows the results of computer simulation of the temperature dependence of the current in the resistor R2 of the DC in FIG. 3 at R1 = 100 kOhm = const, R2 = 100 kOhm, 10 kOhm, 20 kOhm, 200 kOhm in LTspice environment on models of JFET transistors of JSC "Integral" (Minsk).
На чертеже фиг. 7 приведено компьютерное моделирование температурной зависимости тока в резисторе R1 ДК фиг. 3 при R1 = 10 кОм, R2 = 2 кОм в среде LTspice на моделях JFET транзисторов АО «Интеграл» (г. Минск).In the drawing, FIG. 7 shows a computer simulation of the temperature dependence of the current in the resistor R1 DC of FIG. 3 at R1 = 10 kOhm, R2 = 2 kOhm in LTspice environment on models of JFET transistors of JSC "Integral" (Minsk).
Дифференциальный каскад на комплементарных полевых транзисторах с повышенной температурной стабильностью статического режима фиг. 2 содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 входные полевые транзисторы с управляющим p-n переходом, истоки которых объединены, третий 5 и четвертый 6 входные полевые транзисторы с управляющим p-n переходом, истоки которых соединены друг с другом, причем затвор первого 3 и затвор третьего 5 входных полевых транзисторов с управляющим p-n переходом подключены к первому 1 входу устройства, а затвор второго 4 и затвор четвертого 6 входных полевых транзисторов с управляющим p-n переходом связаны со вторым 2 входом устройства, первый 7 токовый выход устройства, согласованный с первой 8 шиной источника питания и подключенный к стоку первого 3 входного полевого транзистора с управляющим p-n переходом, второй 9 токовый выход устройства, согласованный с первой 8 шиной источника питания и подключенный к стоку второго 4 входного полевого транзистора с управляющим p-n переходом, третий 10 токовый выход устройства, связанный со стоком третьего 5 входного полевого транзистора с управляющим p-n переходом, четвертый 11 токовый выход устройства, связанный со стоком четвертого 6 входного полевого транзистора с управляющим p-n переходом, третий 12 вспомогательный полевой транзистор с управляющим p-n переходом, исток которого соединен с объединенными истоками первого 3 и второго 4 входных полевых транзисторов с управляющим p-n переходом через первый 13 вспомогательный резистор, второй 14 вспомогательный полевой транзистор с управляющим p-n переходом и второй 15 вспомогательный резистор. Третий 10 и четвертый 11 токовые выходы устройства согласованы с первой 8 шиной источника питания, затвор третьего 12 вспомогательного полевого транзистора с управляющим p-n переходом подключен к объединенными истокам третьего 5 и четвертого 6 входных полевых транзисторов с управляющим p-n переходом, а его сток согласован со второй 16 шиной источника питания, исток второго 14 вспомогательного полевого транзистора с управляющим p-n переходом связан с объединенными истоками третьего 5 и четвертого 6 входных полевых транзисторов с управляющим p-n переходом через второй 15 вспомогательный резистор, затвор второго 14 вспомогательного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 3 и второго 4 входных полевых транзисторов с управляющим p-n переходом, а сток второго 14 вспомогательного полевого транзистора с управляющим p-n переходом подключен ко второй 16 шине источника питания. The differential stage based on complementary field-effect transistors with increased static temperature stability of FIG. 2 contains the first 1 and second 2 inputs of the device, the first 3 and second 4 input field-effect transistors with a control pn junction, the sources of which are combined, the third 5 and fourth 6 input field-effect transistors with a control pn junction, the sources of which are connected to each other, and the gate of the first 3 and the gate of the third 5 input field-effect transistors with a control pn junction are connected to the first 1 input of the device, and the gate of the second 4 and the gate of the fourth 6 input field-effect transistors with a control pn junction are connected to the second 2 input of the device, the first 7 current output of the device, matched with the first 8 by the power supply bus and connected to the drain of the first 3 input field-effect transistor with a control pn junction, the second 9 is the current output of the device, matched with the first 8 bus of the power supply and connected to the drain of the second 4 input field-effect transistor with a control pn junction, the third 10 current output of the device connected to the drain of the third 5 input field effect transistor and with a control pn junction, the fourth 11 current output of the device, connected to the drain of the fourth 6 input field-effect transistor with a control pn junction, the third 12 auxiliary field-effect transistor with a control pn junction, the source of which is connected to the combined sources of the first 3 and second 4 input field-effect transistors with control pn junction through the first 13 auxiliary resistor, the second 14 auxiliary field-effect transistor with a control pn junction and the second 15 auxiliary resistor. The third 10 and fourth 11 current outputs of the device are matched with the first 8 bus of the power source, the gate of the third 12 auxiliary field-effect transistor with a control pn junction is connected to the combined sources of the third 5 and fourth 6 input field-effect transistors with a control pn junction, and its drain is matched with the second 16 power supply bus, the source of the second 14 auxiliary field-effect transistor with a control pn junction is connected to the combined sources of the third 5 and fourth 6 input field-effect transistors with a control pn junction through the second 15 auxiliary resistor, the gate of the second 14 auxiliary field-effect transistor with a control pn junction is connected to the combined sources the first 3 and second 4 input field-effect transistors with a control pn junction, and the drain of the second 14 auxiliary field-effect transistor with a control pn junction is connected to the second 16 bus of the power supply.
На чертеже фиг.2 элементы 17, 18, 19 и 20 моделируют свойства нагрузки ДК, которые подключаются к соответствующим токовым выходам устройства 7, 9, 10, 11. In the drawing of figure 2,
Рассмотрим работу ДУ фиг. 2 с учетом результатов его компьютерного моделирования, представленных на чертежах фиг. 4, фиг.5, фиг. 6 и фиг. 7.Consider the operation of the DU of FIG. 2 taking into account the results of its computer simulation shown in the drawings of FIG. 4, fig. 5, fig. 6 and FIG. 7.
Графики фиг. 4 показывают, что при изменении сопротивления резистора R2 ток в этом резисторе при R2=2 кОм изменяется не более чем на 10% в диапазоне температур от -126°С до +27°С.The graphs in FIG. 4 show that when the resistance of the resistor R2 changes, the current in this resistor at R2 = 2 kΩ changes by no more than 10% in the temperature range from -126 ° C to + 27 ° C.
Результаты компьютерного моделирования (фиг. 5) температурной зависимости тока в резисторе R1 ДК фиг. 3 при R1=2 кОм=const, R2= 2 кОм, 10 кОм, 20 кОм, 200 кОм в среде LTspice на моделях JFET транзисторов АО «Интеграл» (г. Минск) также показывают, что при определенных сопротивлениях резистора R2 ток в резисторе R1 незначительно изменяется в диапазоне температур от -119°С до +27°С.The results of computer simulation (Fig. 5) of the temperature dependence of the current in the resistor R1 DC in Fig. 3 at R1 = 2 kOhm = const, R2 = 2 kOhm, 10 kOhm, 20 kOhm, 200 kOhm in the LTspice environment on the models of JFET transistors of JSC "Integral" (Minsk) also show that at certain resistances of the resistor R2 the current in the resistor R1 changes insignificantly in the temperature range from -119 ° С to + 27 ° С.
Аналогичные выводы можно сделать и по результатам анализа графиков фиг. 6. Similar conclusions can be drawn from the analysis of the graphs in Fig. 6.
Графики фиг. 4 - фиг. 6 позволяют сделать вывод о существовании некоторых оптимальных значений R1, R2, при которых температурные изменения статических токов в резисторе R2 (токов общей истоковой цепи ДК) незначительны.The graphs in FIG. 4 to FIG. 6 allow us to conclude that there are some optimal values of R1, R2, at which the temperature changes in the static currents in the resistor R2 (the currents of the common source circuit of the DC) are insignificant.
Представленная на чертеже фиг. 7 температурная зависимость тока в резисторе R2 для оптимальных значений R1 и R2, которые получены в результате параметрической оптимизации схемы фиг. 2 с помощью рассмотренной в [14] САПР, показывает, что за счет рационального выбора численных значений R1, R2 можно обеспечить незначительные изменения токов в резисторе R2 в широком диапазоне температур. Этот эффект позволяет стабилизировать крутизну ДК фиг. 3 и обеспечить температурно стабильные значения основных статических и динамических параметров ДК.Shown in the drawing, FIG. 7 is the temperature dependence of the current in the resistor R2 for the optimal values of R1 and R2, which are obtained as a result of the parametric optimization of the circuit of FIG. 2 using the CAD system considered in [14] shows that due to the rational choice of the numerical values of R1, R2 it is possible to provide insignificant changes in the currents in the resistor R2 in a wide temperature range. This effect makes it possible to stabilize the slope of the DC in FIG. 3 and provide temperature stable values of the main static and dynamic parameters of the DC.
Следовательно, заявляемое устройство имеет существенные преимущества в сравнении с ДК-прототипом. Это позволяет рекомендовать рассмотренную схему ДК для практического использования в прецизионных ОУ и построения других малошумящих, низкотемпературных и радиационно-стойких аналоговых микросхем по техпроцессу CJFet ОАО «Интеграл» (г. Минск), а также комплементарному биполярно-полевому технологическому процессу АО «НПП «Пульсар» (г. Москва).Consequently, the inventive device has significant advantages over the DC prototype. This allows us to recommend the considered DC circuit for practical use in precision op amps and the construction of other low-noise, low-temperature and radiation-resistant analog microcircuits according to the CJFet process of JSC Integral (Minsk), as well as the complementary bipolar-field technological process of JSC NPP Pulsar " (Moscow).
БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST
1. Патент RU 2710296, fig.3, 2019 г.1. Patent RU 2710296, fig.3, 2019.
2. Патент RU 2684473. 2019 г.2. Patent RU 2684473.2019
3. Патент RU 2688225 (по з. 785), 2019 г.3. Patent RU 2688225 (z. 785), 2019
4. Патент RU 2679970, 2019 г.4. Patent RU 2679970, 2019
5. Патент RU 2712414, 2020 г.5. Patent RU 2712414, 2020
6. Патент RU 2624585, 2017 г. 6. Patent RU 2624585, 2017
7. Патент RU 2712416, 2020 г. 7. Patent RU 2712416, 2020
8. Патент RU 2710930, 2020 г. 8. Patent RU 2710930, 2020
9. Патент US 4.004.245, 1977 г.9. Patent US 4.004.245, 1977
10. Dvornikov O. V., Dziatlau V. L., Prokopenko N. N., Petrosiants K. O., Kozhukhov N. V. and Tchekhovski V. A. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507.10. Dvornikov OV, Dziatlau VL, Prokopenko NN, Petrosiants KO, Kozhukhov NV and Tchekhovski VA The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109 / SIBCON.2017.7998507.
11. Petrosyants K.O., Ismail-zade M.R., Sambursky L. M., Dvornikov O.V., Lvov B. G. and Kharitonov I. A. Automation of parameter extraction procedure for Si JFET SPICE model in the −200…+110°C temperature range // 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109/MWENT.2018.8337212.11. Petrosyants KO, Ismail-zade MR, Sambursky LM, Dvornikov OV, Lvov BG and Kharitonov IA Automation of parameter extraction procedure for Si JFET SPICE model in the −200 ... + 110 ° C temperature range // 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109 / MWENT.2018.8337212.
12. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, № 5. С. 24-28.12. Creation of low-temperature analog ICs for processing pulse signals from sensors.
13. Dvornikov O.V., Prokopenko N.N., Butyrlagin N.V. and Pakhomov I.V. The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC // 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109/SIBCON.2016.7491792.13. Dvornikov O.V., Prokopenko N.N., Butyrlagin N.V. and Pakhomov I.V. The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC // 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109 / SIBCON.2016.7491792.
14. Parametric Optimization Subsystem in LTspice Environment of Analog Microcircuits for Operation at Low Temperatures / M. V. Liashov, N. N. Prokopenko, A. A. Ignashin, O. V. Dvornikov and A. A. Zhuk // Proceedings of 17th IEEE East-West Design & Test Symposium (EWDTS-2019), September 13-16, 2019, Batumi, Georgia, pp. 356-359. doi: 10.1109/EWDTS.2019.8884446.14. Parametric Optimization Subsystem in LTspice Environment of Analog Microcircuits for Operation at Low Temperatures / MV Liashov, NN Prokopenko, AA Ignashin, OV Dvornikov and AA Zhuk // Proceedings of 17th IEEE East-West Design & Test Symposium (EWDTS-2019), September 13-16, 2019, Batumi, Georgia, pp. 356-359. doi: 10.1109 / EWDTS.2019.8884446.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020134402A RU2746888C1 (en) | 2020-10-20 | 2020-10-20 | Differential stage on complete field transistors with increased temperature stability of the static mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020134402A RU2746888C1 (en) | 2020-10-20 | 2020-10-20 | Differential stage on complete field transistors with increased temperature stability of the static mode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2746888C1 true RU2746888C1 (en) | 2021-04-21 |
Family
ID=75584789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2020134402A RU2746888C1 (en) | 2020-10-20 | 2020-10-20 | Differential stage on complete field transistors with increased temperature stability of the static mode |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2746888C1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444413A (en) * | 1991-09-12 | 1995-08-22 | Kabushiki Kaisha Toshiba | Operational amplifier circuit with variable bias driven feedback voltage controller |
| RU2710296C1 (en) * | 2019-10-03 | 2019-12-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal |
| RU2710847C1 (en) * | 2019-08-21 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions |
| RU2712414C1 (en) * | 2019-08-21 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic |
-
2020
- 2020-10-20 RU RU2020134402A patent/RU2746888C1/en active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444413A (en) * | 1991-09-12 | 1995-08-22 | Kabushiki Kaisha Toshiba | Operational amplifier circuit with variable bias driven feedback voltage controller |
| RU2710847C1 (en) * | 2019-08-21 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions |
| RU2712414C1 (en) * | 2019-08-21 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic |
| RU2710296C1 (en) * | 2019-10-03 | 2019-12-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2710296C1 (en) | Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal | |
| RU2624565C1 (en) | Instrument amplifier for work at low temperatures | |
| RU2688225C1 (en) | Differential amplifier on complementary field-effect transistors with control p-n junction | |
| RU2566963C1 (en) | Differential input stage of high-speed operational amplifier for cmos technological processes | |
| RU2365969C1 (en) | Current mirror | |
| RU2712414C1 (en) | Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic | |
| RU2710917C1 (en) | Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction | |
| De Marcellis et al. | Current-based measurement technique for high sensitivity detection of resistive bridges with external balancing through control voltages | |
| RU2710847C1 (en) | Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions | |
| RU2746888C1 (en) | Differential stage on complete field transistors with increased temperature stability of the static mode | |
| RU2736412C1 (en) | Differential amplifier based on complementary field-effect transistors with control p-n junction | |
| RU2684473C1 (en) | Differential cascade on complementary field-effect transistors | |
| RU2712416C1 (en) | Input differential cascade on complementary field-effect transistors for operation at low temperatures | |
| RU2712411C1 (en) | Operational amplifier cjfet intermediate stage with paraphase current output | |
| RU2740306C1 (en) | Differential cascade of ab class with nonlinear parallel channel | |
| RU2687161C1 (en) | Buffer amplifier for operation at low temperatures | |
| RU2732583C1 (en) | Low-temperature operational amplifier with high attenuation of input in-phase signal on complementary field-effect transistors with control p-n junction | |
| RU2679970C1 (en) | Differential amplifier on complimentary field transistors with controlled voltage limitations of passage characteristics | |
| RU2710846C1 (en) | Composite transistor based on complementary field-effect transistors with control p-n junction | |
| RU2721943C1 (en) | Low-temperature input stage of operational amplifier with high attenuation of input common-mode signal on complementary field-effect transistors with control p-n junction | |
| RU2739213C1 (en) | Broadband voltage-to-current converter on field-effect transistors with control p-n junction | |
| RU2710298C1 (en) | Non-inverting amplifier with current output for operation at low temperatures | |
| RU2724975C1 (en) | Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction | |
| Wan et al. | Boosted gain programmable opamp with embedded gain monitor for dependable SoCs | |
| Pilipenko et al. | A Template Model of Junction Field-Effect Transistors for a Wide Temperature Range |