RU2710917C1 - Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction - Google Patents

Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction Download PDF

Info

Publication number
RU2710917C1
RU2710917C1 RU2019126295A RU2019126295A RU2710917C1 RU 2710917 C1 RU2710917 C1 RU 2710917C1 RU 2019126295 A RU2019126295 A RU 2019126295A RU 2019126295 A RU2019126295 A RU 2019126295A RU 2710917 C1 RU2710917 C1 RU 2710917C1
Authority
RU
Russia
Prior art keywords
output
field
input
effect transistor
source
Prior art date
Application number
RU2019126295A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко
Олег Владимирович Дворников
Екатерина Петровна Никитина
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2019126295A priority Critical patent/RU2710917C1/en
Application granted granted Critical
Publication of RU2710917C1 publication Critical patent/RU2710917C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: analogue microelectronics.SUBSTANCE: output cascade comprises field transistors and current-stabilizing dipole. Field transistors with control p-n junction are used as the first output, second output and first input field transistors.EFFECT: technical result consists in creation of conditions which allow increasing the speed of the output cascade by forcing the recharging process of one of its parasite capacitors and eliminating the effect of the second stray capacitor, this positively affects its transient process and speed at its capacitive load.1 cl, 9 dwg

Description

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве быстродействующих двухтактных буферных усилителей и выходных каскадов усиления сигнала по мощности в различных аналоговых устройствах (операционных усилителях, драйверах линий связи и т.п.), допускающих работу в условиях воздействия проникающей радиации и низких температур.The invention relates to the field of analog microelectronics and can be used as high-speed push-pull buffer amplifiers and output stages of signal amplification in power in various analog devices (operational amplifiers, communication line drivers, etc.) that can work under conditions of penetrating radiation and low temperatures.

Известно значительное количество схем выходных каскадов (ВК), которые реализуются на комплементарных биполярных (BiJT) или полевых (КМОП, JFet, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-8]. Благодаря высокой симметрии, простоте и относительно малому напряжению смещения нуля вышеназванные схемотехнические решения ВК наиболее популярны как в зарубежных, так и в российских аналоговых микросхемах, реализуемых на основе типовых технологических процессов [1-35]. A significant number of output stage circuits (VC) are known that are implemented on complementary bipolar (BiJT) or field (CMOS, JFet, SOI, SSC, etc.) transistors, as well as when they are turned on together [1-8]. Due to the high symmetry, simplicity, and relatively low zero bias voltage, the abovementioned VC circuitry solutions are most popular in both foreign and Russian analog microcircuits implemented on the basis of standard technological processes [1-35].

Ближайшим прототипом заявляемого устройства является выходной каскад (фиг. 1) на комплементарных полевых транзисторах, представленный в патенте US № 7.764.123, fig. 3, 2010 г., который содержит вход 1 и выход 2 устройства, первый 3 выходной полевого транзистор, сток которого подключен к шине первого 4 источника питания, а исток связан с выходом устройства 2, второй 5 выходной полевой транзистор, сток которого связан с шиной второго 6 источника питания, исток соединен с выходом 2 устройства, а затвор подключен к истоку первого 7 входного полевого транзистора, а также паразитному конденсатору 8 и через токостабилизирующий двухполюсник 9 связан с шиной второго 6 источника питания, причем затвор первого 7 входного полевого транзистора соединен со входом 1 устройства, а его сток связан с шиной первого 4 источника питания.The closest prototype of the claimed device is the output stage (Fig. 1) on complementary field-effect transistors, presented in US patent No. 7.764.123, fig. 3, 2010, which contains the input 1 and output 2 of the device, the first 3 output field-effect transistor, the drain of which is connected to the bus of the first 4 power supply, and the source is connected to the output of device 2, the second 5 output field-effect transistor, the drain of which is connected to the bus the second 6 power source, the source is connected to the output 2 of the device, and the gate is connected to the source of the first 7 input field-effect transistor, as well as the parasitic capacitor 8 and through a current-stabilizing two-terminal 9 connected to the bus of the second 6 power source, and the gate of the first 7 input the left transistor is connected to the input 1 of the device, and its drain is connected to the bus of the first 4 power source.

Существенный недостаток известного выходного каскада фиг. 1 состоит в том, что он имеет невысокое быстродействие в режиме большого импульсного сигнала при емкостной нагрузке. Это связано с наличием небольших паразитных конденсаторов 8 в цепях затворов первого 3 и второго 5 выходных полевых транзисторов и нелинейными режимами работы первого 7 входного полевого транзистора [36, 37]. Как следствие, переходный процесс в известном ВК имеет (для одной полярности) большое время установления и малую скорость нарастания выходного напряжения.A significant disadvantage of the known output stage of FIG. 1 consists in the fact that it has a low speed in the mode of a large pulse signal at a capacitive load. This is due to the presence of small parasitic capacitors 8 in the gate circuits of the first 3 and second 5 output field-effect transistors and non-linear operating modes of the first 7 input field-effect transistor [36, 37]. As a result, the transient in the known VK has (for one polarity) a long settling time and a low slew rate of the output voltage.

Основная задача предполагаемого изобретения состоит в повышении быстродействия выходного каскада за счет форсирования процесса перезаряда одного из его паразитных конденсаторов 8 и исключении влияния второго паразитного конденсатора. Это положительно сказывается на его переходном процессе и быстродействии при его емкостной нагрузке. Данный эффект обеспечивается путем прямого подключения затвора первого 3 выходного полевого транзистора к источнику сигнала (входу 1). Это стало возможным за счет применения в схеме фиг. 2 полевых транзисторов (ПТ) с управляющим p-n-переходом и разными каналами при условии, что ПТ имеют отличающиеся напряжения отсечки стоко-затворной характеристики. По существу в заявляемом устройстве фиг. 2, в отличие от прототипа фиг. 1, используется другой способ установления статического режима JFet, базирующийся на неидентичности стоко-затворных характеристик JFet транзисторов 7 и 5 с разными типами каналов (p и n). The main objective of the proposed invention is to increase the speed of the output stage by forcing the process of recharging one of its stray capacitors 8 and eliminating the influence of the second stray capacitor. This has a positive effect on its transient process and speed with its capacitive load. This effect is achieved by directly connecting the gate of the first 3 output field-effect transistor to the signal source (input 1). This became possible due to the use of FIG. 2 field-effect transistors (PT) with a p-n junction control and different channels, provided that the PTs have different cut-off voltage of the drain-gate characteristic. Essentially in the inventive device of FIG. 2, unlike the prototype of FIG. 1, another method of establishing a static JFet mode is used, based on the non-identity of the gate-to-gate characteristics of JFet transistors 7 and 5 with different types of channels (p and n).

Поставленная задача достигаются тем, что в выходном каскаде фиг. 1, содержащем вход 1 и выход 2 устройства, первый 3 выходной полевого транзистор, сток которого подключен к шине первого 4 источника питания, а исток связан с выходом устройства 2, второй 5 выходной полевой транзистор, сток которого связан с шиной второго 6 источника питания, исток соединен с выходом 2 устройства, а затвор подключен к истоку первого 7 входного полевого транзистора, а также паразитному конденсатору 8 и через токостабилизирующий двухполюсник 9 связан с шиной второго 6 источника питания, причем затвор первого 7 входного полевого транзистора соединен со входом 1 устройства, а его сток связан с шиной первого 4 источника питания, предусмотрены новые элементы и связи – качестве первого 3 выходного, второго 5 выходного и первого 7 входного полевых транзисторов используются полевые транзисторы с управляющим p-n-переходом, а затвор первого 3 выходного полевого транзистора подключен ко входу 1 устройства.The task is achieved in that in the output stage of FIG. 1, containing input 1 and output 2 of the device, the first 3 output field-effect transistor, the drain of which is connected to the bus of the first 4 power source, and the source is connected to the output of device 2, the second 5 output field-effect transistor, the drain of which is connected to the bus of the second 6 power source, the source is connected to the output 2 of the device, and the gate is connected to the source of the first 7 input field-effect transistor, as well as the parasitic capacitor 8 and through a current-stabilizing two-terminal 9 connected to the bus of the second 6 power source, and the gate of the first 7 input field trans the resistor is connected to the input 1 of the device, and its drain is connected to the bus of the first 4 power sources, new elements and connections are provided - as the first 3 output, second 5 output and first 7 input field-effect transistors, field-effect transistors with a control pn junction are used, and the gate of the first 3 output field-effect transistor is connected to input 1 of the device.

На чертеже фиг. 1 представлена схема прототипа, а на чертеже фиг. 2 – схема заявляемого выходного каскада на комплементарных полевых транзисторах в соответствии с п.1 формулы изобретения.In the drawing of FIG. 1 shows a diagram of a prototype, and in the drawing of FIG. 2 is a diagram of the inventive output stage on complementary field effect transistors in accordance with claim 1.

На чертеже фиг. 3 показана амплитудная характеристика выходного каскада фиг. 2 в среде САПР LTSpice (Analog devices, США) при разных сопротивлениях нагрузки Rн, токе токостобилизирующего двухполюсника 9 I9=10 мкА, смещении нуля ВК на 0,7 В относительно общей шины и температуре t=-197°C.In the drawing of FIG. 3 shows the amplitude response of the output stage of FIG. 2 in an LTSpice CAD environment (Analog devices, United States) at different load resistances Rн, current of the current-stabilizing two-terminal 9 I 9 = 10 μA, zero VV offset by 0.7 V relative to the common bus, and temperature t = -197 ° C.

На чертеже фиг. 4 показана схема заявляемого выходного каскада фиг. 2 в соответствии с п.2 формулы изобретения.In the drawing of FIG. 4 shows a diagram of the inventive output stage of FIG. 2 in accordance with claim 2 of the claims.

На чертеже фиг. 5 приведена схема выходного каскада фиг. 4 в среде компьютерного моделирования LTspice.In the drawing of FIG. 5 is a diagram of the output stage of FIG. 4 in the computer simulation environment LTspice.

На чертеже фиг. 6 представлен переходный процесс переднего фронта в схеме выходного каскада фиг. 5 при температуре 27°С.In the drawing of FIG. 6 shows a leading edge transient in the output stage circuit of FIG. 5 at a temperature of 27 ° C.

На чертеже фиг. 7 приведен переходный процесс заднего фронта в схеме выходного каскада фиг. 5 при температуре 27°СIn the drawing of FIG. 7 shows a trailing edge transition in the output stage circuit of FIG. 5 at a temperature of 27 ° C

На чертеже фиг. 8 показан переходный процесс переднего фронта в схеме выходного каскада фиг. 5 при температуре -197°С.In the drawing of FIG. 8 shows a leading edge transient in the output stage circuit of FIG. 5 at a temperature of -197 ° C.

На чертеже фиг. 9 представлен переходный процесс заднего фронта в схеме выходного каскада фиг. 5 при температуре -197°С.In the drawing of FIG. 9 shows a trailing edge transition in the output stage circuit of FIG. 5 at a temperature of -197 ° C.

Выходной каскад аналоговых микросхем на комплементарных полевых транзисторах фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 выходной полевого транзистор, сток которого подключен к шине первого 4 источника питания, а исток связан с выходом устройства 2, второй 5 выходной полевой транзистор, сток которого связан с шиной второго 6 источника питания, исток соединен с выходом 2 устройства, а затвор подключен к истоку первого 7 входного полевого транзистора, а также паразитному конденсатору 8 и через токостабилизирующий двухполюсник 9 связан с шиной второго 6 источника питания, причем затвор первого 7 входного полевого транзистора соединен со входом 1 устройства, а его сток связан с шиной первого 4 источника питания. В качестве первого 3 выходного, второго 5 выходного и первого 7 входного полевых транзисторов используются полевые транзисторы с управляющим p-n-переходом, а затвор первого 3 выходного полевого транзистора подключен ко входу 1 устройства.The output stage of the analog circuits on the complementary field effect transistors of FIG. 2 contains input 1 and output 2 of the device, the first 3 output field-effect transistor, the drain of which is connected to the bus of the first 4 power source, and the source is connected to the output of device 2, the second 5 output field-effect transistor, the drain of which is connected to the bus of the second 6 power source, source connected to the output 2 of the device, and the gate is connected to the source of the first 7 input field-effect transistor, as well as to the stray capacitor 8 and through a current-stabilizing two-terminal 9 connected to the bus of the second 6 power source, and the gate of the first 7 input field transi torus connected to the input 1 of the device, and its drain connected to a bus 4 of the first power source. As the first 3 output, second 5 output and first 7 input field-effect transistors, field effect transistors with a p-n-junction control are used, and the gate of the first 3 output field-effect transistor is connected to the input 1 of the device.

На чертеже фиг. 4, в соответствии с п. 2 формулы изобретения, в качестве токостабилизирущюего двухполюсника 9 используется дополнительный полевой транзистор с управляющим p-n-переходом 10, затвор которого соединен со входом 1 устройства, сток подключен к шине второго 6 источника питания, а между истоком первого 7 входного полевого транзистора и истоком дополнительного полевого транзистора с управляющим p-n-переходом 10 включены параллельно соединенные дополнительный резистор 11 и дополнительный корректирующий конденсатор 12. Резистор 13 и конденсатор 14 моделируют влияние нагрузки ВК на работу его схемы.In the drawing of FIG. 4, in accordance with paragraph 2 of the claims, an additional field-effect transistor with a control pn junction 10, the gate of which is connected to the input 1 of the device, is used as a current-stabilizing bipolar 9, the drain is connected to the bus of the second 6 power source, and between the source of the first 7 input field transistor and the source of the additional field effect transistor with the control pn junction 10 connected in parallel are an additional resistor 11 and an additional correction capacitor 12. Resistor 13 and capacitor 14 model Comfort The influence of VK load on the operation of its circuit.

Рассмотрим работу выходного каскада фиг. 2.Consider the operation of the output stage of FIG. 2.

Особенность схемы ВК фиг. 2 состоит в том, что небольшой сквозной статический ток Iскв., протекающий через первый 3 и второй 5 выходные полевые транзисторы стабилизируется за счет рационального выбора тока токостабилизирующего двухполюсника 9, когда при малых (микроамперных) I9 напряжение затвор-исток первого 7 входного транзистора достигает максимальных значений. Это позволяет установить минимальные значения сквозного тока Iскв.в широком диапазоне температур и исключить зону нечувствительности на амплитудной характеристике ВК. Данный эффект обеспечивается благодаря использованию только JFet транзисторов (см. п. 1 формулы изобретения) и на других активных элементах (КМОП, BiJT, КНИ, КНС) практически не реализуется.A feature of the VK circuit of FIG. 2 consists in the fact that a small through static current I SLE. flowing through the first 3 and second 5 output field-effect transistors is stabilized due to the rational choice of the current of the current-stabilizing two-terminal 9, when at small (microampere) I 9 the gate-source voltage of the first 7 input transistor reaches its maximum value. This allows you to set the minimum values of the through current I well in a wide temperature range and exclude the dead zone on the amplitude characteristic of the VC. This effect is ensured through the use of only JFet transistors (see paragraph 1 of the claims) and is practically not realized on other active elements (CMOS, BiJT, SOI, SSC).

Заявляемый ВК (фиг. 2) при использовании JFet полевых транзисторов ОАО «Интеграл» (г. Минск) и АО «НПП» Пульсар» (г. Москва) имеет линейную амплитудную характеристику в широком диапазон температур и сопротивлений нагрузки (Rн=2÷100кОм) при малом статическом токопотреблении (фиг. 3). The inventive VK (Fig. 2) when using JFet field-effect transistors of Integral OJSC (Minsk) and NPP Pulsar JSC (Moscow) has a linear amplitude characteristic over a wide range of temperatures and load resistances (Rн = 2 ÷ 100кОм ) at low static current consumption (Fig. 3).

Выполнение токостабилизирующего двухполюсника 9 (фиг. 2) на основе дополнительного транзистора 10 (фиг. 3) и введение дополнительного резистора 11 и дополнительного корректирующего конденсатора 12 форсирует процесс перезаряда паразитного конденсатора 8 при больших отрицательных изменениях входного напряжения (задний фронт, фиг. 7, фиг. 9). Как следствие, время установления переходного процесса для заданной зоны динамической ошибки существенно уменьшается (графики фиг. 7, фиг. 9), как при комнатных (фиг. 7), так и при низких (фиг. 9) температурах. При этом, обеспечивается значительный выигрыш по времени установления переходного процесса (c 62 нс до 17 нс, т.е. в 3,6 раза), а скорость нарастания выходного напряжения ВК для отрицательного фронта увеличивается от 40 В/мкс до 150÷180 В/мкс. Для положительного фронта выходного напряжения, когда нет нелинейных режимов работы ВК, максимальная скорость нарастания выходного напряжения лежит в пределах 300÷325 В/мкс при емкости нагрузки 10 пФ. Следовательно предлагаемый ВК обеспечивает приблизительно одинаковые динамические параметры как для положительных, так и для отрицательных импульсных входных сигналов.The implementation of the current-stabilizing two-terminal 9 (Fig. 2) based on an additional transistor 10 (Fig. 3) and the introduction of an additional resistor 11 and an additional correction capacitor 12 forces the process of recharging the stray capacitor 8 with large negative changes in the input voltage (trailing edge, Fig. 7, Fig. . 9). As a result, the transition process establishment time for a given zone of dynamic error is significantly reduced (graphs of Fig. 7, Fig. 9), both at room temperature (Fig. 7) and at low (Fig. 9) temperatures. At the same time, a significant gain is achieved in the time it takes to establish a transient process (from 62 ns to 17 ns, i.e., 3.6 times), and the slew rate of the output voltage of the VK for the negative front increases from 40 V / μs to 150 ÷ 180 V / μs. For a positive front of the output voltage, when there are no non-linear operating modes of the VC, the maximum slew rate of the output voltage lies in the range 300–325 V / μs at a load capacitance of 10 pF. Therefore, the proposed VK provides approximately the same dynamic parameters for both positive and negative pulse input signals.

Таким образом, заявляемый выходной каскад имеет существенные преимущества в сравнении с ВК-прототипом как по статическому току потребления, так и по динамическим параметрам.Thus, the claimed output stage has significant advantages in comparison with the VK-prototype in terms of both static static current and dynamic parameters.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент US 6.215.357, fig. 3, 2001 г.1. Patent US 6,215,357, fig. 3, 2001

2. Патент US 5.351.012, 1994 г. 2. Patent US 5.351.012, 1994

3. Патент US 5.973.534, fig. 1A, 1999 г.3. Patent US 5.973.534, fig. 1A, 1999

4. Патент US 5.497.124, fig. 25, 1996 г.4. Patent US 5.497.124, fig. 25, 1996

5. Патент US 4.893.091, fig. 4, 1990 г.5. Patent US 4.893.091, fig. 4, 1990

6. Патент US 6.903.610, fig. 2, 2005 г.6. US patent 6.903.610, fig. 2, 2005

7. Патент WO2009117394, 2009 г. 7. Patent WO2009117394, 2009.

8. P. Boonyaporn and V. Kasemsuwan, "A high performance class AB CMOS rail to rail voltage follower," Proceedings. IEEE Asia-Pacific Conference on ASIC,, Taipei, Taiwan, 2002, pp. 161-163. DOI: 10.1109/APASIC.2002.1031557, fig. 18. P. Boonyaporn and V. Kasemsuwan, "A high performance class AB CMOS rail to rail voltage follower," Proceedings. IEEE Asia-Pacific Conference on ASIC ,, Taipei, Taiwan, 2002, pp. 161-163. DOI: 10.1109 / APASIC.2002.1031557, fig. 1

9. Патент US 7.764.123, fig. 3, 2010 г.9. Patent US 7.764.123, fig. 3, 2010

10. Патент US 6.268.769 fig.3, 2001 г. 10. Patent US 6,268,769 fig. 3, 2001.

11. Патент US 6.420.933, 2002 г.11. Patent US 6.420.933, 2002

12. Патент US 5.223.122, 1993 г.12. Patent US 5.223.122, 1993

13. Патентная заявка US 2004/0196101, 2004 г.13. Patent application US 2004/0196101, 2004

14. Патентная заявка US 2005/0264358 fig.1, 2005 г.14. Patent application US 2005/0264358 fig. 1, 2005

15. Патентная заявка US 2002/0175759, 2002 г.15. Patent application US 2002/0175759, 2002

16. Патент US 5.049.653 fig.8, 1991 г.16. Patent US 5.049.653 fig. 8, 1991.

17. Патент US 4.837.523, 1989 г.17. Patent US 4.837.523, 1989.

18. Патент US № 5.179.355, 1993 г.18. US patent No. 5.179.355, 1993

19. Патент Японии JP 10.163.763, 1991 г.19. Japan Patent JP 10.163.763, 1991.

20. Патент Японии JP 10.270.954, 1992 г.20. Japan patent JP 10.270.954, 1992

21. Патент US 5.170.134 fig.6, 1992 г.21. Patent US 5.170.134 fig. 6, 1992.

22. Патент US 4.540.950, 1985 г.22. Patent US 4,540.950, 1985

23. Патент US 4.424.493, 1984 г.23. Patent US 4.424.493, 1984.

24. Патент Японии JP 6310950, 2018 г. 24. Japan Patent JP 6310950, 2018.

25. Патент US 5.378.938, 1995 г.25. Patent US 5.378.938, 1995.

26. Патент US 4.827.223, 1989 г.26. US patent 4.827.223, 1989.

27. Патент US 6.160.451, 2000 г.27. Patent US 6.160.451, 2000

28. Патент US 4.639.685, 1987 г.28. Patent US 4.639.685, 1987.

29. А.св. СССР 1506512, 1986 г.29. A. St. USSR 1506512, 1986

30. Патент US 5.399.991, 1995 г.30. Patent US 5.399.991, 1995.

31. Патент US 6.542.032, 2003 г.31. Patent US 6.542.032, 2003.

32. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol.1. DOI: 10.1109/CCECE.2003.122634732. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol. 1. DOI: 10.1109 / CCECE.2003.1226347

33. N.N. Prokopenko, A.S. Budyakov, J.M. Savchenko, S.V. Korneev. Maximum rating of Voltage Feedback and Current Feedback Operational Amplifiers in Linear and Nonlinear Modes // Proceeding of the Third International Conference on Circuits and Systems for Communications – ICCSC’06, Politehnica University, Bucharest, Romania: July 6-7, 2006, pp.149-154.33. N.N. Prokopenko, A.S. Budyakov, J.M. Savchenko, S.V. Korneev. Maximum rating of Voltage Feedback and Current Feedback Operational Amplifiers in Linear and Nonlinear Modes // Proceeding of the Third International Conference on Circuits and Systems for Communications - ICCSC'06, Politehnica University, Bucharest, Romania: July 6-7, 2006, pp. 149-154.

34. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.34. The elemental base of radiation-resistant information-measuring systems: monograph / N.N. Prokopenko, O.V. Dvornikov, S.G. Krutchinsky; under the general. ed. Doctor of Technical Sciences prof. N.N. Prokopenko; FSBEI HPE “South-Ros. state University of Economics and Service. ” - Mines: FSBEI HPE "URGUES", 2011. - 208 p.

35. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.799850735. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109 / SIBCON.2017.7998507

36. Прокопенко Н.Н. Нелинейная активная коррекция в прецизионных аналоговых микросхемах (монография) // Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. 222с.36. Prokopenko N.N. Nonlinear active correction in precision analog microcircuits (monograph) // Rostov-on-Don: Publishing House of the North Caucasus Scientific Center of Higher Education, 2000. 222 p.

37. Операционные усилители с непосредственной связью каскадов: монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.37. Operational amplifiers with direct connection of cascades: monograph / Anisimov VI, Kapitonov MV, Prokopenko NN, Sokolov Yu.M. - L.: “Energy”, 1979. - 148 p.

Claims (2)

1. Выходной каскад аналоговых микросхем на комплементарных полевых транзисторах, содержащий вход (1) и выход (2) устройства, первый (3) выходной полевой транзистор, сток которого подключен к шине первого (4) источника питания, а исток связан с выходом устройства (2), второй (5) выходной полевой транзистор, сток которого связан с шиной второго (6) источника питания, исток соединен с выходом (2) устройства, а затвор подключен к истоку первого (7) входного полевого транзистора, а также паразитному конденсатору (8) и через токостабилизирующий двухполюсник (9) связан с шиной второго (6) источника питания, причем затвор первого (7) входного полевого транзистора соединен с входом (1) устройства, а его сток связан с шиной первого (4) источника питания, отличающийся тем, что в качестве первого (3) выходного, второго (5) выходного и первого (7) входного полевых транзисторов используются полевые транзисторы с управляющим p-n-переходом, а затвор первого (3) выходного полевого транзистора подключен к входу (1) устройства.1. The output stage of analog microcircuits on complementary field-effect transistors, containing the input (1) and output (2) of the device, the first (3) output field-effect transistor, the drain of which is connected to the bus of the first (4) power source, and the source is connected to the output of the device ( 2), the second (5) output field-effect transistor, the drain of which is connected to the bus of the second (6) power source, the source is connected to the output (2) of the device, and the gate is connected to the source of the first (7) input field-effect transistor, as well as the stray capacitor ( 8) and through the current-stabilizing two-terminal network ( 9) is connected to the bus of the second (6) power source, and the gate of the first (7) input field-effect transistor is connected to the input (1) of the device, and its drain is connected to the bus of the first (4) power source, characterized in that as the first ( 3) output, second (5) output and first (7) input field effect transistors use field effect transistors with a pn junction control, and the gate of the first (3) output field effect transistor is connected to the input (1) of the device. 2. Каскад по п. 1, отличающийся тем, что в качестве токостабилизирующего двухполюсника (9) используется дополнительный полевой транзистор с управляющим p-n переходом (10), затвор которого соединен с входом (1) устройства, сток подключен к шине второго (6) источника питания, а между истоком первого (7) входного полевого транзистора и истоком дополнительного полевого транзистора с управляющим p-n-переходом (10) включены параллельно соединенные дополнительный резистор (11) и дополнительный корректирующий конденсатор (12).2. The cascade according to claim 1, characterized in that an additional field-effect transistor with a control pn junction (10) is used as a current-stabilizing two-terminal (9), the gate of which is connected to the input (1) of the device, the drain is connected to the bus of the second (6) source power supply, and between the source of the first (7) input field effect transistor and the source of the additional field effect transistor with a control pn junction (10), an additional resistor (11) and an additional correction capacitor (12) are connected in parallel.
RU2019126295A 2019-08-21 2019-08-21 Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction RU2710917C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019126295A RU2710917C1 (en) 2019-08-21 2019-08-21 Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019126295A RU2710917C1 (en) 2019-08-21 2019-08-21 Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction

Publications (1)

Publication Number Publication Date
RU2710917C1 true RU2710917C1 (en) 2020-01-14

Family

ID=69171496

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019126295A RU2710917C1 (en) 2019-08-21 2019-08-21 Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction

Country Status (1)

Country Link
RU (1) RU2710917C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2732950C1 (en) * 2020-04-29 2020-09-24 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Low-temperature and radiation-proof compensation voltage stabilizer on complementary field transistors with control p-n junction
RU2736548C1 (en) * 2020-06-08 2020-11-18 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures
RU2766868C1 (en) * 2021-09-08 2022-03-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide buffer amplifier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444413A (en) * 1991-09-12 1995-08-22 Kabushiki Kaisha Toshiba Operational amplifier circuit with variable bias driven feedback voltage controller
US7764132B2 (en) * 2008-07-30 2010-07-27 International Business Machines Corporation All digital frequency-locked loop circuit method for clock generation in multicore microprocessor systems
RU2419197C1 (en) * 2010-02-02 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential amplifier with increased amplification factor as to voltage
RU2566963C1 (en) * 2014-11-06 2015-10-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2572389C1 (en) * 2014-08-26 2016-01-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) High-speed driver of discharge current switch of digital-to-analogue converter based on field transistors
RU2624565C1 (en) * 2016-02-11 2017-07-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Instrument amplifier for work at low temperatures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444413A (en) * 1991-09-12 1995-08-22 Kabushiki Kaisha Toshiba Operational amplifier circuit with variable bias driven feedback voltage controller
US7764132B2 (en) * 2008-07-30 2010-07-27 International Business Machines Corporation All digital frequency-locked loop circuit method for clock generation in multicore microprocessor systems
RU2419197C1 (en) * 2010-02-02 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential amplifier with increased amplification factor as to voltage
RU2572389C1 (en) * 2014-08-26 2016-01-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) High-speed driver of discharge current switch of digital-to-analogue converter based on field transistors
RU2566963C1 (en) * 2014-11-06 2015-10-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2624565C1 (en) * 2016-02-11 2017-07-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Instrument amplifier for work at low temperatures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2732950C1 (en) * 2020-04-29 2020-09-24 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Low-temperature and radiation-proof compensation voltage stabilizer on complementary field transistors with control p-n junction
RU2736548C1 (en) * 2020-06-08 2020-11-18 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures
RU2766868C1 (en) * 2021-09-08 2022-03-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide buffer amplifier

Similar Documents

Publication Publication Date Title
RU2710917C1 (en) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2721942C1 (en) Low-temperature two-stage operational amplifier with paraphase output on complementary field-effect transistors with control p-n junction
RU2677401C1 (en) Bipolar-field buffer amplifier
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2710847C1 (en) Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions
RU2736548C1 (en) Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures
RU2710846C1 (en) Composite transistor based on complementary field-effect transistors with control p-n junction
RU2346388C1 (en) Differential amplifier
RU2615066C1 (en) Operational amplifier
RU2712410C1 (en) Buffer amplifier with low zero-offset voltage on complementary field-effect transistors with control p-n junction
RU2624585C1 (en) Low temperature radiation resistant multidifferencial operation amplifier
RU2712416C1 (en) Input differential cascade on complementary field-effect transistors for operation at low temperatures
RU2640744C1 (en) Cascode differential operational amplifier
RU2711725C1 (en) High-speed output cascade of analogue microcircuits on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2721940C1 (en) Buffer amplifier of class ab on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2615068C1 (en) Bipolar-field differential operational amplifier
RU2736412C1 (en) Differential amplifier based on complementary field-effect transistors with control p-n junction
RU2684473C1 (en) Differential cascade on complementary field-effect transistors
RU2621287C2 (en) Multidifferential operational amplifier
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2710298C1 (en) Non-inverting amplifier with current output for operation at low temperatures
RU2677364C1 (en) Input stage of high-speed operational amplifier
RU2474952C1 (en) Operating amplifier
RU2670777C1 (en) Bipolar-field buffer amplifier for operating at low temperatures