RU2736548C1 - Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures - Google Patents

Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures Download PDF

Info

Publication number
RU2736548C1
RU2736548C1 RU2020118869A RU2020118869A RU2736548C1 RU 2736548 C1 RU2736548 C1 RU 2736548C1 RU 2020118869 A RU2020118869 A RU 2020118869A RU 2020118869 A RU2020118869 A RU 2020118869A RU 2736548 C1 RU2736548 C1 RU 2736548C1
Authority
RU
Russia
Prior art keywords
field
source
error signal
effect transistor
differential
Prior art date
Application number
RU2020118869A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко
Алексей Андреевич Жук
Олег Владимирович Дворников
Илья Викторович Пахомов
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ)
Priority to RU2020118869A priority Critical patent/RU2736548C1/en
Application granted granted Critical
Publication of RU2736548C1 publication Critical patent/RU2736548C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: electricity.
SUBSTANCE: invention relates to secondary power sources and can be used in the structure of analogue and digital microcircuits operating in cryogenic temperatures and radiation effects. To achieve technical result, degenerative-type voltage stabilizer (DVS) for field-effect transistors for operation at low temperatures comprises control element (1) on field-effect transistor, drain of which is connected to source of supply voltage (2), and source is connected to device output (3), mismatch signal differential amplifier (4) with inverting (5) and non-inverting (6) inputs, first current output (7), as well as current input (8), establishing static mode of differential error signal amplifier (4), connected to common bus of power supply (9) through reference current source (10), reference voltage source (11) connected to non-inverting input (6) of differential error signal amplifier (4), wherein output of device (3) is connected to inverting input (5) of differential error signal amplifier (4). First (7) current output of mismatch signal amplifier (4) is connected to gate of first (12) additional field-effect transistor, and also connected to source of first (12) additional field transistor and to gate of field transistor of control element (1) through first (13) additional resistor, reference current source (10) is made on the basis of second (14) and third (15) additional field transistors, the drains of which are connected to current input (8) of the differential error signal amplifier (4), gates of second (14) and third (15) additional field-effect transistors are connected to common bus of power supply (9), source of second (14) additional field-effect transistor is connected to common bus of power supply (9) through second (16) additional resistor, and third (15) additional field-effect transistor source is connected to the power supply common bus (9) through third (17) additional resistor, wherein drain of first (12) additional field transistor is connected to first bias voltage source (18), and output of device (3) is connected to inverting input (5) of differential error signal amplifier (4) through resistive voltage divider (19), which comprises series-connected first (20) and second (21) resistors.
EFFECT: technical result of the claimed invention consists in creation of conditions in the architecture of the known DVS, at which it becomes possible to use JFET transistors and, as a result, reliable operation of the device in heavy operating conditions; besides, created by JFET DVS will have one more additional positive quality - voltage at gate of its JFET control element with n-channel will be less than output voltage of DVS; this significantly simplifies JFET control circuit with control element and creates optimum conditions for potential matching in DVS circuit, when maximum voltages on all other active elements of DVS are less than its output voltage.
7 cl, 12 dwg

Description

Изобретение относится к области вторичных источников электропитания и может быть использовано в структуре аналоговых и цифровых микросхем, работающих в условиях криогенных температур и воздействия радиации.The invention relates to the field of secondary power supplies and can be used in the structure of analog and digital microcircuits operating in conditions of cryogenic temperatures and exposure to radiation.

В современной микроэлектронике, в задачах космического приборостроения и низкотемпературных интерфейсах широко применяются компенсационные стабилизаторы напряжения (КСН), имеющие классическую архитектуру (источник опорного напряжения, дифференциальный усилитель сигнала рассогласования и регулирующий элемент). Известно два класса КСН - с высокоомным выходом регулирующего элемента (РЭ) [1-15] и низкоомным выходом регулирующего элемента [16-22], каждый из которых имеет свои преимущества и недостатки. Следует отметить, что в КСН на КМОП полевых транзисторах наиболее популярна структура с высокоомным выходом, что обусловлено физическими свойствами применяемых КМОП транзисторов с n-каналом. В то же время при малом напряжении питания КМОП КСН с истоковым выходом [16-22] применяется значительно реже, что связано с необходимостью специального построения цепей управления такого РЭ. Особого внимания засуживает КСН на основе GaAs JFET полевых транзисторов, обладающих высокой радиационной стойкостью при низких температурах. Однако, схемотехника JFET КСН данного класса в настоящее время не развита, что не позволяет обеспечить качественным электропитанием GaAs-электронные изделия для задач космического приборостроения. In modern microelectronics, in problems of space instrumentation and low-temperature interfaces, compensation voltage stabilizers (VSC) are widely used, which have a classical architecture (reference voltage source, differential amplifier of the error signal and a regulating element). There are two classes of KCHs - with a high-resistance output of the regulating element (RE) [1-15] and a low-resistance output of the regulating element [16-22], each of which has its own advantages and disadvantages. It should be noted that a structure with a high-impedance output is most popular in CMOS field-effect transistors, which is due to the physical properties of the n-channel CMOS transistors used. At the same time, at a low supply voltage, CMOS SVC with a source output [16-22] is used much less frequently, which is associated with the need for a special construction of control circuits for such an OM. Special attention should be paid to SVC based on GaAs JFET field-effect transistors, which have a high radiation resistance at low temperatures. However, the JFET SSC circuitry of this class is currently not developed, which does not allow providing high-quality power supply to GaAs-electronic products for the tasks of space instrumentation.

Наиболее близким по технической сущности к заявляемому устройству является КМОП-BJT стабилизатор напряжения, представленный в патенте WO 2010/028430, fig.2. Он содержит (фиг. 1) регулирующий элемент 1 на полевом транзисторе, сток которого подключен к источнику напряжения питания 2, а исток соединен с выходом 3 устройства, дифференциальный усилитель сигнала рассогласования 4 с инвертирующим 5 и неинвертирующим 6 входами, первым токовым выходом 7, а также токовым входом 8, устанавливающим статический режим дифференциального усилителя сигнала рассогласования 4, связанным с общей шиной источника питания 9 через источник опорного тока 10, источник опорного напряжения 11, соединенный с неинвертирующим входом 6 дифференциального усилителя сигнала рассогласования 4, причем выход устройства 3 связан с инвертирующим входом 5 дифференциального усилителя сигнала рассогласования 4.The closest in technical essence to the claimed device is a CMOS-BJT voltage stabilizer, presented in patent WO 2010/028430, fig.2. It contains (Fig. 1) a regulating element 1 on a field-effect transistor, the drain of which is connected to the supply voltage 2, and the source is connected to the output 3 of the device, a differential amplifier of the error signal 4 with inverting 5 and non-inverting 6 inputs, the first current output 7, and also by the current input 8, which sets the static mode of the differential error signal amplifier 4, connected to the common bus of the power supply 9 through the reference current source 10, the reference voltage source 11 connected to the non-inverting input 6 of the error differential amplifier 4, and the output of the device 3 is connected to the inverting input 5 of the differential error signal amplifier 4.

Существенный недостаток известного КСН состоит в том, что при его реализации на КМОП полевых транзисторах не обеспечивается устойчивая работа схемы в диапазоне криогенных температур и воздействии проникающей радиации. Это связано со свойствами КМОП транзисторов, которые неудовлетворительно работают в данных тяжелых условиях эксплуатации, либо требуют специальных конструктивно-технологических решений [23]. В то же время полевые транзисторы с управляющим p-n переходом (JFET) лишены данных недостатков и могут работать при высоком уровне потока нейтронов, а также при криогенных температурах [23]. Однако, формальное применение JFET в классических КСН фиг. 1 невозможно в связи с тем, что полярность напряжения между их истоком и затвором противоположна полярности напряжения между истоком и стоком. Для решения данной задачи необходимы новые схемотехнические решения и архитектуры КСН, адаптированные под применение JFET транзисторов. Эта задача решается в заявляемом устройстве. A significant disadvantage of the known CSC is that when it is implemented on CMOS field-effect transistors, stable operation of the circuit in the range of cryogenic temperatures and exposure to penetrating radiation is not ensured. This is due to the properties of CMOS transistors, which operate unsatisfactorily in these severe operating conditions, or require special design and technological solutions [23]. At the same time, field-effect transistors with a control pn junction (JFET) do not have these disadvantages and can operate at a high level of neutron flux, as well as at cryogenic temperatures [23]. However, the formal application of the JFET in the classical STOs of FIG. 1 is impossible due to the fact that the polarity of the voltage between their source and gate is opposite to the polarity of the voltage between the source and drain. To solve this problem, new circuitry solutions and SVC architectures are needed, adapted for the use of JFET transistors. This problem is solved in the claimed device.

Основная задача предполагаемого изобретения состоит в создании условий в архитектуре известного КСН, при которых становится возможным применение JFET транзисторов и, как следствие, обеспечивается надежная работа устройства в тяжелых условиях эксплуатации. Кроме этого, создаваемые JFET КСН будут иметь еще одно дополнительное положительное качество - напряжение на затворе его JFET регулирующего элемента с n-каналом будет меньше выходного напряжения КСН. Это существенно упрощает цепи управления JFET регулирующим элементом и создает оптимальные условия для согласования потенциалов в схеме КСН, когда максимальные напряжения на всех других активных элементах КСН меньше, чем его выходное напряжение. В КМОП КСН это принципиально невозможно без введения дополнительных источников напряжения питания.The main objective of the proposed invention is to create conditions in the architecture of the known SVC, under which it becomes possible to use JFET transistors and, as a consequence, ensure reliable operation of the device in severe operating conditions. In addition, the JFET-created PSCs will have one more additional positive quality - the voltage at the gate of its JFET regulating element with n-channel will be less than the output voltage of the PSC. This greatly simplifies the control circuits of the JFET by the regulating element and creates optimal conditions for matching the potentials in the PSC circuit, when the maximum voltages on all other active PSC elements are less than its output voltage. In CMOS SVC, this is fundamentally impossible without the introduction of additional power supply sources.

Поставленная задача решается тем, что в стабилизаторе напряжения фиг. 1, содержащем регулирующий элемент 1 на полевом транзисторе, сток которого подключен к источнику напряжения питания 2, а исток соединен с выходом 3 устройства, дифференциальный усилитель сигнала рассогласования 4 с инвертирующим 5 и неинвертирующим 6 входами, первым токовым выходом 7, а также токовым входом 8, устанавливающим статический режим дифференциального усилителя сигнала рассогласования 4, связанным с общей шиной источника питания 9 через источник опорного тока 10, источник опорного напряжения 11, соединенный с неинвертирующим входом 6 дифференциального усилителя сигнала рассогласования 4, причем выход устройства 3 связан с инвертирующим входом 5 дифференциального усилителя сигнала рассогласования 4, предусмотрены новые элементы и связи - первый 7 токовый выход усилителя сигнала рассогласования 4 связан с затвором первого 12 дополнительного полевого транзистора, а также подключен к истоку первого 12 дополнительного полевого транзистора и к затвору полевого транзистора регулирующего элемента 1 через первый 13 дополнительный резистор, источник опорного тока 10 выполнен на основе второго 14 и третьего 15 дополнительных полевых транзисторов, стоки которых соединены с токовым входом 8 дифференциального усилителя сигнала рассогласования 4, затворы второго 14 и третьего 15 дополнительных полевых транзисторов соединены с общей шиной источника питания 9, исток второго 14 дополнительного полевого транзистора подключен к общей шине источника питания 9 через второй 16 дополнительный резистор, а исток третьего 15 дополнительного полевого транзистора подключен к общей шине 9 источника питания через третий 17 дополнительный резистор, причем сток первого 12 дополнительного полевого транзистора соединен с первым источником напряжения смещения 18, а выход устройства 3 связан с инвертирующим входом 5 дифференциального усилителя сигнала рассогласования 4 через резистивный делитель напряжения 19, содержащий последовательно соединенные первый 20 и второй 21 резисторы.The problem is solved by the fact that in the voltage regulator of FIG. 1, containing a regulating element 1 on a field-effect transistor, the drain of which is connected to a supply voltage 2, and the source is connected to the output 3 of the device, a differential amplifier of the error signal 4 with inverting 5 and non-inverting 6 inputs, the first current output 7, and current input 8 setting the static mode of the differential amplifier of the error signal 4, connected to the common bus of the power supply 9 through the reference current source 10, the reference voltage source 11 connected to the non-inverting input 6 of the differential amplifier of the error signal 4, the output of the device 3 being connected to the inverting input 5 of the differential amplifier mismatch signal 4, new elements and connections are provided - the first 7 current output of the mismatch signal amplifier 4 is connected to the gate of the first 12 additional field-effect transistor, and is also connected to the source of the first 12 additional field-effect transistor and to the gate of the field-effect transistor to regulate element 1 through the first 13 additional resistor, the reference current source 10 is made on the basis of the second 14 and the third 15 additional field-effect transistors, the drains of which are connected to the current input 8 of the differential amplifier of the error signal 4, the gates of the second 14 and third 15 additional field-effect transistors are connected to the common bus 9, the source of the second 14 additional field-effect transistor is connected to the common bus of the power supply 9 through the second 16 additional resistor, and the source of the third 15 additional field-effect transistor is connected to the common bus 9 of the power supply through the third 17 additional resistor, and the drain of the first 12 additional field-effect The transistor is connected to the first bias voltage source 18, and the output of the device 3 is connected to the inverting input 5 of the differential amplifier of the error signal 4 through a resistive voltage divider 19 containing the first 20 and second 21 resistors connected in series.

На чертеже фиг. 1 показана схема стабилизатора напряжения - прототипа.In the drawing, FIG. 1 shows a diagram of a prototype voltage regulator.

На чертеже фиг. 2 представлена схема заявляемого стабилизатора напряжения в соответствии с пп. 1 и 2 формулы изобретения.In the drawing, FIG. 2 shows a diagram of the proposed voltage regulator in accordance with paragraphs. 1 and 2 of the claims.

На чертеже фиг. 3 приведена схема компенсационного стабилизатора напряжения в соответствии с пп. 3 и 4 формулы изобретения.In the drawing, FIG. 3 shows a diagram of a compensation voltage stabilizer in accordance with paragraphs. 3 and 4 of the claims.

На чертеже фиг. 4 показана схема КСН в соответствии с п. 5 формулы изобретения.In the drawing, FIG. 4 shows the scheme of the PSC in accordance with claim 5 of the claims.

На чертеже фиг. 5 представлена схема компенсационного стабилизатора напряжения по п. 6 формулы изобретения.In the drawing, FIG. 5 shows a diagram of a compensation voltage stabilizer according to claim 6 of the claims.

На чертеже фиг. 6 приведена схема КСН фиг.3 в среде LTspice на моделях JFet транзисторов ОАО «Интеграл» (г. Минск) при t=27°C.In the drawing, FIG. 6 shows a diagram of the KCH Fig. 3 in the LTspice environment on JFet models of transistors of JSC "Integral" (Minsk) at t = 27 ° C.

На чертеже фиг. 7 показана нагрузочная характеристика КСН фиг.6 при t=27°C и количестве параллельно включенных транзисторов в регулирующем элементе N=1.In the drawing, FIG. 7 shows the load characteristic of the KCH of FIG. 6 at t = 27 ° C and the number of parallel connected transistors in the control element N = 1.

На чертеже фиг. 8 представлена температурная зависимость выходного напряжения КСН фиг.6 при t=-197°С÷27°С и количестве параллельно включенных транзисторов в регулирующем элементе N=1.In the drawing, FIG. 8 shows the temperature dependence of the output voltage of the PSC of Fig. 6 at t = -197 ° С ÷ 27 ° С and the number of parallel-connected transistors in the control element N = 1.

На чертеже фиг. 9 приведена зависимость выходного напряжения КСН фиг.6 от потока нейтронов (fn) при fn=0÷1e+15 н/см2 и количестве параллельно включенных транзисторов в регулирующем элементе N=1.In the drawing, FIG. 9 shows the dependence of the output voltage KCH Fig. 6 on the neutron flux (fn) at fn = 0 ÷ 1e + 15 n / cm 2 and the number of parallel connected transistors in the control element N = 1.

На чертеже фиг. 10 показана нагрузочная характеристика стабилизатора напряжения фиг.6 при t=27°C и количестве параллельно включенных транзисторов в регулирующем элементе N=6.In the drawing, FIG. 10 shows the load characteristic of the voltage stabilizer of FIG. 6 at t = 27 ° C and the number of parallel-connected transistors in the control element N = 6.

На чертеже фиг. 11 представлена схема КСН фиг.4 в среде LTspice на моделях JFet транзисторов ОАО «Интеграл» (г. Минск) при t=27°C и количестве параллельно включенных транзисторов в регулирующем элементе N=6.In the drawing, FIG. 11 shows a diagram of the KCH Fig. 4 in the LTspice environment on JFet models of transistors of JSC "Integral" (Minsk) at t = 27 ° C and the number of parallel connected transistors in the control element N = 6.

На чертеже фиг. 12 приведена нагрузочная характеристика стабилизатора напряжения фиг.11 при t=27°C и количестве параллельно включенных транзисторов в регулирующем элементе N=6.In the drawing, FIG. 12 shows the load characteristic of the voltage stabilizer of FIG. 11 at t = 27 ° C and the number of parallel connected transistors in the regulating element N = 6.

Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах фиг. 2 содержит регулирующий элемент 1 на полевом транзисторе, сток которого подключен к источнику напряжения питания 2, а исток соединен с выходом 3 устройства, дифференциальный усилитель сигнала рассогласования 4 с инвертирующим 5 и неинвертирующим 6 входами, первым токовым выходом 7, а также токовым входом 8, устанавливающим статический режим дифференциального усилителя сигнала рассогласования 4, связанным с общей шиной источника питания 9 через источник опорного тока 10, источник опорного напряжения 11, соединенный с неинвертирующим входом 6 дифференциального усилителя сигнала рассогласования 4, причем выход устройства 3 связан с инвертирующим входом 5 дифференциального усилителя сигнала рассогласования 4. Первый 7 токовый выход усилителя сигнала рассогласования 4 связан с затвором первого 12 дополнительного полевого транзистора, а также подключен к истоку первого 12 дополнительного полевого транзистора и к затвору полевого транзистора регулирующего элемента 1 через первый 13 дополнительный резистор, источник опорного тока 10, выполненный на основе второго 14 и третьего 15 дополнительных полевых транзисторов, стоки которых соединены с токовым входом 8 дифференциального усилителя сигнала рассогласования 4, затворы второго 14 и третьего 15 дополнительных полевых транзисторов соединены с общей шиной источника питания 9, исток второго 14 дополнительного полевого транзистора подключен к общей шине источника питания 9 через второй 16 дополнительный резистор, а исток третьего 15 дополнительного полевого транзистора подключен к общей шине 9 источника питания через третий 17 дополнительный резистор, причем сток первого 12 дополнительного полевого транзистора соединен с первым источником напряжения смещения 18, а выход устройства 3 связан с инвертирующим входом 5 дифференциального усилителя сигнала рассогласования 4 через резистивный делитель напряжения 19, содержащий последовательно соединенные первый 20 и второй 21 резисторы. В схеме фиг. 2 двухполюсник 22 моделирует свойства нагрузки Rн.Compensating voltage regulator for field-effect transistors for operation at low temperatures FIG. 2 contains a regulating element 1 on a field-effect transistor, the drain of which is connected to the supply voltage 2, and the source is connected to the output 3 of the device, a differential amplifier of the error signal 4 with inverting 5 and non-inverting 6 inputs, the first current output 7, as well as the current input 8, setting the static mode of the differential error signal amplifier 4, connected to the common bus of the power supply 9 through the reference current source 10, the reference voltage source 11 connected to the non-inverting input 6 of the differential error signal amplifier 4, the output of the device 3 being connected to the inverting input 5 of the differential signal amplifier mismatch 4. The first 7 current output of the mismatch signal amplifier 4 is connected to the gate of the first 12 additional field-effect transistor, and is also connected to the source of the first 12 additional field-effect transistor and to the gate of the field-effect transistor of the regulating element 1 through the first 13 add a linear resistor, a reference current source 10, made on the basis of the second 14 and third 15 additional field-effect transistors, the drains of which are connected to the current input 8 of the differential amplifier of the error signal 4, the gates of the second 14 and third 15 additional field-effect transistors are connected to the common bus of the power supply 9, the source of the second 14 additional field-effect transistor is connected to the common bus of the power supply 9 through the second 16 additional resistor, and the source of the third 15 additional field-effect transistor is connected to the common bus 9 of the power supply through the third 17 additional resistor, and the drain of the first 12 additional field-effect transistor is connected to the first source bias voltage 18, and the output of the device 3 is connected to the inverting input 5 of the differential amplifier of the error signal 4 through a resistive voltage divider 19 containing the first 20 and second 21 resistors connected in series. In the circuit in FIG. 2 bipolar 22 simulates the properties of the load Rн.

На чертеже 2, в соответствии с п. 2 формулы изобретения, дифференциальный усилитель сигнала рассогласования 4 выполнен на первом 23 и втором 24 вспомогательных полевых транзисторах, объединенные стоки которых, соединены с токовым входом 8 дифференциального усилителя сигнала рассогласования 4, затвор первого 23 вспомогательного полевого транзистора соединен с инвертирующим входом 5 дифференциального усилителя сигнала рассогласования 4, затвор второго 24 вспомогательного полевого транзистора соединен с неинвертирующим входом 6 дифференциального усилителя сигнала рассогласования 4, а сток первого 23 вспомогательного полевого транзистора соединен с первым 7 токовым выходом дифференциального усилителя сигнала рассогласования 4.In drawing 2, in accordance with clause 2 of the claims, the differential amplifier of the error signal 4 is made on the first 23 and second 24 auxiliary field-effect transistors, the combined drains of which are connected to the current input 8 of the differential amplifier of the error signal 4, the gate of the first 23 auxiliary field-effect transistor connected to the inverting input 5 of the differential amplifier of the error signal 4, the gate of the second 24 auxiliary field-effect transistor is connected to the non-inverting input 6 of the differential amplifier of the error signal 4, and the drain of the first 23 auxiliary field-effect transistor is connected to the first 7 current output of the differential amplifier of the error signal 4.

На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения, первый 23 вспомогательный полевой транзистор дифференциального усилителя сигнала рассогласования 4 выполнен в виде каскодного составного транзистора на первом 25 и втором 26 элементарных полевых транзисторах, причем затвор первого 25 элементарного полевого транзистора связан с инвертирующим входом 5 дифференциального усилителя сигнала рассогласования 4, его исток соединен с токовым входом 8 дифференциального усилителя сигнала рассогласования 4, а сток подключен к истоку второго 26 элементарного полевого транзистора, затвор второго 26 элементарного полевого транзистора, соединен с истоком первого 25 элементарного полевого транзистора, а его сток соединен с первым 7 токовым выходом дифференциального усилителя сигнала рассогласования 4, второй 24 вспомогательный полевой транзистор дифференциального усилителя сигнала рассогласования 4, выполненный в виде каскодного составного транзистора на третьем 27 и четвертом 28 элементарных полевых транзисторах, причем затвор третьего 27 элементарного полевого транзистора связан с неинвертирующим входом 6 дифференциального усилителя сигнала рассогласования 4, его исток соединен с токовым входом 8 дифференциального усилителя сигнала рассогласования 4, а сток подключен к истоку четвертого 28 элементарного полевого транзистора затвор четвертого 28 элементарного полевого транзистора, соединен с истоком третьего 27 элементарного полевого транзистора, а его сток соединен со вторым 29 источником напряжения смещения.In the drawing, FIG. 3, in accordance with claim 3 of the claims, the first 23 auxiliary field-effect transistor of the differential amplifier of the error signal 4 is made in the form of a cascode composite transistor on the first 25 and second 26 elementary field-effect transistors, and the gate of the first 25 elementary field-effect transistor is connected to the inverting input 5 of the differential error signal amplifier 4, its source is connected to the current input 8 of the differential error signal amplifier 4, and the drain is connected to the source of the second 26 elementary field-effect transistor, the gate of the second 26 elementary field-effect transistor is connected to the source of the first 25 elementary field-effect transistor, and its drain is connected to the first 7 current output of the differential amplifier of the error signal 4, the second 24 auxiliary field-effect transistor of the differential amplifier of the error signal 4, made in the form of a cascode composite transistor on the third 27 and fourth 28 elementary field-effect transistors resistors, and the gate of the third 27 elementary field-effect transistor is connected to the non-inverting input 6 of the differential amplifier of the error signal 4, its source is connected to the current input 8 of the differential amplifier of the error signal 4, and the drain is connected to the source of the fourth 28 elementary field-effect transistor, the gate of the fourth 28 elementary field-effect transistor, connected to the source of the third 27 elementary field-effect transistor, and its drain is connected to the second 29 bias voltage source.

Кроме этого, на чертеже фиг. 3, в соответствии с п. 4 формулы изобретения, в качестве первого 18 и второго 29 источников напряжения смещения используется источник напряжения питания 2.In addition, in FIG. 3, in accordance with claim 4 of the claims, a supply voltage source 2 is used as the first 18 and second 29 bias voltage sources.

На чертеже фиг. 4, в соответствии с п. 5 формулы изобретения, в качестве второго 29 источника напряжения смещения используется выход устройства 3, а в качестве первого 18 источника напряжения смещения используется источник напряжения питания 2.In the drawing, FIG. 4, in accordance with claim 5 of the claims, the output of device 3 is used as the second 29 bias voltage source, and the supply voltage 2 is used as the first 18 bias voltage source.

На чертеже фиг. 6, в соответствии с п. 6 формулы изобретения, в качестве первого 18 и второго 29 источников напряжения смещения, используется выход устройства 3.In the drawing, FIG. 6, in accordance with claim 6 of the claims, the output of device 3 is used as the first 18 and second 29 bias voltage sources.

На чертежах фиг.1 - фиг. 6, в соответствии с п. 7 формулы изобретения, в качестве всех упомянутых в п. 1 - п. 6 формулы изобретения полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, в т.ч. реализуемых по кремниевым (Si), карбид-кремниевым (SiC) и арсенид-галлиевым (GaAs) технологиям.In the drawings, FIG. 1 to FIG. 6, in accordance with claim 7 of the claims, as all field-effect transistors mentioned in claim 1 - claim 6 of the claims, field-effect transistors with a control p-n junction are used, incl. implemented by silicon (Si), silicon carbide (SiC) and gallium arsenide (GaAs) technologies.

Рассмотрим работу заявляемого стабилизатора напряжения фиг. 2.Consider the operation of the inventive voltage regulator in FIG. 2.

Источник опорного напряжения 11 в КСН фиг. 2 реализуется по классическим схемам или в виде традиционного стабилитрона. При этом выходное напряжение КСН в схеме фиг. 2, за счет влияния отрицательной обратной связи, при малых статических ошибках дифференциального усилителя сигнала рассогласования 4, равно опорному напряжению Uоп. Работоспособность разных модификаций схемы фиг. 2 подтверждается результатами компьютерного моделирования КСН фиг. 3, фиг. 4, фиг. 5, представленными на чертежах фиг. 7, фиг. 8, фиг. 9, фиг.10, фиг. 12.The voltage reference 11 in the PSC of FIG. 2 is implemented according to classical circuits or in the form of a traditional zener diode. In this case, the output voltage of the PSC in the circuit of FIG. 2, due to the influence of negative feedback, with small static errors of the differential amplifier of the error signal 4, is equal to the reference voltage U op . The operability of various modifications of the circuit of FIG. 2 is confirmed by the results of computer simulation of the PSC of FIG. 3, fig. 4, figs. 5 shown in the drawings of FIG. 7, figs. 8, figs. 9, fig. 10, fig. 12.

В схеме фиг. 2 первый 12 дополнительный транзистор вместе с первым 13 дополнительным резистором образуют двухполюсник динамической нагрузки для первого 7 токового выхода дифференциального усилителя сигнала рассогласования 4, статический ток которого устанавливается первым 13 дополнительным резистором и первым 12 дополнительным полевым транзистором и, в первом приближении, не зависит от других элементов схемы (нагрузки 22, напряжения питания 2 и т.п.):In the circuit in FIG. 2, the first 12 additional transistor together with the first 13 additional resistor form a two-pole dynamic load for the first 7 current output of the differential amplifier of the error signal 4, the static current of which is set by the first 13 additional resistor and the first 12 additional field-effect transistor and, in the first approximation, does not depend on others circuit elements (load 22, supply voltage 2, etc.):

IR=IR13=Uзи.12/R13 =const, (1)I R = I R13 = U zi.12 / R 13 = const, (1)

где Uзи.12 - напряжение затвор-исток первого 12 дополнительного транзистора в рабочей точке при токе истока, равном IR13. Этот параметр зависит от стоко-затворной характеристики конкретного JFET.where U zi.12 is the gate-source voltage of the first 12 additional transistor at the operating point at a source current equal to I R13 . This parameter depends on the drain-gate characteristic of the particular JFET.

Замечательной особенностью заявляемой схемы фиг. 2 является ее выполнение на однотипных JFET транзисторах, а также реализация источника опорного тока 10 на втором 14 и третьем 15 дополнительных полевых транзисторах, которые идентичны первому 12 дополнительному полевому транзистору. Если выбрать одинаковыми сопротивления первого 13, второго 16 и третьего 17 дополнительных резисторов, то при идентичных JFET (транзисторы 12, 14, 15) в узле 7 будут суммироваться два тока - один из которых не изменяется (1), а второй зависит от разницы ΔU между опорным напряжением Uоп и напряжением на выходе 3 устройства. Если ΔU=0, то благодаря идентичности JFET (транзисторы 12, 14 и 15) и R16=R17=R13, ток стока первого 23 полевого транзистора в дифференциальном усилителе сигнала рассогласования 4 будет равен току через первый 13 дополнительный резистор. Важно отметить, что данный эффект КСН фиг. 2 обеспечивается без применения токовых зеркал, которые в классическом применении (например, фиг. 1) решают аналогичную задачу.A remarkable feature of the claimed circuit of FIG. 2 is its implementation on the same type of JFET transistors, as well as the implementation of the reference current source 10 on the second 14 and third 15 additional field-effect transistors, which are identical to the first 12 additional field-effect transistor. If we choose the same resistances of the first 13, second 16 and third 17 additional resistors, then with identical JFETs (transistors 12, 14, 15) in node 7 two currents will be added - one of which does not change (1), and the second depends on the difference ΔU between the reference voltage U op and the voltage at the output 3 of the device. If ΔU = 0, then due to the identity of the JFETs (transistors 12, 14 and 15) and R 16 = R 17 = R 13 , the drain current of the first 23 field-effect transistor in the differential amplifier of the error signal 4 will be equal to the current through the first 13 additional resistor. It is important to note that this effect of the SPC in FIG. 2 is provided without the use of current mirrors, which in classical applications (for example, Fig. 1) solve a similar problem.

Таким образом, в рассматриваемом КСН впервые решается актуальная задача аналоговой схемотехники - исключение токовых зеркал (например, фиг.1, ТЗ), реализация которых на JFET транзисторах крайне затруднена из-за особенностей их статического режима, либо требует применения дополнительных источников питания.Thus, in the considered SVC, the actual problem of analog circuitry is solved for the first time - the elimination of current mirrors (for example, Fig. 1, TZ), the implementation of which on JFET transistors is extremely difficult due to the peculiarities of their static mode, or requires the use of additional power supplies.

Применение в качестве первого 23 и второго 24 полевых транзисторов в структуре дифференциального усилителя сигнала рассогласования 4 (фиг. 3 - фиг. 5) позволяет создать в цепи токового выхода 7 экстремально высокие дифференциальные сопротивления. В конечном итоге это увеличивает петлевое усиление КСН фиг. 4 (фиг. 5) и улучшает качество стабилизации выходного напряжения.The use of the first 23 and the second 24 field-effect transistors in the structure of the differential amplifier of the error signal 4 (Fig. 3 - Fig. 5) makes it possible to create extremely high differential resistances in the current output circuit 7. This ultimately increases the loop gain of the VSWR of FIG. 4 (Fig. 5) and improves the quality of the output voltage stabilization.

Основная особенность схемы заявляемого КСН фиг. 5 состоит в том, что здесь сток транзистора 28, исток транзистора 12 связаны с выходом устройства 3, напряжение на котором достаточно стабильно (в соответствии с принципом работы КСН) и имеет малый уровень шумов. Данный эффект положительно сказывается на шумах усилителя сигнала рассогласования 4 и позволяет обеспечить высокий уровень подавления помех по шине питания 2.The main feature of the circuit of the inventive STC of FIG. 5 consists in the fact that here the drain of the transistor 28, the source of the transistor 12 are connected to the output of the device 3, the voltage on which is sufficiently stable (in accordance with the principle of operation of the PSC) and has a low noise level. This effect has a positive effect on the noise of the mismatch signal amplifier 4 and allows for a high level of noise suppression on the power bus 2.

Таким образом, предлагаемый КСН за счет новой схемотехники и применения JFET выполняет свои основные функции в диапазоне криогенных температур и характеризуется устойчивостью к проникающей радиации [24]. Особенно перспективно применение заявляемого КСН, имеющего однотипные полевые транзисторы, при его реализации по JFET кремниевым (Si), карбид-кремниевым (SiC) и арсенид-галлиевым (GaAs) технологиям, которые сейчас интенсивно развиваются.Thus, the proposed SPC, due to the new circuitry and the use of JFET, performs its main functions in the cryogenic temperature range and is characterized by resistance to penetrating radiation [24]. Particularly promising is the use of the inventive KCH, which has the same type of field-effect transistors, when it is implemented on JFET silicon (Si), silicon carbide (SiC) and gallium arsenide (GaAs) technologies, which are now being intensively developed.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патентная заявка US 2007/0188228, fig.4, 2007 г.1. Patent application US 2007/0188228, fig. 4, 2007.

2. Патентная заявка US 2010/0033144, fig.1, 2010 г.2. Patent application US 2010/0033144, fig.1, 2010

3. Патент US 7.495.422, fig.4, 2009 г.3. Patent US 7.495.422, fig. 4, 2009

4. Патент US 7.301.315, fig.1, fig.2, fig.4, 2007 г.4. Patent US 7.301.315, fig.1, fig.2, fig.4, 2007

5. Патент US 6.465.994, fig.1, 2002 г.5. US patent 6.465.994, fig. 1, 2002

6. Патент US 6.977.490, fig.1, 2005 г.6. Patent US 6.977.490, fig. 1, 2005

7. Патентная заявка US 2014/0218112, fig.3а, 2014 г.7. Patent application US 2014/0218112, fig.3a, 2014

8. Патент US 7.586.371, fig.2, 2009 г.8. Patent US 7.586.371, fig. 2, 2009

9. Патент US 7.986.188, fig.1-4, 2011 г.9. Patent US 7.986.188, fig. 1-4, 2011

10. Патент US 6.407.537, fig.1-4, 2002 г.10. US patent 6.407.537, fig. 1-4, 2002

11. Патентная заявка US 2007/0200623, fig.7, 2007 г.11. Patent application US 2007/0200623, fig. 7, 2007.

12. Патент US 6.700.360, fig.4, 2004 г.12. Patent US 6.700.360, fig. 4, 2004.

13. Патент US 6.690.228, fig.2, 2004 г.13. Patent US 6.690.228, fig. 2, 2004.

14. Патент US 6.188.211, fig.1, 2001 г.14. US patent 6.188.211, fig.1, 2001

15. Патент US 6.812.590, 2005 г.15. Patent US 6.812.590, 2005

16. Патент WO 2010/028430, fig. 2, 2010 г.16. Patent WO 2010/028430, fig. 2, 2010

17. Патентная заявка US 2009/027032, fig. 2, 2009 г.17. Patent application US 2009/027032, fig. 2, 2009

18. Патент US 5.966.006, fig. 2, 1999 г.18. US patent 5.966.006, fig. 2, 1999

19. Патент US 6.600.305, fig. 6, 2003 г.19. Patent US 6.600.305, fig. 6, 2003

20. Патент US 6.778.005, fig. 1, fig. 2, 2004 г.20. US patent 6.778.005, fig. 1, fig. 2, 2004

21. Патент US 6.969.982, fig. 2, 2005 г.21. Patent US 6.969.982, fig. 2, 2005

22. Патент US 6.437.550, fig. 10, 2002 г.22. Patent US 6.437.550, fig. 10, 2002

23. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 1 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника. - № 4. - 2015. - С. 44-49.23. Creation of low-temperature analog ICs for processing pulse signals from sensors. Part 1 / O. Dvornikov, V. Chekhovsky, V. Dyatlov, N. Prokopenko // Modern electronics. - No. 4. - 2015. - S. 44-49.

24. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications.24. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications.

Claims (7)

1. Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах, содержащий регулирующий элемент (1) на полевом транзисторе, сток которого подключен к источнику напряжения питания (2), а исток соединен с выходом (3) устройства, дифференциальный усилитель сигнала рассогласования (4) с инвертирующим (5) и неинвертирующим (6) входами, первым токовым выходом (7), а также токовым входом (8), устанавливающим статический режим дифференциального усилителя сигнала рассогласования (4), связанным с общей шиной источника питания (9) через источник опорного тока (10), источник опорного напряжения (11), соединенный с неинвертирующим входом (6) дифференциального усилителя сигнала рассогласования (4), причем выход устройства (3) связан с инвертирующим входом (5) дифференциального усилителя сигнала рассогласования (4), отличающийся тем, что первый (7) токовый выход усилителя сигнала рассогласования (4) связан с затвором первого (12) дополнительного полевого транзистора, а также подключен к истоку первого (12) дополнительного полевого транзистора и к затвору полевого транзистора регулирующего элемента (1) через первый (13) дополнительный резистор, источник опорного тока (10) выполнен на основе второго (14) и третьего (15) дополнительных полевых транзисторов, стоки которых соединены с токовым входом (8) дифференциального усилителя сигнала рассогласования (4), затворы второго (14) и третьего (15) дополнительных полевых транзисторов соединены с общей шиной источника питания (9), исток второго (14) дополнительного полевого транзистора подключен к общей шине источника питания (9) через второй (16) дополнительный резистор, а исток третьего (15) дополнительного полевого транзистора подключен к общей шине (9) источника питания через третий (17) дополнительный резистор, причем сток первого (12) дополнительного полевого транзистора соединен с первым источником напряжения смещения (18), а выход устройства (3) связан с инвертирующим входом (5) дифференциального усилителя сигнала рассогласования (4) через резистивный делитель напряжения (19), содержащий последовательно соединенные первый (20) и второй (21) резисторы.1. Compensating voltage stabilizer on field-effect transistors for operation at low temperatures, containing a regulating element (1) on a field-effect transistor, the drain of which is connected to the supply voltage (2), and the source is connected to the output (3) of the device, a differential error signal amplifier ( 4) with inverting (5) and non-inverting (6) inputs, the first current output (7), as well as the current input (8), which sets the static mode of the differential error signal amplifier (4), connected to the common power supply bus (9) through a reference current source (10), a reference voltage source (11) connected to the non-inverting input (6) of the differential error signal amplifier (4), the output of the device (3) being connected to the inverting input (5) of the differential error signal amplifier (4), characterized in that the first (7) current output of the error amplifier (4) is connected to the gate of the first (12) additional field-effect transient torus, and is also connected to the source of the first (12) additional field-effect transistor and to the gate of the field-effect transistor of the control element (1) through the first (13) additional resistor, the reference current source (10) is based on the second (14) and third (15) additional field-effect transistors, the drains of which are connected to the current input (8) of the differential amplifier of the error signal (4), the gates of the second (14) and third (15) additional field-effect transistors are connected to the common bus of the power supply (9), the source of the second (14) additional The field-effect transistor is connected to the common bus of the power supply (9) through the second (16) additional resistor, and the source of the third (15) additional field-effect transistor is connected to the common bus (9) of the power supply through the third (17) additional resistor, and the drain of the first (12 ) of the additional field-effect transistor is connected to the first bias voltage source (18), and the output of the device (3) is connected to the inverting input (5) differential mismatch signal amplifier (4) through a resistive voltage divider (19) containing the first (20) and second (21) resistors connected in series. 2. Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах по п.1, отличающийся тем, что дифференциальный усилитель сигнала рассогласования (4) выполнен на первом (23) и втором (24) полевых транзисторах, объединенные стоки которых соединены с токовым входом (8) дифференциального усилителя сигнала рассогласования (4), затвор первого (23) вспомогательного полевого транзистора соединен с инвертирующим входом (5) дифференциального усилителя сигнала рассогласования (4), затвор второго (24) вспомогательного полевого транзистора соединен с неинвертирующим входом (6) дифференциального усилителя сигнала рассогласования (4), а сток первого (23) вспомогательного полевого транзистора соединен с первым (7) токовым выходом дифференциального усилителя сигнала рассогласования (4).2. Compensating voltage regulator on field-effect transistors for operation at low temperatures according to claim 1, characterized in that the differential amplifier of the error signal (4) is made on the first (23) and second (24) field-effect transistors, the combined drains of which are connected to the current input (8) differential error signal amplifier (4), the gate of the first (23) auxiliary field-effect transistor is connected to the inverting input (5) of the differential error signal amplifier (4), the gate of the second (24) auxiliary field-effect transistor is connected to the non-inverting input (6) of the differential of the error signal amplifier (4), and the drain of the first (23) auxiliary field-effect transistor is connected to the first (7) current output of the differential error signal amplifier (4). 3. Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах по п.2, отличающийся тем, что первый (23) вспомогательный полевой транзистор дифференциального усилителя сигнала рассогласования (4) выполнен в виде каскодного составного транзистора на первом (25) и втором (26) элементарных полевых транзисторах, причем затвор первого (25) элементарного полевого транзистора связан с инвертирующим входом (5) дифференциального усилителя сигнала рассогласования (4), его исток соединен с токовым входом (8) дифференциального усилителя сигнала рассогласования (4), а сток подключен к истоку второго (26) элементарного полевого транзистора, затвор второго (26) элементарного полевого транзистора, соединен с истоком первого (25) элементарного полевого транзистора, а его сток соединен с первым (7) токовым выходом дифференциального усилителя сигнала рассогласования (4) , второй (24) вспомогательный полевой транзистор дифференциального усилителя сигнала рассогласования (4) выполнен в виде каскодного составного транзистора на третьем (27) и четвертом (28) элементарных полевых транзисторах, причем затвор третьего (27) элементарного полевого транзистора связан с неинвертирующим входом (6) дифференциального усилителя сигнала рассогласования (4), его исток соединен с токовым входом (8) дифференциального усилителя сигнала рассогласования (4), а сток подключен к истоку четвертого (28) элементарного полевого транзистора затвор четвертого (28) элементарного полевого транзистора соединен с истоком третьего (27) элементарного полевого транзистора, а его сток соединен со вторым (29) источником напряжения смещения.3. Compensating voltage stabilizer on field-effect transistors for operation at low temperatures according to claim 2, characterized in that the first (23) auxiliary field-effect transistor of the differential amplifier of the error signal (4) is made in the form of a cascode composite transistor on the first (25) and second ( 26) elementary field-effect transistors, and the gate of the first (25) elementary field-effect transistor is connected to the inverting input (5) of the differential error signal amplifier (4), its source is connected to the current input (8) of the differential error signal amplifier (4), and the drain is connected to the source of the second (26) elementary field-effect transistor, the gate of the second (26) elementary field-effect transistor is connected to the source of the first (25) elementary field-effect transistor, and its drain is connected to the first (7) current output of the differential amplifier of the error signal (4), the second (24) Differential signal amplifier auxiliary field effect transistor (4) is made in the form of a cascode composite transistor on the third (27) and fourth (28) elementary field-effect transistors, and the gate of the third (27) elementary field-effect transistor is connected to the non-inverting input (6) of the differential amplifier of the error signal (4), its source connected to the current input (8) of the differential amplifier of the error signal (4), and the drain is connected to the source of the fourth (28) elementary field-effect transistor; the gate of the fourth (28) elementary field-effect transistor is connected to the source of the third (27) elementary field-effect transistor, and its drain is connected with the second (29) bias voltage source. 4. Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах по п.3, отличающийся тем, что в качестве первого (18) и второго (29) источников напряжения смещения используется источник напряжения питания (2).4. Compensating voltage stabilizer on field-effect transistors for operation at low temperatures according to claim 3, characterized in that a supply voltage source (2) is used as the first (18) and second (29) bias voltage sources. 5. Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах по п. 3, отличающийся тем, что в качестве второго (29) источника напряжения смещения используется выход устройства (3), а в качестве первого (18) источника напряжения смещения используется источник напряжения питания (2).5. Compensating voltage regulator on field-effect transistors for operation at low temperatures according to claim 3, characterized in that the output of device (3) is used as the second (29) bias voltage source, and the source is used as the first (18) bias voltage source supply voltage (2). 6. Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах по п.3, отличающийся тем, что в качестве первого (18) и второго (29) источников напряжения смещения используется выход устройства (3).6. Compensating voltage stabilizer on field-effect transistors for operation at low temperatures according to claim 3, characterized in that the output of the device (3) is used as the first (18) and second (29) bias voltage sources. 7. Компенсационный стабилизатор напряжения на полевых транзисторах для работы при низких температурах по пп.1-6, отличающийся тем, что в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.7. Compensating voltage stabilizer on field-effect transistors for operation at low temperatures according to claims 1-6, characterized in that all the above-mentioned field-effect transistors are field-effect transistors with a control pn junction.
RU2020118869A 2020-06-08 2020-06-08 Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures RU2736548C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020118869A RU2736548C1 (en) 2020-06-08 2020-06-08 Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020118869A RU2736548C1 (en) 2020-06-08 2020-06-08 Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures

Publications (1)

Publication Number Publication Date
RU2736548C1 true RU2736548C1 (en) 2020-11-18

Family

ID=73460899

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020118869A RU2736548C1 (en) 2020-06-08 2020-06-08 Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures

Country Status (1)

Country Link
RU (1) RU2736548C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2766868C1 (en) * 2021-09-08 2022-03-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide buffer amplifier
RU2767976C1 (en) * 2021-09-09 2022-03-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Gallium arsenide power amplifier output stage
RU2793452C1 (en) * 2022-08-16 2023-04-04 Общество с ограниченной ответственностью "Радиокомп" Voltage stabilizer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2530169A1 (en) * 1975-07-05 1977-01-27 Rohde & Schwarz Amplifier with sixty DB dynamic range - despite high cutoff and precise logarithmic relationship of gain and control volts uses transistor differential pair
US6188211B1 (en) * 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US7495422B2 (en) * 2005-07-22 2009-02-24 Hong Kong University Of Science And Technology Area-efficient capacitor-free low-dropout regulator
WO2010028430A1 (en) * 2008-09-11 2010-03-18 Thomas Rogoff Audio (Pty) Ltd High voltage regulated power supply
RU2419197C1 (en) * 2010-02-02 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential amplifier with increased amplification factor as to voltage
RU2624585C1 (en) * 2016-03-18 2017-07-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Low temperature radiation resistant multidifferencial operation amplifier
RU2710917C1 (en) * 2019-08-21 2020-01-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2530169A1 (en) * 1975-07-05 1977-01-27 Rohde & Schwarz Amplifier with sixty DB dynamic range - despite high cutoff and precise logarithmic relationship of gain and control volts uses transistor differential pair
US6188211B1 (en) * 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US7495422B2 (en) * 2005-07-22 2009-02-24 Hong Kong University Of Science And Technology Area-efficient capacitor-free low-dropout regulator
WO2010028430A1 (en) * 2008-09-11 2010-03-18 Thomas Rogoff Audio (Pty) Ltd High voltage regulated power supply
RU2419197C1 (en) * 2010-02-02 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Differential amplifier with increased amplification factor as to voltage
RU2624585C1 (en) * 2016-03-18 2017-07-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Low temperature radiation resistant multidifferencial operation amplifier
RU2710917C1 (en) * 2019-08-21 2020-01-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2766868C1 (en) * 2021-09-08 2022-03-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide buffer amplifier
RU2767976C1 (en) * 2021-09-09 2022-03-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Gallium arsenide power amplifier output stage
RU2793452C1 (en) * 2022-08-16 2023-04-04 Общество с ограниченной ответственностью "Радиокомп" Voltage stabilizer

Similar Documents

Publication Publication Date Title
US5517134A (en) Offset comparator with common mode voltage stability
US5422529A (en) Differential charge pump circuit with high differential and low common mode impedance
US7535285B2 (en) Band-gap voltage reference circuit
US8766611B2 (en) Reference voltage generation circuit and method
US7710190B2 (en) Apparatus and method for compensating change in a temperature associated with a host device
RU2736548C1 (en) Degenerative-type voltage stabilizer on field-effect transistors for operation at low temperatures
GB2356991A (en) Frequency compensation for negative feedback amplifier for low drop-out voltage regulators
JPH04222006A (en) Low-noise current source circuit
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
JPS5925243B2 (en) constant current source
RU2710917C1 (en) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction
KR20160124672A (en) Current detection circuit
US5218364A (en) D/a converter with variable biasing resistor
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
KR20190071590A (en) Current generating circuit
RU2710846C1 (en) Composite transistor based on complementary field-effect transistors with control p-n junction
JP2013054535A (en) Constant voltage generation circuit
RU2615068C1 (en) Bipolar-field differential operational amplifier
RU2741055C1 (en) Operational amplifier with "floating" input differential cascade on complementary field-effect transistors with control p-n junction
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2711725C1 (en) High-speed output cascade of analogue microcircuits on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2712410C1 (en) Buffer amplifier with low zero-offset voltage on complementary field-effect transistors with control p-n junction
RU2712416C1 (en) Input differential cascade on complementary field-effect transistors for operation at low temperatures
RU2732950C1 (en) Low-temperature and radiation-proof compensation voltage stabilizer on complementary field transistors with control p-n junction