RU2706869C1

RU2706869C1 - Two-step output stage of class ab of analogue microcircuits on complementary field-effect transistors for operation at low temperatures

Info

Publication number: RU2706869C1
Application number: RU2019120795A
Authority: RU
Inventors: Николай Николаевич Прокопенко; Александр Игоревич Серебряков; Анна Витальевна Бугакова; Дмитрий Владимирович Клейменкин
Priority date: 2019-07-04
Filing date: 2019-07-04
Publication date: 2019-11-21

Abstract

FIELD: microelectronics.SUBSTANCE: invention relates to analogue microelectronics and can be used as two-stroke buffer amplifiers and output cascades of various analogue devices. Two-stroke output cascade comprises input (1) and output (2) of device, first (3) input field transistor, drain of which is connected to first (4) current output of device, matched with first (5) bus of power supply, second (6) input field-effect transistor, drain of which is connected to second (7) current output of the device matched with second (8) power supply bus, first (9) and second (10) matching direct shifted p-n-junctions.EFFECT: technical result consists in creation of radiation-resistant and low-temperature circuit design of input cascade on complementary field transistors, which provides ultra small values of input static current, including during operation in low temperature range.5 cl, 12 dwg

Description

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве двухтактных буферных усилителей и выходных каскадов различных аналоговых устройств (операционных усилителях (ОУ), драйверах линий связи и т.п.), допускающих работу в условиях воздействия проникающей радиации и низких температур.The invention relates to the field of analog microelectronics and can be used as push-pull buffer amplifiers and output stages of various analog devices (operational amplifiers (op amps), communication line drivers, etc.) capable of operating under conditions of penetrating radiation and low temperatures.

Известно значительное количество схем микроэлектронных двухтактных выходных каскадов, которые реализуются на комплементарных биполярных (BJT) или полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-28].A significant number of microelectronic push-pull output stages are known that are implemented on complementary bipolar (BJT) or field (JFet, CMOS, SOI, SSC, etc.) transistors, as well as when they are turned on jointly [1-28].

Ближайшим прототипом заявляемого устройства является двухтактный выходной каскад (фиг. 1) на комплементарных полевых транзисторах, представленный в патенте фирмы Japan Radio US 5.497.124, fig.25, 1996 г. Данная схема рассмотрена также в книге Эннс В.И., Кобзев Ю.М. «Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика /под ред. канд. техн. наук В.И. Эннса. – М.: Горячая линия-Телеком. – 2005. – 454 с, fig.3-58». Схема ВК-прототипа фиг. 1 содержит вход 1 и выход 2 устройства, первый 3 входной полевой транзистор, сток которого соединен с первым 4 токовым выходом устройства, согласованным с первой 5 шиной источника питания, второй 6 входной полевой транзистор, сток которого подключен ко второму 7 токовому выходу устройства, согласованному со второй 8 шиной источника питания, первый 9 и второй 10 согласующие прямосмещенные p-n-переходы.The closest prototype of the claimed device is a push-pull output stage (Fig. 1) on complementary field-effect transistors, presented in the patent of Japan Radio US 5.497.124, fig.25, 1996. This circuit is also considered in the book by Enns V.I., Kobzev Yu .M. “Design of analog CMOS chips. Developer Quick Reference / Ed. Cand. tech. sciences V.I. Anns. - M .: Hotline-Telecom. - 2005. - 454 s, fig. 3-58. " The circuit of the VK prototype of FIG. 1 contains input 1 and output 2 of the device, the first 3 input field-effect transistor, the drain of which is connected to the first 4 current output of the device, matched with the first 5 bus of the power source, the second 6 input field-effect transistor, the drain of which is connected to the second 7 current output of the device, matched with a second 8 bus power supply, the first 9 and second 10 matching forward biased pn junctions.

Известный выходной каскад фиг. 1 перспективен для использования в ОУ с потенциальной отрицательной обратной связью [29] (когда используется только выход 2 заявляемого устройства), а также в качестве входных каскадов ОУ с токовой отрицательной обратной связью [28,29], когда используются первый 4 и второй 7 токовые выходы. В последнем случае к величине напряжения смещения нуля ВК предъявляются повышенные требования [28]. При этом из-за неидентичности стоко-затворных характеристик первого 3 и второго 6 входных полевых транзисторов, которую практически невозможно устранить технологическим путем, численные значения систематической составляющей напряжения смещения нуля (U_см) в схеме фиг. 1 лежат в пределах сотен милливольт. Для ряда задач аналоговой микроэлектроники это недопустимо, что порождает создание достаточно сложных [28] схемотехнических методов компенсации U_см ВК данного класса.The known output stage of FIG. 1 is promising for use in op-amps with potential negative feedback [29] (when only the output 2 of the claimed device is used), as well as input stages of op-amps with current negative feedback [28,29], when the first 4 and second 7 current are used exits. In the latter case, increased requirements are imposed on the value of the zero bias voltage of the VC [28]. Moreover, due to the non-identity of the gate-gate characteristics of the first 3 and second 6 input field-effect transistors, which is almost impossible to eliminate technologically, the numerical values of the systematic component of the zero bias voltage (U _cm ) in the circuit of FIG. 1 lie within hundreds of millivolts. For a number of problems in analog microelectronics, this is unacceptable, which leads to the creation of rather complicated [28] circuitry compensation methods for U _cm VC of this class.

Существенный недостаток известного выходного каскада состоит в том, что его входной статический ток I_вх определяется разностью токов источников опорного тока I_a и I_b (фиг. 1). В результате, применение первого 3 и второго 6 входных полевых транзисторов с чрезмерно малыми входными токами в ВК-прототипе практически не имеет смысла, так какA significant drawback of the known output stage is that its input static current I _in is determined by the difference in the currents of the reference current sources I _a and I _b (Fig. 1). As a result, the use of the first 3 and second 6 input field-effect transistors with excessively small input currents in the VK prototype makes little sense, since

, (1)

, (one)

где I_3.3, I_3.6 – токи затворов первого 3 и второго 6 полевых транзисторов.where I _3.3 , I _3.6 - gate currents of the first 3 and second 6 field-effect transistors.

В практических схемах ВК (фиг. 1) высококачественные источники опорного тока I_а, I_b, существенно влияющие на I_вх (1), выполняются по достаточно сложным транзисторным схемам, что отрицательно влияет на общее энергопотребление и другие параметры ВК.In practical VC circuits (Fig. 1), high-quality reference current sources I _a , I _b , which significantly affect I _in (1), are performed according to rather complex transistor circuits, which negatively affects the overall power consumption and other VC parameters.

Таким образом, из-за сравнительно больших входных токов ВК-прототип имеет ограниченное применение, прежде всего, в тяжелых условиях эксплуатации (низкие температуры, проникающая радиация), вызывающих разбалансировку токов I_a (I_b) и увеличение их абсолютных значений.Thus, due to the relatively large input currents, the VK prototype has limited use, primarily in difficult operating conditions (low temperatures, penetrating radiation), causing the currents to unbalance I _a (I _b ) and increase their absolute values.

Основная задача предполагаемого изобретения состоит в создании радиационно-стойкого и низкотемпературного схемотехнического решения ВК на комплементарных полевых транзисторах, обеспечивающего (при высокой линейности амплитудной характеристики) сверхмалые значения входного статического тока I_вх, в том числе при работе в диапазоне низких температур.The main task of the alleged invention is to provide a radiation-resistant and low-temperature solutions of circuit VC at the complementary field effect transistor, providing (high linearity amplitude characteristic) ultrasmall values input _Rin static current I, including during operation in a low temperature range.

Поставленная задача достигается тем, что в буферном усилителе фиг. 1, содержащем вход 1 и выход 2 устройства, первый 3 входной полевой транзистор, сток которого соединен с первым 4 токовым выходом устройства, согласованным с первой 5 шиной источника питания, второй 6 входной полевой транзистор, сток которого подключен ко второму 7 токовому выходу устройства, согласованному со второй 8 шиной источника питания, первый 9 и второй 10 согласующие прямосмещенные p-n-переходы, предусмотрены новые элементы и связи – в качестве первого 3 и второго 6 входных полевых транзисторов используются полевые транзисторы с управляющим p-n-переходом, затворы первого 3 и второго 6 входных полевых транзисторов подключены ко входу 1 устройства, между истоками первого 3 и второго 6 входных полевых транзисторов включен дополнительный резистор 11, исток первого 3 входного полевого транзистора связан с выходом 2 устройства через первый 9 согласующий прямосмещенный p-n-переход, а исток второго 6 входного полевого транзистора соединен с выходом 2 устройства через второй 10 согласующий прямосмещенный p-n-переход.The problem is achieved in that in the buffer amplifier of FIG. 1, containing input 1 and output 2 of the device, the first 3 input field-effect transistor, the drain of which is connected to the first 4 current output of the device, matched with the first 5 bus power supply, the second 6 input field-effect transistor, the drain of which is connected to the second 7 current output of the device, coordinated with the second 8 bus power supply, the first 9 and second 10 matching directly biased pn junctions, new elements and connections are provided - as the first 3 and second 6 input field-effect transistors, field-effect transistors are used with pn junction, the gates of the first 3 and second 6 input field-effect transistors are connected to the input 1 of the device, between the sources of the first 3 and second 6 input field-effect transistors an additional resistor 11 is connected, the source of the first 3 input field-effect transistor is connected to the output of the device 2 through the first 9 matching direct biased pn junction, and the source of the second 6 input field-effect transistor is connected to the output 2 of the device through the second 10 matching direct biased pn junction.

Первый 4 и второй 7 токовые выходы заявляемого ВК фиг. 2 могут подключаться в некоторых практических схемах ОУ (например, в усилителях с токовой отрицательной обратной связью [28,29]) к токовым зеркалам и другим выходным подсхемам того или иного проектируемого аналогового устройства, решающего практические задачи обработки аналоговых сигналов. В частном случае, в соответствии с п. 2 формулы изобретения, первый 4 токовый выход устройства соединен с первой 5 шиной источника питания, а второй 7 токовый выход устройства соединен со второй 8 шиной источника питания. В данном варианте применения ВК фиг. 2 токовые выходы 4 и 7 не используются, а ВК фиг. 2 выполняет только одну функцию – согласование низкоомной нагрузки 12 с источником входного сигнала (по величине входного сопротивления), а также передачу в нагрузку 12 входного напряжения с коэффициентом передачи, близким к единице.The first 4 and second 7 current outputs of the claimed VK of FIG. 2 can be connected in some practical op amp circuits (for example, in amplifiers with current negative feedback [28, 29]) to current mirrors and other output subcircuits of a projected analog device that solves the practical problems of processing analog signals. In the particular case, in accordance with paragraph 2 of the claims, the first 4 current output of the device is connected to the first 5 bus of the power source, and the second 7 current output of the device is connected to the second 8 bus of the power source. In this embodiment, the application of the VC of FIG. 2, current outputs 4 and 7 are not used, but the VC of FIG. 2 performs only one function — matching the low-resistance load 12 with the input signal source (in terms of input resistance), as well as transmitting the input voltage to the load 12 with a transmission coefficient close to unity.

На фиг. 1 представлена схема ВК-прототипа, а на фиг. 2 – схема предлагаемого CJFet выходного каскада, соответствующая п. 1 и п. 2 формулы изобретения.In FIG. 1 shows a diagram of a VK prototype, and in FIG. 2 is a schematic of the proposed CJFet output stage, corresponding to paragraph 1 and paragraph 2 of the claims.

На фиг. 3 показан статический режим схемы ВК фиг. 2 при температуре +25°С, U_вх.=V1=0, R1=30 кОм, R_н=R2=10кОм.In FIG. 3 shows the static mode of the VC circuit of FIG. 2 at a temperature of + 25 ° C, U _in. = V1 = 0, R1 = 30 kOhm, R _n = R2 = 10 kOhm.

На фиг. 4 приведена зависимость выходного напряжения от входного напряжения схемы ВК фиг. 3 при температуре +25°С, R1=30 кОм, R_н=R2=10кОм.In FIG. 4 shows the dependence of the output voltage on the input voltage of the VK circuit; FIG. 3 at a temperature of + 25 ° C, R1 = 30 kOhm, R _n = R2 = 10 kOhm.

На фиг. 5 представлен статический режим схемы ВК фиг. 2 при температуре -197°С, U_вх.=V1=0, R1=30 кОм, R_н=R2=10кОм.In FIG. 5 shows the static mode of the VK circuit of FIG. 2 at a temperature of -197 ° C, U _in. = V1 = 0, R1 = 30 kOhm, R _n = R2 = 10 kOhm.

На фиг. 6 показана зависимость выходного напряжения от входного напряжения схемы ВК фиг. 5 при температуре -197°С, R1=30 кОм, R_н=R2=10кОм.In FIG. 6 shows the dependence of the output voltage on the input voltage of the VK circuit; FIG. 5 at a temperature of -197 ° C, R1 = 30 kOhm, R _n = R2 = 10 kOhm.

На фиг. 7 приведена схема CJFet выходного каскада в соответствии с п.3 формулы изобретения, а на фиг. 8 - статический режим схемы фиг. 7 c при температуре +25°С, U_вх.=V1=0, R1=100 кОм, R_н=R2=10кОм.In FIG. 7 is a diagram of a CJFet output stage in accordance with claim 3, and FIG. 8 is a static mode of the circuit of FIG. 7 c at a temperature of + 25 ° C, U _in. = V1 = 0, R1 = 100 kOhm, R _n = R2 = 10 kOhm.

На фиг. 9 представлена зависимость выходного напряжения от входного напряжения схемы ВК фиг. 8 при температуре +25°С, R1=100 кОм, R_н=R2=10кОм.In FIG. 9 shows the dependence of the output voltage on the input voltage of the VK circuit; FIG. 8 at a temperature of + 25 ° C, R1 = 100 kOhm, R _n = R2 = 10 kOhm.

На фиг. 10 показан статический режим схемы фиг. 7 c при температуре -197°С, U_вх.=V1=0, R1=100 кОм, R_н=R2=10кОм.In FIG. 10 shows the static mode of the circuit of FIG. 7 c at a temperature of -197 ° C, U _in. = V1 = 0, R1 = 100 kOhm, R _n = R2 = 10 kOhm.

На фиг. 11 приведена зависимость выходного напряжения от входного напряжения схемы ВК фиг. 10 при температуре -197°С, R1=100 кОм, R_н=R2=10кОм.In FIG. 11 shows the dependence of the output voltage on the input voltage of the VK circuit; FIG. 10 at a temperature of -197 ° C, R1 = 100 kOhm, R _n = R2 = 10 kOhm.

На фиг. 12 представлена схема заявляемого CJFet ВК в соответствии с п.4 формулы изобретения.In FIG. 12 is a diagram of the inventive CJFet VK in accordance with claim 4.

Двухтактный выходной каскад класса AB аналоговых микросхем на комплементарных полевых транзисторах для работы при низких температурах фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 входной полевой транзистор, сток которого соединен с первым 4 токовым выходом устройства, согласованным с первой 5 шиной источника питания, второй 6 входной полевой транзистор, сток которого подключен ко второму 7 токовому выходу устройства, согласованному со второй 8 шиной источника питания, первый 9 и второй 10 согласующие прямосмещенные p-n-переходы. В качестве первого 3 и второго 6 входных полевых транзисторов используются полевые транзисторы с управляющим p-n-переходом, затворы первого 3 и второго 6 входных полевых транзисторов подключены ко входу 1 устройства, между истоками первого 3 и второго 6 входных полевых транзисторов включен дополнительный резистор 11, исток первого 3 входного полевого транзистора связан с выходом 2 устройства через первый 9 согласующий прямосмещенный p-n-переход, а исток второго 6 входного полевого транзистора соединен с выходом 2 устройства через второй 10 согласующий прямосмещенный p-n-переход.A push-pull output stage of class AB analogue ICs on complementary field effect transistors for operation at low temperatures, FIG. 2 contains input 1 and output 2 of the device, the first 3 input field-effect transistor, the drain of which is connected to the first 4 current output of the device, matched with the first 5 bus of the power supply, the second 6 input field-effect transistor, the drain of which is connected to the second 7 current output of the device, matched with a second 8 bus power supply, the first 9 and second 10 matching forward biased pn junctions. As the first 3 and second 6 input field-effect transistors, field-effect transistors with a control pn junction are used, the gates of the first 3 and second 6 input field-effect transistors are connected to the input 1 of the device, an additional resistor 11 is connected between the sources of the first 3 and second 6 input field-effect transistors, the source the first 3 input field-effect transistor is connected to the output 2 of the device through the first 9 matching direct biased pn junction, and the source of the second 6 input field-effect transistor is connected to the output 2 of the device through the second 10 direct forward biased pn junction.

На фиг. 2, в соответствии с п.2 формулы изобретения, первый 4 токовый выход устройства соединен с первой 5 шиной источника питания, а второй 7 токовый выход устройства соединен со второй 8 шиной источника питания. Двухполюсник 12 моделирует свойства нагрузки R_н.In FIG. 2, in accordance with claim 2, the first 4 current output of the device is connected to the first 5 bus of the power source, and the second 7 current output of the device is connected to the second 8 bus of the power source. The bipolar 12 models the properties of the load R _n .

На фиг. 7, в соответствии с п. 3 формулы изобретения, исток первого 3 входного полевого транзистора связан со второй 8 шиной источника питания через первый 13 дополнительный источник опорного тока, а исток второго 6 входного полевого транзистора соединен с первой 5 шиной источника питания через второй 14 дополнительный источник опорного тока.In FIG. 7, in accordance with paragraph 3 of the claims, the source of the first 3 input field-effect transistor is connected to the second 8 bus of the power source through the first 13 additional reference current source, and the source of the second 6 input field-effect transistor is connected to the first 5 bus of the power source through the second 14 additional reference current source.

На фиг. 12, в соответствии с п. 4 формулы изобретения, в схему введены первый 15 и второй 16 дополнительные полевые транзисторы с управляющим p-n-переходом, затворы которых объединены и подключены к выходу устройства 2, исток первого 3 входного полевого транзистора соединен с истоком первого 15 дополнительного полевого транзистора с управляющим p-n-переходом через первый 17 вспомогательный резистор, сток первого 15 дополнительного полевого транзистора с управляющим p-n-переходом связан со второй 8 шиной источника питания, исток второго 6 входного полевого транзистора соединен с истоком второго 16 дополнительного полевого транзистора с управляющим p-n-переходом через второй 18 вспомогательный резистор, а сток второго 16 дополнительного полевого транзистора с управляющим p-n-переходом связан с первой 5 шиной источника питания.In FIG. 12, in accordance with paragraph 4 of the claims, the first 15 and second 16 additional field-effect transistors with a control pn junction are introduced into the circuit, the gates of which are combined and connected to the output of device 2, the source of the first 3 input field-effect transistor is connected to the source of the first 15 additional a field-effect transistor with a control pn junction through the first 17 auxiliary resistor, the drain of the first 15 additional field-effect transistor with a control pn junction is connected to the second 8 bus of the power source, the source of the second 6 input field t the transistor is connected to the source of the second 16 additional field-effect transistor with a control p-n junction through the second 18 auxiliary resistor, and the drain of the second 16 additional field-effect transistor with a control p-n junction is connected to the first 5 bus of the power source.

В соответствии с п. 5 формулы изобретения, первый 9 и второй 10 согласующие прямосмещенные p-n-переходы могут быть выполнены в виде первого и второго составных двухполюсников, каждый из которых содержит несколько элементарных последовательно соединенных p-n-переходов. Такое схемотехническое решение позволяет уменьшить общее токопотребление схемы ВК.In accordance with paragraph 5 of the claims, the first 9 and second 10 matching forward biased p-n junctions can be made in the form of the first and second composite two-terminal networks, each of which contains several elementary series-connected p-n junctions. Such a circuitry solution allows to reduce the total current consumption of the VK circuit.

Рассмотрим работу ВК фиг. 2.Consider the operation of the VC of FIG. 2.

Особенность схемы заявляемого ВК состоит в том, что статический режим первого 3 и второго 6 входных полевых транзисторов по току определяется дополнительным резистором 11, что позволяет за счет изменения его сопротивления обеспечить оптимизацию режима по общему статическому току потребления.A feature of the circuit of the claimed VC is that the static mode of the first 3 and second 6 input field effect transistors is determined by an additional resistor 11, which allows, due to a change in its resistance, to optimize the mode for the total static current consumption.

Статический ток I₀ через дополнительный резистор 11 определяется уравнениями на основе второго закона Кирхгофа:The static current I ₀ through an additional resistor 11 is determined by the equations based on the second Kirchhoff law:

, (2)

, (3)

где U_зи.i – напряжение затвор-исток i-го полевого транзистора при токе истока, равном I₀.where U _z.i is the gate-source voltage of the i-th field-effect transistor at a source current equal to I ₀ .

Таким образом, в схеме фиг. 2 токи истоков первого 3 и второго 6 входных полевых транзисторов определяются сопротивлением дополнительного резистора 11.Thus, in the diagram of FIG. 2 source currents of the first 3 and second 6 input field-effect transistors are determined by the resistance of the additional resistor 11.

При этом падение напряжения на первом 9 и втором 10 согласующих прямосмещенных кремниевых p-n-переходах зависят от численных значений тока I₀, однако не может быть больше 0,7-0,8 В, что обусловлено физическими процессами в кремниевых диодах:In this case, the voltage drop at the first 9 and second 10 matching directly biased silicon pn junctions depends on the numerical values of the current I ₀ , but cannot be more than 0.7-0.8 V, which is due to physical processes in silicon diodes:

; (4)

(5)

Если ток I₀ выбирается в диапазоне десятков микроампер, то расчетные (4), (5) напряжения затвор-исток первого 3 и второго 6 входных полевых транзисторов в данном режиме могут превышать реальные численные значения падения напряжений на первом 9 и втором 10 согласующих прямосмещенных p-n-переходах, которое для типовых кремниевых p-n-переходов близко к 0,7-0,8 В в диапазоне трех порядков протекающих прямых токов. В этом случае, в соответствии с п. 5 формулы изобретения, следует предусмотреть выполнение первого 9 и второго 10 согласующих прямосмещенных p-n-переходов в виде первого и второго составных двухполюсников, каждый из которых содержит несколько (2-3) элементарных последовательно соединенных p-n-переходов. Такое решение позволит обеспечить малое статическое токопотребление заявляемого ВК, а также выполнение им своих основных функций.If the current I ₀ is selected in the range of tens of microamps, then the calculated (4), (5) gate-source voltages of the first 3 and second 6 input field-effect transistors in this mode can exceed the real numerical values of the voltage drop at the first 9 and second 10 matching forward biased pn -junction, which for typical silicon pn-junction is close to 0.7-0.8 V in the range of three orders of magnitude direct currents. In this case, in accordance with paragraph 5 of the claims, it is necessary to provide for the implementation of the first 9 and second 10 matching forward biased pn junctions in the form of the first and second composite bipolar, each of which contains several (2-3) elementary pn junctions connected in series . This solution will allow for a small static current consumption of the claimed VK, as well as the implementation of its basic functions.

Особенность схемы ВК фиг. 7 состоит в том, что здесь начальный статический режим первого 3 и второго 6 входных транзисторов устанавливается первым 13 и вторым 14 дополнительными источниками опорного тока. При этом численные значения сопротивления R11 могут выбираться в пределах, значительно превышающих сопротивление нагрузки 12.A feature of the VK circuit of FIG. 7 consists in the fact that here the initial static mode of the first 3 and second 6 input transistors is set by the first 13 and second 14 additional sources of reference current. Moreover, the numerical values of the resistance R11 can be selected in the range significantly exceeding the load resistance 12.

В схеме фиг. 12 статический режим по току первого 3 и второго 6 входных полевых транзисторов устанавливается первым 15 дополнительным полевым транзистором с управляющим p-n-переходом и первым 17 вспомогательным резистором, а также вторым 16 дополнительным полевым транзистором с управляющим p-n-переходом и вторым 18 вспомогательным резистором, которые фактически выполняют функцию первого 13 и второго 14 дополнительных источников опорного тока в схеме фиг. 7.In the circuit of FIG. 12 the static current mode of the first 3 and second 6 input field-effect transistors is set by the first 15 additional field-effect transistor with a control pn junction and the first 17 auxiliary resistor, as well as the second 16 additional field-effect transistor with a control pn junction and second 18 auxiliary resistor, which are actually perform the function of the first 13 and second 14 additional sources of reference current in the circuit of FIG. 7.

Компьютерное моделирование в среде LTspice и оптимизация заявляемой схемы (фиг. 4, фиг. 5, фиг. 6) показывает, что предлагаемый ВК, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [30,31], имеет существенные достоинства в сравнении с известными вариантами построения ВК, прежде всего, по величине входного тока.Computer simulation in the LTspice environment and optimization of the claimed circuit (Fig. 4, Fig. 5, Fig. 6) shows that the proposed VK, the circuitry of which is adapted for use in the low temperature range and the influence of penetrating radiation [30,31], has significant advantages in comparison with the well-known options for constructing a VC, first of all, by the magnitude of the input current.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент US 6.215.357, fig. 3, 2001 г.1. Patent US 6,215,357, fig. 3, 2001

2. Патент US 5.351.012, 1994 г. 2. Patent US 5.351.012, 1994

3. Патент US 5.973.534, 1999 г.3. Patent US 5.973.534, 1999

4. Патент US 5.197.124, fig. 25, 1993 г.4. Patent US 5.197.124, fig. 25, 1993

5. Патент US 7.764.123, fig. 3, 2010 г.5. Patent US 7.764.123, fig. 3, 2010

6. Патент US № 6.268.769 fig.3, 2001 г. 6. US patent No. 6.268.769 fig.3, 2001

7. Патент US № 6.420.933, 2002 г.7. US patent No. 6.420.933, 2002

8. Патент US № 5.223.122, 1993 г.8. US patent No. 5.223.122, 1993

9. Патентная заявка US № 2004/0196101, 2004 г.9. Patent application US No. 2004/0196101, 2004

10. Патентная заявка US № 2005/0264358 fig.1, 2005 г.10. Patent application US No. 2005/0264358 fig. 1, 2005

11. Патентная заявка US № 2002/0175759, 2002 г.11. Patent application US No. 2002/0175759, 2002

12. Патент US № 5.049.653 fig.8, 1991 г.12. US Patent No. 5.049.653 fig. 8, 1991.

13. Патент US № 4.837.523, 1989 г.13. US patent No. 4.837.523, 1989

14. Патент US № 5.179.355, 1993 г.14. US patent No. 5.179.355, 1993

15. Патент Японии JP 10.163.763, 1991 г.15. Japan patent JP 10.163.763, 1991

16. Патент Японии JP 10.270.954, 1992 г.16. Japan Patent JP 10.270.954, 1992.

17. Патент US № 5.170.134 fig.6, 1992 г.17. US patent No. 5.170.134 fig.6, 1992

18. Патент US № 4.540.950, 1985 г.18. US Patent No. 4,540.950, 1985

19. Патент US № 4.424.493, 1984 г.19. US patent No. 4.424.493, 1984

20. Патент Японии JP 6310950, 2018 г. 20. Japan Patent JP 6310950, 2018.

21. Патент US № 5.378.938, 1995 г.21. US patent No. 5.378.938, 1995.

22. Патент US № 4.827.223, 1989 г.22. US patent No. 4.827.223, 1989

23. Патент US № 6.160.451, 2000 г.23. US patent No. 6.160.451, 2000

24. Патент US № 4.639.685, 1987 г.24. US patent No. 4.639.685, 1987

25. Авт. св. СССР 1506512, 1986 г.25. Auth. St. USSR 1506512, 1986

26. Патент US № 5.399.991, 1995 г.26. US patent No. 5.399.991, 1995

27. Патент US № 6.542.032, 2003 г.27. US patent No. 6.542.032, 2003.

28. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol.1. DOI: 10.1109/CCECE.2003.122634728. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol. 1. DOI: 10.1109 / CCECE.2003.1226347

29. N.N. Prokopenko, A.S. Budyakov, J.M. Savchenko, S.V. Korneev. Maximum rating of Voltage Feedback and Current Feedback Operational Amplifiers in Linear and Nonlinear Modes // Proceeding of the Third International Conference on Circuits and Systems for Communications – ICCSC’06, Politehnica University, Bucharest, Romania: July 6-7, 2006, pp.149-154.29. N.N. Prokopenko, A.S. Budyakov, J.M. Savchenko, S.V. Korneev. Maximum rating of Voltage Feedback and Current Feedback Operational Amplifiers in Linear and Nonlinear Modes // Proceeding of the Third International Conference on Circuits and Systems for Communications - ICCSC'06, Politehnica University, Bucharest, Romania: July 6-7, 2006, pp. 149-154.

30. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. Ред. Д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. Гос. Ун-т экономики и сервиса». – Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. – 208 с.30. The element base of radiation-resistant information-measuring systems: monograph / N.N. Prokopenko, O.V. Dvornikov, S.G. Krutchinsky; under the general. Ed. Ph.D. prof. N.N. Prokopenko; FSBEI HPE “South-Ros. Gos. University of Economics and Service. ” - Mines: FSBEI HPE "URGUES", 2011. - 208 p.

31. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507.31. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109 / SIBCON.2017.7998507.

Claims

1. A push-pull output stage of a class AB analog microcircuit based on complementary field effect transistors for operation at low temperatures, containing the input (1) and output (2) of the device, the first (3) input field-effect transistor, the drain of which is connected to the first (4) current output of the device matched with the first (5) bus of the power source, the second (6) input field-effect transistor, the drain of which is connected to the second (7) current output of the device, matched with the second (8) bus of the power source, the first (9) and second (10) matching forward biased pn junction s, characterized in that the first (3) and second (6) input field effect transistors use field effect transistors with a pn junction control, the gates of the first (3) and second (6) input field effect transistors are connected to the input (1) of the device, between the sources of the first (3) and second (6) input field-effect transistors an additional resistor (11) is connected, the source of the first (3) input field-effect transistor is connected to the output (2) of the device through the first (9) matching forward biased pn junction, and the source of the second (6) input field effect transistor connected to output m (2) of the device via the second (10) terminating directly shifted p-n-junction.

2. The cascade according to claim 1, characterized in that the first (4) current output of the device is connected to the first (5) bus of the power source, and the second (7) current output of the device is connected to the second (8) bus of the power source.

3. The cascade according to claim 1, characterized in that the source of the first (3) input field-effect transistor is connected to the second (8) bus of the power source through the first (13) additional reference current source, and the source of the second (6) input field-effect transistor is connected to the first (5) bus power source through the second (14) additional reference current source.

4. The cascade according to claim 1, characterized in that the first (15) and second (16) additional field effect transistors with a control pn junction are introduced into the circuit, the gates of which are combined and connected to the output of the device (2), the source of the first (3) the input field-effect transistor is connected to the source of the first (15) additional field-effect transistor with a control pn junction through the first (17) auxiliary resistor, the drain of the first (15) additional field-effect transistor with a control pn junction is connected to the second (8) power supply bus, the source second (6) input field The first transistor is connected to the source of the second (16) additional field-effect transistor with a control p-n junction through the second (18) auxiliary resistor, and the drain of the second (16) additional field-effect transistor with a control p-n junction is connected to the first (5) bus of the power source.

5. The cascade according to claim 1, characterized in that the first (9) and second (10) matching directly biased p-n junctions are made in the form of the first and second composite two-terminal networks, each of which contains several elementary series-connected p-n junctions.