RU2677364C1 - Input stage of high-speed operational amplifier - Google Patents

Input stage of high-speed operational amplifier Download PDF

Info

Publication number
RU2677364C1
RU2677364C1 RU2018107811A RU2018107811A RU2677364C1 RU 2677364 C1 RU2677364 C1 RU 2677364C1 RU 2018107811 A RU2018107811 A RU 2018107811A RU 2018107811 A RU2018107811 A RU 2018107811A RU 2677364 C1 RU2677364 C1 RU 2677364C1
Authority
RU
Russia
Prior art keywords
input
output
additional
transistor
field
Prior art date
Application number
RU2018107811A
Other languages
Russian (ru)
Inventor
Елена Владимировна Овсепян
Андрей Алексеевич Игнашин
Алексей Андреевич Жук
Николай Николаевич Прокопенко
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2018107811A priority Critical patent/RU2677364C1/en
Application granted granted Critical
Publication of RU2677364C1 publication Critical patent/RU2677364C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements

Abstract

FIELD: microelectronics.SUBSTANCE: invention relates to the field of analog microelectronics and can be used in various analog microcircuits. input stage of the high-speed operational amplifier contains first 11 and second 12 additional transistors, base of first 11 additional transistor is connected to first 7 input of the device, and the emitter is connected to the source of second 6 output field-effect transistor through first 13 additional resistor, base of second 12 additional transistor is connected to second (8) input of the device, and the emitter through second 14 additional resistor is connected to the source of first 5 output transistor, the gate of first 5 output transistor is connected to first 7 input of the device, the gate of second 6 output transistor is connected to second 8 input of the device, and the collectors of first 11 and second 12 additional transistors are matched with first 3 bus power supply.EFFECT: technical result consists in expanding the range of active operation of the input differential stage, increasing the maximum slew rate of the output voltage of OA in a large signal mode.1 cl, 8 dwg

Description

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в различных аналоговых микросхемах, например, операционных усилителях (ОУ), допускающих работу в условиях воздействия проникающей радиации и низких температур.The invention relates to the field of analog microelectronics and can be used in various analog microcircuits, for example, operational amplifiers (op amps), allowing operation under conditions of penetrating radiation and low temperatures.

Быстродействие современных операционных усилителей с однополюсной частотной коррекцией в значительной степени определяется диапазоном активной работы его входного каскада [1-4], который измеряется напряжением ограничения его проходной характеристики (Uгр).The speed of modern operational amplifiers with unipolar frequency correction is largely determined by the range of active operation of its input stage [1-4], which is measured by the voltage limiting its pass-through characteristic (U gr ).

В низкотемпературной микроэлектронике, а также в задачах усиления сигналов высокоомных датчиков широко используются входные дифференциальные каскады (ДК) с каскодной архитектурой [5-10], реализуемой на полевых транзисторах с управляющим р-n переходом. В микрорежиме численные значения их напряжения ограничения Uгр не превышают несколько десятков милливольт [1-4], что оказывает отрицательное влияние на быстродействие соответствующих ОУ:In low-temperature microelectronics, as well as in problems of amplifying signals of high-resistance sensors, input differential stages (DCs) with cascode architecture [5-10], implemented on field-effect transistors with a pn junction, are widely used. In the micro mode, the numerical values of their voltage limits U g do not exceed several tens of millivolts [1-4], which has a negative effect on the speed of the corresponding op-amps:

SR=2πf1⋅Uгр. (1)SR = 2πf 1 ⋅U gr . (one)

где SR - максимальная скорость нарастания выходного напряжения ОУ в режиме большого сигнала; f1⋅ - малосигнальная частота единичного усиления скорректированного разомкнутого ОУ.where SR is the maximum slew rate of the op-amp output voltage in the large signal mode; f 1 ⋅ - low-signal frequency of a single gain corrected open op amp.

Ближайшим прототипом (фиг. 1) заявляемого устройства является каскодный ДК по патенту США №4.121.169, fig. 5. Он содержит (фиг. 1) первый 1 и второй 2 входные полевые транзисторы, объединенные истоки которых соединены с первой 3 шиной источника питания через токостабилизирующий двухполюсник 4, второй 5 и третий 6 выходные полевые транзисторы, истоки которых связаны с соответствующими стоками первого 1 и второго 2 входных полевых транзисторов, причем затвор первого 1 входного полевого транзистора связан с первым 7 входом устройства, затвор второго 2 входного полевого транзистора связан со вторым 8 входом устройства, сток первого 5 выходного полевого транзистора подключен к первому 9 токовому выходу устройства, сток второго 6 выходного полевого транзистора подключен ко второму 10 токовому выходу устройства.The closest prototype (Fig. 1) of the claimed device is cascode DC according to US patent No. 4.121.169, fig. 5. It contains (Fig. 1) the first 1 and second 2 input field-effect transistors, the combined sources of which are connected to the first 3 bus of the power supply through a current-stabilizing two-terminal 4, second 5 and third 6 output field-effect transistors, the sources of which are connected to the corresponding drains of the first 1 and a second 2 input field-effect transistors, wherein the gate of the first 1 input field-effect transistor is connected to the first 7 input of the device, the gate of the second 2 input field-effect transistor is connected to the second 8 input of the device, the drain of the first 5 output field-effect transistor an anistor is connected to the first 9 current output of the device, the drain of the second 6 output field-effect transistor is connected to the second 10 current output of the device.

Существенный недостаток известного усилителя состоит в том, что при работе его входных транзисторов в режиме микротоков напряжение ограничения его проходной характеристики (Uгр) не превышает несколько десятков милливольт. В конечном итоге это сказывается на численных значениях максимальной скорости нарастания выходного напряжения ОУ (1).A significant drawback of the known amplifier is that when its input transistors operate in microcurrent mode, the voltage limiting its pass-through characteristic (U g ) does not exceed several tens of millivolts. Ultimately, this affects the numerical values of the maximum slew rate of the OA output voltage (1).

Основная задача предполагаемого изобретения состоит в расширении диапазона активной работы входного дифференциального каскада, т.е. увеличение Uгр. Как следствие, это повысит максимальную скорость нарастания выходного напряжения ОУ (1) на его основе.The main objective of the alleged invention is to expand the range of active operation of the input differential stage, i.e. increase in U gr . As a result, this will increase the maximum slew rate of the OA output voltage (1) based on it.

Поставленная задача достигается тем, что во входном каскаде операционного усилителя фиг. 1, содержащем первый 1 и второй 2 входные полевые транзисторы, объединенные истоки которых соединены с первой 3 шиной источника питания через токостабилизирующий двухполюсник 4, второй 5 и третий 6 выходные полевые транзисторы, истоки которых связаны с соответствующими стоками первого 1 и второго 2 входных полевых транзисторов, причем затвор первого 1 входного полевого транзистора связан с первым 7 входом устройства, затвор второго 2 входного полевого транзистора связан со вторым 8 входом устройства, сток первого 5 выходного полевого транзистора подключен к первому 9 токовому выходу устройства, сток второго 6 выходного полевого транзистора подключен ко второму 10 токовому выходу устройства.The problem is achieved in that in the input stage of the operational amplifier of FIG. 1, containing the first 1 and second 2 input field-effect transistors, the combined sources of which are connected to the first 3 bus of the power source through a current-stabilizing two-terminal 4, the second 5 and third 6 output field-effect transistors, the sources of which are connected to the corresponding drains of the first 1 and second 2 input field-effect transistors wherein the gate of the first 1 input field-effect transistor is connected to the first 7 input of the device, the gate of the second 2 input field-effect transistor is connected to the second 8 input of the device, the drain of the first 5 output field-effect transistor pa 9 connected to the first current output device, the drain of the second output FET 6 is connected to the second current output device 10.

Существенный недостаток известного усилителя состоит в том, что при работе его входных транзисторов в режиме микротоков напряжение ограничения его проходной характеристики (Uгр) не превышает несколько десятков милливольт. В конечном итоге это сказывается на численных значениях максимальной скорости нарастания выходного напряжения ОУ (1).A significant drawback of the known amplifier is that when its input transistors operate in microcurrent mode, the voltage limiting its pass-through characteristic (U g ) does not exceed several tens of millivolts. Ultimately, this affects the numerical values of the maximum slew rate of the OA output voltage (1).

Основная задача предполагаемого изобретения состоит в расширении диапазона активной работы входного дифференциального каскада, т.е. увеличение Uгр. Как следствие, это повысит максимальную скорость нарастания выходного напряжения ОУ (1) на его основе.The main objective of the alleged invention is to expand the range of active operation of the input differential stage, i.e. increase in U gr . As a result, this will increase the maximum slew rate of the OA output voltage (1) based on it.

Поставленная задача достигается тем, что во входном каскаде операционного усилителя фиг.1, содержащем первый 1 и второй 2 входные полевые транзисторы, объединенные истоки которых соединены с первой 3 шиной источника питания через токостабилизирующий двухполюсник 4, второй 5 и третий 6 выходные полевые транзисторы, истоки которых связаны с соответствующими стоками первого 1 и второго 2 входных полевых транзисторов, причем затвор первого 1 входного полевого транзистора связан с первым 7 входом устройства, затвор второго 2 входного полевого транзистора связан со вторым 8 входом устройства, сток первого 5 выходного полевого транзистора подключен к первому 9 токовому выходу устройства, сток второго 6 выходного полевого транзистора подключен ко второму 10 токовому выходу устройства, предусмотрены новые элементы и связи - в схему введены первый 11 и второй 12 дополнительные транзисторы, база первого 11 дополнительного транзистора связана с первым 7 входом устройства, а эмиттер соединен с истоком второго 6 выходного полевого транзистора через первый 13 дополнительный резистор, база второго 12 дополнительного транзистора соединена со вторым (8) входом устройства, а эмиттер через второй 14 дополнительный резистор соединен с истоком первого 5 выходного полевого транзистора, затвор первого 5 выходного транзистора подключен к первому 7 входу устройства, затвор второго 6 выходного транзистора соединен со вторым 8 входом устройства, причем коллекторы первого 11 и второго 12 дополнительных транзисторов согласованы с первой 3 шиной источника питания.This object is achieved in that in the input stage of the operational amplifier of figure 1, containing the first 1 and second 2 input field-effect transistors, the combined sources of which are connected to the first 3 bus power supply through a current stabilizing two-terminal 4, second 5 and third 6 output field-effect transistors, sources which are associated with the corresponding drains of the first 1 and second 2 input field-effect transistors, and the gate of the first 1 input field-effect transistor is connected to the first 7 input of the device, the gate of the second 2 input field-effect transistor The resistor is connected to the second 8 input of the device, the drain of the first 5 output field-effect transistor is connected to the first 9 current output of the device, the drain of the second 6 output field-effect transistor is connected to the second 10 current output of the device, new elements and communications are provided - the first 11 and second 12 are introduced into the circuit additional transistors, the base of the first 11 additional transistor is connected to the first 7 input of the device, and the emitter is connected to the source of the second 6 output field-effect transistor through the first 13 additional resistor, the base of the second o 12 additional transistor is connected to the second (8) input of the device, and the emitter through the second 14 additional resistor is connected to the source of the first 5 output field-effect transistor, the gate of the first 5 output transistor is connected to the first 7 input of the device, the gate of the second 6 output transistor is connected to the second 8 the input of the device, and the collectors of the first 11 and second 12 additional transistors are matched with the first 3 bus power source.

На чертеже фиг. 1 показана схема ДК-прототипа, а на чертеже фиг. 2 - схема заявляемого устройства в соответствии с п. 1 формулы изобретения. In the drawing of FIG. 1 shows a diagram of a DC prototype, and in the drawing of FIG. 2 is a diagram of the inventive device in accordance with paragraph 1 of the claims.

На чертеже фиг. 3 представлена схема заявляемого устройства в соответствии с п. 2 формулы изобретения.In the drawing of FIG. 3 presents a diagram of the inventive device in accordance with paragraph 2 of the claims.

На чертеже фиг. 4 приведена схема заявляемого ДК фиг. 3 в среде PSpice на низкотемпературных моделях транзисторов базового матричного кристалла АБМК_2.1 (ОАО «Интеграл», г. Минск).In the drawing of FIG. 4 shows a diagram of the inventive DC of FIG. 3 in the PSpice environment on low-temperature models of transistors of the base matrix crystal ABMK_2.1 (OJSC Integral, Minsk).

На чертеже фиг. 5 показан график зависимости выходных токов ДК фиг. 4 от входного напряжения при различных сопротивлениях первого 13 и второго 14 дополнительных резисторов (R1=R2).In the drawing of FIG. 5 shows a graph of the output currents of the DC of FIG. 4 from the input voltage at various resistances of the first 13 and second 14 additional resistors (R1 = R2).

На чертеже фиг. 6 представлена схема включения заявляемого ДК в типовом быстродействующем ОУ.In the drawing of FIG. 6 presents a diagram of the inclusion of the claimed DC in a typical high-speed op-amp.

На чертеже фиг. 7 приведена схема ОУ фиг. 6 в среде LTSpice на моделях АБМК 1.7 (ОАО «Интеграл», г. Минск).In the drawing of FIG. 7 is a diagram of the opamp of FIG. 6 in the LTSpice environment on ABMK 1.7 models (Integral OJSC, Minsk).

На чертеже фиг. 8 показана зависимость максимальной скорости нарастания выходного напряжения ОУ фиг. 7 от статического тока I1 при различных сопротивлениях первого 13 и второго 14 дополнительных резисторов (R1=R2).In the drawing of FIG. 8 shows the dependence of the maximum slew rate of the output voltage of the op-amp of FIG. 7 from the static current I1 at various resistances of the first 13 and second 14 additional resistors (R1 = R2).

Входной каскад быстродействующего операционного усилителя фиг. 2 содержит первый 1 и второй 2 входные полевые транзисторы, объединенные истоки которых соединены с первой 3 шиной источника питания через токостабилизирующий двухполюсник 4, второй 5 и третий 6 выходные полевые транзисторы, истоки которых связаны с соответствующими стоками первого 1 и второго 2 входных полевых транзисторов, причем затвор первого 1 входного полевого транзистора связан с первым 7 входом устройства, затвор второго 2 входного полевого транзистора связан со вторым 8 входом устройства, сток первого 5 выходного полевого транзистора подключен к первому 9 токовому выходу устройства, сток второго 6 выходного полевого транзистора подключен ко второму 10 токовому выходу устройства. В схему введен первый 11 и второй 12 дополнительные транзисторы, база первого 11 дополнительного транзистора связана с первым 7 входом устройства, а эмиттер соединен с истоком второго 6 выходного полевого транзистора через первый 13 дополнительный резистор, база второго 12 дополнительного транзистора соединена со вторым (8) входом устройства, а эмиттер через второй 14 дополнительный резистор соединен с истоком первого 5 выходного полевого транзистора, затвор первого 5 выходного транзистора подключен к первому 7 входу устройства, затвор второго 6 выходного транзистора соединен со вторым 8 входом устройства, причем коллекторы первого 11 и второго 12 дополнительных транзисторов согласованы с первой 3 шиной источника питания.The input stage of the high-speed operational amplifier of FIG. 2 contains the first 1 and second 2 input field-effect transistors, the combined sources of which are connected to the first 3 bus of the power source through a current-stabilizing two-terminal 4, the second 5 and third 6 output field-effect transistors, the sources of which are connected to the corresponding drains of the first 1 and second 2 input field-effect transistors, moreover, the gate of the first 1 input field-effect transistor is connected to the first 7 input of the device, the gate of the second 2 input field-effect transistor is connected to the second 8 input of the device, the drain of the first 5 output field-effect transistor connected to the first 9 current output of the device, the drain of the second 6 output field-effect transistor is connected to the second 10 current output of the device. The first 11 and second 12 additional transistors are introduced into the circuit, the base of the first 11 additional transistor is connected to the first 7 input of the device, and the emitter is connected to the source of the second 6 output field-effect transistor through the first 13 additional resistor, the base of the second 12 additional transistor is connected to the second (8) the input of the device, and the emitter through the second 14 additional resistor is connected to the source of the first 5 output field-effect transistor, the gate of the first 5 output transistor is connected to the first 7 input of the device, the gate of the second 6 the output transistor is connected to the second 8 input of the device, and the collectors of the first 11 and second 12 additional transistors are matched with the first 3 bus of the power source.

В схеме фиг. 2 коллекторы первого 11 и второго 12 дополнительных транзисторов могут использоваться как дополнительные токовые выходы 15 и 16.In the circuit of FIG. 2 collectors of the first 11 and second 12 additional transistors can be used as additional current outputs 15 and 16.

На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, последовательно с первым 13 и вторым 14 дополнительными резисторами включены соответствующие первый 17 и второй 18 дополнительные прямосмещённые p-n переходы.In the drawing of FIG. 3, in accordance with paragraph 2 of the claims, sequentially with the first 13 and second 14 additional resistors, the corresponding first 17 and second 18 additional forward biased p-n junctions are included.

На чертеже фиг. 6, который характеризует применение заявляемого ДК в структуре быстродействующего ОУ, используется первое 19, второе 20 и третье 21 дополнительные токовые зеркала, а также буферный усилитель 22, выход которого 23 является выходом ОУ. Резистор 24 характеризует эквивалентное сопротивления во входной цепи буферного усилителя 22. Дополнительный корректирующий конденсатор 25 обеспечивает устойчивость ОУ. Первое 19 и второе 20 дополнительные токовые зеркала согласованы со второй 26 шиной источника питания.In the drawing of FIG. 6, which characterizes the use of the claimed DC in the structure of a high-speed op-amp, the first 19, second 20 and third 21 additional current mirrors are used, as well as a buffer amplifier 22, the output of which 23 is the output of the op-amp. Resistor 24 characterizes the equivalent resistance in the input circuit of the buffer amplifier 22. An additional correction capacitor 25 ensures the stability of the op-amp. The first 19 and second 20 additional current mirrors are consistent with the second 26 bus power supply.

Рассмотрим работу предлагаемого ДК фиг. 3.Consider the operation of the proposed DC of FIG. 3.

В статическом режиме при нулевом дифференциальном напряжении между первым 7 и вторым 8 входами устройства ДК эмиттерные токи первого 11 и второго 12 дополнительных транзисторов близки к нулю. Это обеспечивается за счет применения первого 17 и второго 18 дополнительных прямосмещенных p-n переходов, а также за счет использования в качестве второго 5 и третьего 6 выходных полевых транзисторов нескольких параллельно включенных элементарных полевых транзисторов.In static mode, at zero differential voltage between the first 7 and second 8 inputs of the DC device, the emitter currents of the first 11 and second 12 additional transistors are close to zero. This is achieved through the use of the first 17 and second 18 additional forward biased p-n junctions, as well as through the use of several parallel field-effect elementary transistors as the second 5 and third 6 output field effect transistors.

Если напряжение на первом 7 входе получает положительное приращение относительно второго 8 входа устройства, то это приводит к увеличению эмиттерного тока первого 11 дополнительного транзистора, тока истока второго 6 выходного полевого транзистора и, следовательно, выходного тока ДК по второму 10 токовому выходу. If the voltage at the first 7 input receives a positive increment relative to the second 8 input of the device, then this leads to an increase in the emitter current of the first 11 additional transistors, the source current of the second 6 output field-effect transistor and, therefore, the output current of the DC at the second 10 current output.

Figure 00000001
(1)
Figure 00000001
 (one)

При этом ограничение выходного тока ДК наступает только при больших входных дифференциальных сигналах, т.е. ДК фиг. 3 имеет большие значения Uгр=2÷3В, как следствие это повышает SR в соответствии с формулой (1).Moreover, the limitation of the output current of the DC occurs only with large input differential signals, i.e. DC of FIG. 3 has large values of U gr = 2 ÷ 3V, as a result, this increases SR in accordance with formula (1).

Таким образом, дифференциальный каскад фиг. 4 работает в режиме класса «АВ» - его максимальный выходной ток существенно превышает выходной статический ток ДК при сопротивлении первого 13 дополнительного резистора R13=∞. В конечном итоге это способствует существенному повышению максимальной скорости нарастания выходного напряжения (фиг.8). Так анализ графиков фиг. 8 показывает, что при малых статических токах I1 выигрыш по SR, который дает предлагаемая схема ДК, превышает два порядка (в сравнении со случаем применения в ОУ фиг.7 ДК-прототипа).Thus, the differential cascade of FIG. 4 operates in the “AB” class mode - its maximum output current significantly exceeds the DC static output current with the resistance of the first 13 additional resistor R13 = ∞. Ultimately, this contributes to a significant increase in the maximum slew rate of the output voltage (Fig. 8). So the graph analysis of FIG. 8 shows that for small static currents I 1 the gain in SR, which gives the proposed DC scheme, exceeds two orders of magnitude (compared with the case of using the DC prototype in FIG. 7).

Замечательная особенность предлагаемого ДК состоит в том, что в нем отсутствуют так называемая динамическая асимметрия токовых выходов [3], которая проявляется в неодинаковых значениях SR для положительного и отрицательного входного импульсного напряжения.A remarkable feature of the proposed DC is that it does not have the so-called dynamic asymmetry of current outputs [3], which manifests itself in unequal values of SR for positive and negative input pulse voltage.

Таким образом, предлагаемое устройство имеет существенные преимущества в сравнении с ДК-прототипа.Thus, the proposed device has significant advantages compared with the DC prototype.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. I.M. Filanovsky, V.V. Ivanov, “Operational Amplifier Speed and Accuracy Improvement: Analog Circuit Design with Structural Methodology,” Kluwer Academic Publishers, New York, Boston, Dordrecht, London, 2004, 194 p.1. I.M. Filanovsky, V.V. Ivanov, “Operational Amplifier Speed and Accuracy Improvement: Analog Circuit Design with Structural Methodology,” Kluwer Academic Publishers, New York, Boston, Dordrecht, London, 2004, 194 p.

2. Операционные усилители с непосредственной связью каскадов : монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.2. Operational amplifiers with direct connection of cascades: monograph / Anisimov VI, Kapitonov MV, Prokopenko NN, Sokolov Yu.M. - L.: “Energy”, 1979. - 148 p.

3. Прокопенко, Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: монография / Н.Н. Прокопенко, А.С. Будяков. - Шахты: Изд-во ЮРГУЭС, 2006. - 231 с.3. Prokopenko, N. N. Architecture and circuitry of high-speed operational amplifiers: monograph / N.N. Prokopenko, A.S. Budyakov. - Mines: Publishing House of SRUES, 2006. - 231 p.

4. Прокопенко Н.Н. Нелинейная активная коррекция в прецизионных аналоговых микросхемах (монография) // Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. 222с.4. Prokopenko NN Nonlinear active correction in precision analog microcircuits (monograph) // Rostov-on-Don: Publishing House of the North Caucasus Scientific Center of Higher Education, 2000. 222 p.

5. Патент США № 4.121.169 fig.5 (прототип)5. US patent No. 4.121.169 fig.5 (prototype)

6. Патент США № 5.648.743 fig.12-146. US patent No. 5.648.743 fig.12-14

7. Патент SU № 13852557. Patent SU No. 1385255

8. Патент RU № 2.671.5698. Patent RU No. 2.671.569

9. Патент RU № 2.070.7689. Patent RU No. 2.070.768

10. Патент SU № 53743510. Patent SU No. 537435

Claims (2)

1. Входной каскад быстродействующего операционного усилителя, содержащий первый (1) и второй (2) входные полевые транзисторы, объединенные истоки которых соединены с первой (3) шиной источника питания через токостабилизирующий двухполюсник (4), второй (5) и третий (6) выходные полевые транзисторы, истоки которых связаны с соответствующими стоками первого (1) и второго (2) входных полевых транзисторов, причем затвор первого (1) входного полевого транзистора связан с первым (7) входом устройства, затвор второго (2) входного полевого транзистора связан со вторым (8) входом устройства, сток первого (5) выходного полевого транзистора подключен к первому (9) токовому выходу устройства, сток второго (6) выходного полевого транзистора подключен ко второму (10) токовому выходу устройства, отличающийся тем, что в схему введены первый (11) и второй (12) дополнительные транзисторы, база первого (11) дополнительного транзистора связана с первым (7) входом устройства, а эмиттер соединен с истоком второго (6) выходного полевого транзистора через первый (13) дополнительный резистор, база второго (12) дополнительного транзистора соединена со вторым (8) входом устройства, а эмиттер через второй (14) дополнительный резистор соединен с истоком первого (5) выходного полевого транзистора, затвор первого (5) выходного транзистора подключен к первому (7) входу устройства, затвор второго (6) выходного транзистора соединен со вторым (8) входом устройства, причем коллекторы первого (11) и второго (12) дополнительных транзисторов согласованы с первой (3) шиной источника питания.1. The input stage of a high-speed operational amplifier containing the first (1) and second (2) input field-effect transistors, the combined sources of which are connected to the first (3) bus of the power source through a current-stabilizing two-terminal device (4), the second (5) and the third (6) output field effect transistors, the sources of which are connected to the corresponding drains of the first (1) and second (2) input field effect transistors, with the gate of the first (1) input field effect transistor connected to the first (7) input of the device, the gate of the second (2) input field effect transistorwith the second (8) input of the device, the drain of the first (5) output field-effect transistor is connected to the first (9) current output of the device, the drain of the second (6) output field-effect transistor is connected to the second (10) current output of the device, characterized in that in the circuit the first (11) and second (12) additional transistors are introduced, the base of the first (11) additional transistor is connected to the first (7) input of the device, and the emitter is connected to the source of the second (6) output field-effect transistor through the first (13) additional resistor, base second (12) additional the transistor is connected to the second (8) input of the device, and the emitter through the second (14) additional resistor is connected to the source of the first (5) output field-effect transistor, the gate of the first (5) output transistor is connected to the first (7) input of the device, the gate of the second (6 ) the output transistor is connected to the second (8) input of the device, and the collectors of the first (11) and second (12) additional transistors are matched with the first (3) bus of the power source. 2. Каскад по п.1, отличающийся тем, что последовательно с первым (13) и вторым (14) дополнительными резисторами включены соответствующие первый (15) и второй (16) дополнительные прямосмещённые p-n переходы. 2. The cascade according to claim 1, characterized in that the corresponding first (15) and second (16) additional forward biased pn junctions are connected in series with the first (13) and second (14) additional resistors.
RU2018107811A 2018-03-05 2018-03-05 Input stage of high-speed operational amplifier RU2677364C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018107811A RU2677364C1 (en) 2018-03-05 2018-03-05 Input stage of high-speed operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018107811A RU2677364C1 (en) 2018-03-05 2018-03-05 Input stage of high-speed operational amplifier

Publications (1)

Publication Number Publication Date
RU2677364C1 true RU2677364C1 (en) 2019-01-16

Family

ID=65025209

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018107811A RU2677364C1 (en) 2018-03-05 2018-03-05 Input stage of high-speed operational amplifier

Country Status (1)

Country Link
RU (1) RU2677364C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2070768C1 (en) * 1992-06-22 1996-12-20 Научно-исследовательский институт полупроводниковых приборов Operational amplifier
US6734720B2 (en) * 2001-08-20 2004-05-11 Denso Corporation Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
RU2354041C1 (en) * 2008-03-06 2009-04-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Cascode differential amplifier
RU2419187C1 (en) * 2010-02-12 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Cascode differential amplifier with increased zero level stability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2070768C1 (en) * 1992-06-22 1996-12-20 Научно-исследовательский институт полупроводниковых приборов Operational amplifier
US6734720B2 (en) * 2001-08-20 2004-05-11 Denso Corporation Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
RU2354041C1 (en) * 2008-03-06 2009-04-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Cascode differential amplifier
RU2419187C1 (en) * 2010-02-12 2011-05-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Cascode differential amplifier with increased zero level stability

Similar Documents

Publication Publication Date Title
RU2624565C1 (en) Instrument amplifier for work at low temperatures
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2710917C1 (en) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction
RU2677401C1 (en) Bipolar-field buffer amplifier
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2710847C1 (en) Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions
RU2677364C1 (en) Input stage of high-speed operational amplifier
RU2712414C1 (en) Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic
RU2523947C1 (en) Output stage of power amplifier based on complementary transistors
RU2595927C1 (en) Bipolar-field operational amplifier
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2684473C1 (en) Differential cascade on complementary field-effect transistors
RU2712410C1 (en) Buffer amplifier with low zero-offset voltage on complementary field-effect transistors with control p-n junction
RU2710846C1 (en) Composite transistor based on complementary field-effect transistors with control p-n junction
RU2568384C1 (en) Precision operational amplifier based on radiation resistant bipolar and field process
RU2711725C1 (en) High-speed output cascade of analogue microcircuits on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2786191C1 (en) Pull-pull buffer amplifier on complementary bipolar transistors
RU2621287C2 (en) Multidifferential operational amplifier
RU2670777C1 (en) Bipolar-field buffer amplifier for operating at low temperatures
RU2412530C1 (en) Complementary differential amplifier
RU2621289C1 (en) Two-stage differential operational amplifier with higher gain
RU2621286C1 (en) Differential operational amplifier for operating at low temperatures
RU2740306C1 (en) Differential cascade of ab class with nonlinear parallel channel
RU2416149C1 (en) Differential operating amplifier with low zero offset voltage
RU2411634C1 (en) Differential amplifier with low voltage of zero shift