RU2419187C1 - Cascode differential amplifier with increased zero level stability - Google Patents

Cascode differential amplifier with increased zero level stability Download PDF

Info

Publication number
RU2419187C1
RU2419187C1 RU2010105113/09A RU2010105113A RU2419187C1 RU 2419187 C1 RU2419187 C1 RU 2419187C1 RU 2010105113/09 A RU2010105113/09 A RU 2010105113/09A RU 2010105113 A RU2010105113 A RU 2010105113A RU 2419187 C1 RU2419187 C1 RU 2419187C1
Authority
RU
Russia
Prior art keywords
input
transistor
emitter
current
collector
Prior art date
Application number
RU2010105113/09A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Антон Витальевич Загребин (RU)
Антон Витальевич Загребин
Максим Владимирович Наумов (RU)
Максим Владимирович Наумов
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") filed Critical Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority to RU2010105113/09A priority Critical patent/RU2419187C1/en
Application granted granted Critical
Publication of RU2419187C1 publication Critical patent/RU2419187C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: radio engineering.
SUBSTANCE: cascode differential amplifier includes input differential cascade (1) with the first (2) and the second (3) current outputs, current mirror (4) having the first (5) and the second (6) emitter inputs, base (7) input and current output (8), the first (5) emitter input of current mirror (4) is connected to the first (2) current output of input differential cascade (1), and the second (6) emitter input of current mirror (4) is connected to the second (3) current output of input differential cascade (1), base (7) input of current mirror (4) is connected to collector of the first (9) auxiliary transistor, current output (8) of current mirror (4) is connected to collector of the second (10) auxiliary transistor; bases of the first (9) and the second (10) auxiliary transistors are connected to each other and connected to offset voltage source (11); base of input transistor of output emitter repeater (12) is connected to collector of the second (10) auxiliary transistor, and its emitter is connected to output of device (13). At that, emitters of the first (9) and the second (10) auxiliary transistors are connected to the first (14) power supply through the first (15), the second (16) auxiliary resistors. To the circuit there introduced is additional transistor (17) the collector of which is connected to output (13) of the device; base is connected to emitter of the first (9) auxiliary transistor; emitter is connected through the first 18 additional resistor to the first (14) power supply, and collector of input transistor of output emitter repeater (12) is connected to the second (19) power supply; at that, all auxiliary (9), (10) and additional (17) transistors have one type of conductivity.
EFFECT: decreasing zero offset voltage Uoffset and its drift in conditions of temperature and radiation effects.
3 cl, 5 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных решающих и операционных усилителях с малыми: значениями э.д.с. смещения нуля).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals, in the structure of analog microcircuits for various functional purposes (for example, precision decision and operational amplifiers with small: zero-bias emf values).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ОУ на базе «перегнутых» каскодов [1-15], получившие широкое применение в микроэлектронных изделиях. Предполагаемое изобретение относится к данному типу устройств.In modern electronic equipment, differential amplifiers (DU) with significant different parameters are used. A special place is occupied by op-amps based on “kinked” cascodes [1-15], which are widely used in microelectronic products. The alleged invention relates to this type of device.

Наиболее близким по технической сущности к заявляемому ДУ является классическая схема фиг.1, представленная в патенте США фирмы Motorola № 5.734.296 fig.5, которая также присутствует в других патентах [2-15].Closest to the technical nature of the claimed DU is the classical scheme of figure 1, presented in US patent firm Motorola No. 5.734.296 fig.5, which is also present in other patents [2-15].

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля Uсм.A significant disadvantage of the known DE figure 1 is that it has an increased value of the systematic component of the zero bias voltage U see

Основная задача предлагаемого изобретения состоит в уменьшении напряжения смещения нуля Uсм, а также его дрейфа в условиях температурных и радиационных воздействий.The main objective of the invention is to reduce the bias voltage of zero U cm , as well as its drift under conditions of temperature and radiation effects.

Поставленная задача достигается тем, что в каскодном дифференциальном усилителе фиг.1, содержащем входной дифференциальнмй каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, имеющее первый 5 и второй 6 эмиттерный входы, базовый 7 ход и токовый выход 8, первый 5 эмиттерный вход токового зеркала 4 подключен к первому 2 токовому выходу входного дифференциального каскада 1, а второй 6 эмиттерный вход токового зеркала 4 соединен со вторым 3 токовым выходом входного дифференциального каскада 1, базовый 7 вход токового зеркала 4 подключен к коллектору первого 9 вспомогательного транзистора, токовый выход 8 токового зеркала 4 подключен к коллектору второго 10 вспомогательного транзистора, базы первого 9 и второго 10 вспомогательных транзисторов связаны друг с другом и подключены к источнику напряжения смещения 11, база входного транзистора выходного эмиттерного повторителя 12 подключена к коллектору второго 10 вспомогательного транзистора, а его эмиттер связан с выходом устройства 13, причем эмиттеры первого 9 и второго 10 вспомогательных транзисторов подключены к первому 14 источнику питания через первый 15, второй 16 вспомогательные резисторы, предусмотрены новые связи - в схему введен дополнительный транзистор 17, коллектор которого связан с выходом 13 устройства, база - соединена с эмиттером первого 9 вспомогательного транзистора, эмиттер - через первый 18 дополнительный резистор связан с первым 14 источником питания, а коллектор входного транзистора выходного эмиттерного повторителя 12 подключен ко второму 9 источнику питания, причем все вспомогательные 9, 10 и дополнительный 17 транзисторы имеют один тип проводимости.This object is achieved in that in the cascode differential amplifier of Fig. 1, comprising an input differential stage 1 with a first 2 and a second 3 current outputs, a current mirror 4 having a first 5 and a second 6 emitter inputs, a base 7 stroke and a current output 8, the first The 5 emitter input of the current mirror 4 is connected to the first 2 current output of the input differential stage 1, and the second 6 emitter input of the current mirror 4 is connected to the second 3 current output of the input differential stage 1, the base 7 input of current mirror 4 is connected to the collector of the first 9 auxiliary transistors, the current output 8 of the current mirror 4 is connected to the collector of the second 10 auxiliary transistors, the bases of the first 9 and second 10 auxiliary transistors are connected to each other and connected to a bias voltage source 11, the base of the input transistor of the output emitter follower 12 is connected to the collector of the second 10 auxiliary transistor, and its emitter is connected to the output of the device 13, and the emitters of the first 9 and second 10 auxiliary transistors are connected to the first 14 source the power supply unit through the first 15, second 16 auxiliary resistors, new connections are provided - an additional transistor 17 is introduced into the circuit, the collector of which is connected to the output 13 of the device, the base is connected to the emitter of the first 9 auxiliary transistor, the emitter is connected through the first 18 additional resistor to the first 14 by a power source, and the collector of the input transistor of the output emitter follower 12 is connected to the second power source 9, and all auxiliary 9, 10 and additional 17 transistors have one type of conductivity tee.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1, п.2 и п.3 формулы изобретения.The amplifier circuit of the prototype is shown in figure 1. Figure 2 presents a diagram of the inventive device in accordance with claim 1, claim 2 and claim 3 of the claims.

На фиг.3 и фиг.4 приведены схемы ДУ - аналога (фиг.3) и заявляемого ДУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».Figure 3 and figure 4 shows the remote control - analogue (figure 3) and the claimed remote control (figure 4) in a computer simulation environment PSpice on models of integrated transistors FSUE NPP "Pulsar".

На фиг.5 показаны результаты компьютерного моделирования схем фиг.3 и фиг.4 - зависимость напряжения смещения нуля Uсм от температуры.Figure 5 shows the results of computer simulation of the circuits of figure 3 and figure 4 - the dependence of the bias voltage of zero U cm from temperature.

Каскодный дифференциальный усилитель с повышенной стабильностью нулевого уровня фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, имеющее первый 5 и второй 6 эмиттерный входы, базовый 7 вход и токовый выход 8, первый 5 эмиттерный вход токового зеркала 4 подключен к первому 2 токовому выходу входного дифференциального каскада 1, а второй 6 эмиттерный вход токового зеркала 4 соединен со вторым 3 токовым выходом входного дифференциального каскада 1, базовый 7 вход токового зеркала 4 подключен к коллектору первого 9 вспомогательного транзистора, токовый выход 8 токового зеркала 4 подключен к коллектору второго 10 вспомогательного транзистора, базы первого 9 и второго 10 вспомогательных транзисторов связаны друг с другом и подключены к источнику напряжения смещения 11, база входного транзистора выходного эмиттерного повторителя 12 подключена к коллектору второго 10 вспомогательного транзистора, а его эмиттер связан с выходом устройства 13, причем эмиттеры первого 9 и второго 10 вспомогательных транзисторов подключены к первому 14 источнику питания через первый 15, второй 16 вспомогательные резисторы. В схему введен дополнительный транзистор 17, коллектор которого связан с выходом 13 устройства, база - соединена с эмиттером первого 9 вспомогательного транзистора, эмиттер - через первый 18 дополнительный резистор связан с первым 14 источником питания, а коллектор входного транзистора выходного эмиттерного повторителя 12 подключен ко второму 19 источнику питания, причем все вспомогательные 9, 10 и дополнительный 17 транзисторы имеют один тип проводимости.The cascode differential amplifier with increased zero level stability of FIG. 2 comprises an input differential stage 1 with first 2 and second 3 current outputs, a current mirror 4 having first 5 and second 6 emitter inputs, a base 7 input and current output 8, and a first 5 emitter input the current mirror 4 is connected to the first 2 current output of the input differential stage 1, and the second 6 emitter input of the current mirror 4 is connected to the second 3 current output of the input differential stage 1, the base 7 input of the current mirror 4 is connected to the collector of the first 9 auxiliary transistors, the current output 8 of the current mirror 4 is connected to the collector of the second 10 auxiliary transistors, the bases of the first 9 and second 10 auxiliary transistors are connected to each other and connected to a bias voltage source 11, the base of the input transistor of the output emitter follower 12 is connected to the collector of the second 10 auxiliary transistor, and its emitter is connected to the output of the device 13, and the emitters of the first 9 and second 10 auxiliary transistors are connected to the first 14 source chniku power through the first 15, second 16 auxiliary resistors. An additional transistor 17 is introduced into the circuit, the collector of which is connected to the output 13 of the device, the base is connected to the emitter of the first 9 auxiliary transistor, the emitter is connected through the first 18 additional resistor to the first 14 power supply, and the collector of the input transistor of the output emitter follower 12 is connected to the second 19 to the power source, and all auxiliary 9, 10 and additional 17 transistors have one type of conductivity.

Кроме этого на фиг.2 в соответствии с п.2 формулы изобретения входной дифференциальный каскад 1 содержит первый 20 и второй 21 входные транзисторы, эмиттеры которых соединены с транзистором 22 источника опорного тока, коллектор первого 20 входного транзистора входного дифференциального каскада 1 соединен со вторым 3 токовым выходом входного дифференциального каскада 1 и соединен со вторым 19 источником питания через первый 23 коллекторный резистор, коллектор второго 21 входного транзистора входного дифференциального каскада 1 соединен с первым 2 токовым выходом входного дифференциального каскада 1 и связан со вторым 19 источником питания через второй 24 коллекторный резистор, эмиттер транзистора 22 источника опорного тока соединен с первым 14 источником питания через эмиттерный резистор 25, а база транзистора 22 источника опорного тока подключена к источнику напряжения смещения 11.In addition, in Fig. 2, in accordance with claim 2, the input differential stage 1 contains the first 20 and second 21 input transistors, the emitters of which are connected to the transistor 22 of the reference current source, the collector of the first 20 input transistor of the input differential stage 1 is connected to the second 3 the current output of the input differential stage 1 and is connected to the second 19 power source through the first 23 collector resistor, the collector of the second 21 input transistor of the input differential stage 1 is connected to the first 2 by the current output of the input differential stage 1 and is connected to the second 19 power source through the second 24 collector resistor, the emitter of the transistor 22 of the reference current source is connected to the first 14 power source through the emitter resistor 25, and the base of the transistor 22 of the reference current source is connected to the bias voltage source 11 .

На фиг.2 в соответствии с п.3 формулы изобретения токовое зеркало 4 содержит первый 26 и второй 27 транзисторы, эмиттер первого 26 транзистора токового зеркала 4 соединен со вторым 6 эмиттерным входом токового зеркала 4, а коллектор - с базовым 7 входом токового зеркала 4, эмиттер второго 27 транзистора токового зеркала 4 через дополнительный p-n-переход 28 подключен к первому 5 эмиттерному входу токового зеркала 4, а коллектор соединен с токовым выходом 8 токового зеркала 4, база первого 26 транзистора токового зеркала 4 подключена к эмиттеру второго 27 транзистора токового зеркала 4, база второго 27 транзистора токового зеркала 4 подключена к коллектору первого 26 транзистора токового зеркала 4.In Fig. 2, in accordance with claim 3, the current mirror 4 contains first 26 and second 27 transistors, the emitter of the first 26 transistor of the current mirror 4 is connected to the second 6 emitter input of the current mirror 4, and the collector is connected to the base 7 input of the current mirror 4 , the emitter of the second 27 transistor of the current mirror 4 through an additional pn junction 28 is connected to the first 5 emitter input of the current mirror 4, and the collector is connected to the current output 8 of the current mirror 4, the base of the first 26 transistor of the current mirror 4 is connected to the emitter of the second 27 tr an anzistor of the current mirror 4, the base of the second 27 transistor of the current mirror 4 is connected to the collector of the first 26 of the transistor of the current mirror 4.

Рассмотрим работу заявляемого устройства фиг.2.Consider the operation of the inventive device of figure 2.

Статический режим по току транзисторов 9, 10 и 14, 17, 20, 21, а также элементов токового зеркала 4 устанавливается резисторами 15, 16, 18, 25 и зависит от величины напряжения источника смещения 11 (Ес). Будем считать, что за счет выбора номиналов этих элементов токи через них одинаковы:The static current mode of the transistors 9, 10 and 14, 17, 20, 21, as well as the elements of the current mirror 4 is set by resistors 15, 16, 18, 25 and depends on the voltage value of the bias source 11 (E s ). We assume that due to the choice of the values of these elements, the currents through them are the same:

Figure 00000001
Figure 00000001

где R0=R15=R16=R18.where R 0 = R 15 = R 16 = R 18 .

Тогда эмиттерный Iэ и коллекторный Iк токи транзисторов 9 и 10:Then the emitter I e and collector I to the currents of transistors 9 and 10:

Figure 00000002
Figure 00000002

Figure 00000003
Figure 00000003

Figure 00000004
Figure 00000004

Figure 00000005
Figure 00000005

где Iб.р. - температурно-зависимый ток базы n-p-n транзистора при токе эмиттера I0.where I b.r. - temperature-dependent base current npn of the transistor at an emitter current of I 0 .

Коллекторный ток транзистора 9 поступает на базовый вход 7 токового зеркала 4. Поэтому выходной ток Iвых.Т3 токового зеркала 4, повторяющий его входной ток (Iвых.Т3):The collector current of the transistor 9 is supplied to the base input 7 of the current mirror 4. Therefore, the output current I output T3 of the current mirror 4, repeating its input current (I output T3 ):

Figure 00000006
Figure 00000006

В результате в цепи базы транзистора 12 происходит взаимная компенсация трех токов Iвых.Т3, Iб.12 и Iк.10, что является необходимым условием для уменьшения напряжения смещения нуля ДУ:As a result, in the base circuit of the transistor 12 there is a mutual compensation of three currents I output T3 , I b.12 and I k.10 , which is a necessary condition for reducing the voltage of the zero offset of the remote control:

Figure 00000007
Figure 00000007

В усилителе-прототипе фиг.1 в узле 8 при его коротком замыкании на эквивалентную общую шину образуется разностный ток Iр:In the amplifier prototype of figure 1 in node 8 when it is shorted to an equivalent common bus, a differential current I p is formed :

Figure 00000008
Figure 00000008

Для его компенсации необходимо на входы ДУ Вх.1, Вх.2 подать Uсм, равное:To compensate for it, it is necessary to feed U cm equal to:

Figure 00000009
Figure 00000009

где SДУ - крутизна преобразования входного напряжения uвх ДУ в выходной ток узла 8.where S DU - the steepness of the conversion of the input voltage u I remote in the output current of the node 8.

Для ДУ фиг.1:For remote control 1:

Figure 00000010
Figure 00000010

где rэ.20, rэ.21 - сопротивления эмиттерных переходов транзисторов входного дифференциального каскада 1.where r e.20 , r e.21 - the resistance of the emitter junctions of the transistors of the input differential stage 1.

Следовательно, для ДУ-прототипа:Therefore, for the remote control prototype:

Figure 00000011
Figure 00000011

В предлагаемом ДУ разностный ток Iр равен нулю. Поэтому систематическая составляющая его напряжения смещения нуля (Ucм) значительно меньше (4,3 мкВ, фиг, 4, фиг.5), чем в известном устройстве (603,8 мкВ, фиг.3, фиг.5).In the proposed remote control differential current I p equal to zero. Therefore, the systematic component of its zero bias voltage (U cm ) is much less (4.3 μV, FIG. 4, FIG. 5) than in the known device (603.8 μV, FIG. 3, FIG. 5).

Данные выводы подтверждаются результатами компьютерного моделирования сравниваемых схем (фиг.5).These findings are confirmed by the results of computer modeling of the compared circuits (figure 5).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.Thus, the claimed device has significant advantages in comparison with the prototype in terms of the value of the static error of amplification of DC signals.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент США № 5.734.296, fig.5.1. US Patent No. 5.734.296, fig. 5.

2. Патент США № 4.293.824.2. US Patent No. 4.293.824.

3. Патент RU № 2331974.3. Patent RU No. 2331974.

4. Патент США № 4.600.893.4. US Patent No. 4.600.893.

5. Патент США № 5.952.882, fig.2.5. US Patent No. 5.952.882, fig.2.

6. Патент RU № 2331965.6. Patent RU No. 2331965.

7. Патент США № 6.456.162, fig.1.7. US Patent No. 6.456.162, fig. 1.

8. Патент США № 6.501,333.8. US Patent No. 6.501.333.

9. Патент США № 6.542.030.9. US Patent No. 6.542.030.

10. Патент США № 4.293.824.10. US patent No. 4.293.824.

11. Патент США № 6.717.466.11. US patent No. 6.717.466.

12. Патент США № 5.420.540.12. US Patent No. 5.420.540.

13. Патент США № 5.523.718.13. US patent No. 5.523.718.

14. Патент США № 4.644.295.14. US patent No. 4.644.295.

15. Патент Англии № 2.035.003, кл.Н3Т.15. Patent of England No. 2.035.003, CL H3T.

Claims (3)

1. Каскодный дифференциальный усилитель с повышенной стабильностью нулевого уровня, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), имеющее первый (5) и второй (6) эмиттерный входы, базовый (7) вход и токовый выход (8), первый (5) эмиттерный вход токового зеркала (4) подключен к первому (2) токовому выходу входного дифференциального каскада (1), а второй (6) эмиттерный вход токового зеркала (4) соединен со вторым (3) токовым выходом входного дифференциального каскада (1), базовый (7) вход токового зеркала (4) подключен к коллектору первого (9) вспомогательного транзистора, токовый выход (8) токового зеркала (4) подключен к коллектору второго (10) вспомогательного транзистора, базы первого (9) и второго (10) вспомогательных транзисторов связанны друг с другом и подключены к источнику напряжения смещения (11), база входного транзистора выходного эмиттерного повторителя (12) подключена к коллектору второго (10) вспомогательного транзистора, а его эмиттер связан с выходом устройства (13), причем эмиттеры первого (9) и второго (10) вспомогательных транзисторов подключены к первому (14) источнику питания через первый (15), второй (16) вспомогательные резисторы, отличающийся тем, что в схему введен дополнительный транзистор (17), коллектор которого связан с выходом (13) устройства, база соединена с эмиттером первого (9) вспомогательного транзистора, эмиттер через первый (18) дополнительный резистор связан с первым (14) источником питания, а коллектор входного транзистора выходного эмиттерного повторителя (12) подключен ко второму (19) источнику питания, причем все вспомогательные (9), (10) и дополнительный (17) транзисторы имеют один тип проводимости.1. A cascode differential amplifier with increased zero level stability, comprising an input differential stage (1) with first (2) and second (3) current outputs, a current mirror (4) having first (5) and second (6) emitter inputs, the base (7) input and current output (8), the first (5) emitter input of the current mirror (4) is connected to the first (2) current output of the input differential stage (1), and the second (6) emitter input of the current mirror (4) connected to the second (3) current output of the input differential stage (1), the base (7) input of the current the glass (4) is connected to the collector of the first (9) auxiliary transistor, the current output (8) of the current mirror (4) is connected to the collector of the second (10) auxiliary transistor, the bases of the first (9) and second (10) auxiliary transistors are connected to each other and connected to a bias voltage source (11), the base of the input transistor of the output emitter follower (12) is connected to the collector of the second (10) auxiliary transistor, and its emitter is connected to the output of the device (13), the emitters of the first (9) and second (10) ) auxiliary transi tori are connected to the first (14) power source through the first (15), second (16) auxiliary resistors, characterized in that an additional transistor (17) is introduced into the circuit, the collector of which is connected to the output (13) of the device, the base is connected to the emitter of the first (9) an auxiliary transistor, the emitter through the first (18) additional resistor is connected to the first (14) power source, and the collector of the input transistor of the output emitter follower (12) is connected to the second (19) power source, all auxiliary (9), ( 10) and optional (17 ) Transistors have one type of conductivity. 2. Устройство по п.1, отличающееся тем, что входной дифференциальный каскад (1) содержит первый (20) и второй (21) входные транзисторы, эмиттеры которых соединены с транзистором (22) источника опорного тока, коллектор первого (20) входного транзистора входного дифференциального каскада (1) соединен со вторым (3) токовым выходом входного дифференциального каскада (1) и соединен со вторым (19) источником питания через первый (23) коллекторный резистор, коллектор второго (21) входного транзистора входного дифференциального каскада (1) соединен с первым (2) токовым выходом входного дифференциального каскада (1) и связан со вторым (19) источником питания через второй (24) коллекторный резистор, эмиттер транзистора (22) источника опорного тока соединен с первым (14) источником питания через эмиттерный резистор (25), а база транзистора (22) источника опорного тока подключена к источнику напряжения смещения (11).2. The device according to claim 1, characterized in that the input differential stage (1) contains the first (20) and second (21) input transistors, the emitters of which are connected to the transistor (22) of the reference current source, the collector of the first (20) input transistor the input differential stage (1) is connected to the second (3) current output of the input differential stage (1) and connected to the second (19) power source through the first (23) collector resistor, the collector of the second (21) input transistor of the input differential stage (1) connected to the first (2) current output output of the differential input stage (1) and is connected to the second (19) power source through the second (24) collector resistor, the emitter of the transistor (22) of the reference current source is connected to the first (14) power source through the emitter resistor (25), and the base the transistor (22) of the reference current source is connected to a bias voltage source (11). 3. Устройство по п.1, отличающееся тем, что токовое зеркало (4) содержит первый (26) и второй (27) транзисторы, эмиттер первого (26) транзистора токового зеркала (4) соединен со вторым (6) эмиттерным входом токового зеркала (4), а коллектор - с базовым (7) входом токового зеркала (4), эмиттер второго (27) транзистора токового зеркала (4) через дополнительный p-n-переход (28) подключен к первому (5) эмиттерному входу токового зеркала (4), а коллектор соединен с токовым выходом (8) токового зеркала (4), база первого (26) транзистора токового зеркала (4) подключена к эмиттеру второго (27) транзистора токового зеркала (4), база второго (27) транзистора токового зеркала (4) подключена к коллектору первого (26) транзистора токового зеркала (4). 3. The device according to claim 1, characterized in that the current mirror (4) contains the first (26) and second (27) transistors, the emitter of the first (26) transistor of the current mirror (4) is connected to the second (6) emitter input of the current mirror (4), and the collector with the base (7) input of the current mirror (4), the emitter of the second (27) transistor of the current mirror (4) is connected to the first (5) emitter input of the current mirror through an additional pn junction (28) (4) ), and the collector is connected to the current output (8) of the current mirror (4), the base of the first (26) transistor of the current mirror (4) is connected to the emitter second (27) current mirror transistor (4), the base of the second (27) current mirror transistor (4) is connected to the collector of the first (26) current mirror transistor (4).
RU2010105113/09A 2010-02-12 2010-02-12 Cascode differential amplifier with increased zero level stability RU2419187C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2010105113/09A RU2419187C1 (en) 2010-02-12 2010-02-12 Cascode differential amplifier with increased zero level stability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2010105113/09A RU2419187C1 (en) 2010-02-12 2010-02-12 Cascode differential amplifier with increased zero level stability

Publications (1)

Publication Number Publication Date
RU2419187C1 true RU2419187C1 (en) 2011-05-20

Family

ID=44733814

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010105113/09A RU2419187C1 (en) 2010-02-12 2010-02-12 Cascode differential amplifier with increased zero level stability

Country Status (1)

Country Link
RU (1) RU2419187C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2463703C1 (en) * 2011-11-10 2012-10-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Cascode differential amplifier
RU2677364C1 (en) * 2018-03-05 2019-01-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Input stage of high-speed operational amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2463703C1 (en) * 2011-11-10 2012-10-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Cascode differential amplifier
RU2677364C1 (en) * 2018-03-05 2019-01-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Input stage of high-speed operational amplifier

Similar Documents

Publication Publication Date Title
RU2419187C1 (en) Cascode differential amplifier with increased zero level stability
RU2411636C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2439780C1 (en) Cascode differential amplifier
RU2411637C1 (en) Precision operational amplifier with low voltage of zero shift
RU2455757C1 (en) Precision operational amplifier
RU2412530C1 (en) Complementary differential amplifier
RU2416149C1 (en) Differential operating amplifier with low zero offset voltage
RU2421893C1 (en) Cascode differential amplifier
RU2449466C1 (en) Precision operational amplifier
RU2390914C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2321158C1 (en) Cascode differential amplifier
RU2432666C1 (en) Differential operational amplifier with low supply voltage
RU2402151C1 (en) Cascode differential amplifier
RU2412529C1 (en) Cascode differential amplifier
RU2416145C1 (en) Cascode differential amplifier
RU2374757C1 (en) Cascode differential amplifier
RU2449465C1 (en) Precision operational amplifier
RU2444114C1 (en) Operational amplifier with low-resistance load
RU2450425C1 (en) Precision operational amplifier
RU2408975C1 (en) Cascode differential amplifier
RU2402156C1 (en) Differential operational amplifier with low voltage of zero shift
RU2411642C1 (en) Cascode differential amplifier
RU2402157C1 (en) Cascode operational amplifier with low voltage of zero shift
RU2401507C1 (en) Buffer amplifier with low zero-shift voltage
RU2402870C1 (en) Cascode differential amplifier with low voltage of zero shift

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130213