RU2374757C1

RU2374757C1 - Cascode differential amplifier

Info

Publication number: RU2374757C1
Application number: RU2008112917/09A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Даниил Николаевич Конев (RU); Даниил Николаевич Конев; Александр Игоревич Серебряков (RU); Александр Игоревич Серебряков
Priority date: 2008-04-03
Filing date: 2008-04-03
Publication date: 2009-11-27

Abstract

FIELD: radio engineering.

SUBSTANCE: cascode differential amplifier (CDA) contains first (1) and second (2) access transistors (T) which bases are connected to electrical bias source (3) and emitters are connected to bus (6) of first power supply source (SS) by means of first (4) and second (5) assisting two-terminal networks and connected to first (7) and second (8) current inputs of cascode differential amplifier, first (9) and second (10) two-terminal networks of load connected to first (11) and second (12) outputs of cascode differential amplifier and to collectors of first (1) and second (2) access transistors. Scheme is complemented with first (13) and second (14) additional transistors which bases are connected to electrical bias source (3), emitters - joined and connected to bus (6) of first power supply source by means of first (15) additional two-terminal network, and collectors - connected to collectors of corresponding first (1) and second (2) access transistors, second (16) and third (17) additional two-terminal networks first terminals of which are connected to each other and attached to base of third (18) additional transistor which collector is connected to emitters of first (13) and second (14) additional transistors, and emitter - attached to bus of additional electrical bias source (19), at that first (11) output of cascode differential amplifier is connected to second terminal of second (16) additional two-terminal network, and second (12) output of cascode differential amplifier is connected to second terminal of third (17) additional two-terminal network.

EFFECT: augmentation of output voltage stability.

5 cl, 12 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления и преобразования аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, широкополосных усилителях, операционных усилителях (ОУ), драйверах линий связи и т.п.).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying and converting analog signals in the structure of analog microcircuits for various functional purposes (for example, broadband amplifiers, operational amplifiers (op amps), communication line drivers, etc.).

Известны схемы так называемых «перегнутых» каскодных дифференциальных усилителей (КДУ) [1-40], которые стали основой более чем 20 серийных операционных усилителей, выпускаемых как зарубежными (НА2520, НА5190, AD797, AD8631, AD8632, ОР90 и др.), так и российскими (154УДЗ и др.) микроэлектронными фирмами. В связи с высокой популярностью такой архитектуры ДУ, на их модификации выдано более 50 патентов для ведущих производителей микроэлектронных изделий. Предлагаемое изобретение относится к данному подклассу устройств.Known circuits of the so-called “kinked” cascode differential amplifiers (KDU) [1-40], which became the basis of more than 20 serial operational amplifiers manufactured both abroad (NA2520, NA5190, AD797, AD8631, AD8632, OP90, etc.), so and Russian (154UDZ, etc.) microelectronic companies. Due to the high popularity of such a remote control architecture, more than 50 patents have been issued for their modification for leading manufacturers of microelectronic products. The present invention relates to this subclass of devices.

Одна из задач, которую требуется решать с помощью КДУ, - создание на их основе усилителей с двумя низкоомными противофазными (парофазными) выходами, согласованными с общей шиной источников питания. Усилители с таким так называемым парафазным выходом, наряду с классическими ОУ, образуют основу для проектирования активных фильтров, драйверов линий связей, преобразователей одного входного напряжения в два противофазных сигнала и т.д. При этом во всех этих случаях для получения широкого динамического диапазона при малых напряжениях питания необходимо иметь нулевой (или другой заданный) статический потенциал на парафазных выходах.One of the tasks that needs to be solved with the help of a control switch is the creation of amplifiers based on them with two low-resistance antiphase (vapor-phase) outputs, coordinated with a common bus of power sources. Amplifiers with this so-called paraphase output, along with classical op amps, form the basis for designing active filters, communication line drivers, converters of one input voltage into two antiphase signals, etc. Moreover, in all these cases, to obtain a wide dynamic range at low supply voltages, it is necessary to have zero (or other specified) static potential at the paraphase outputs.

Следует отметить, что для известного КДУ (фиг.1) характерны противоречивые требования к параметрам элементов схемы, при которых обеспечивается высокий коэффициент усиления по напряжению K_y и заданный уровень выходных статических напряжений U₁₁=U₁₂ (

), которые должны быть «привязаны» к потенциалу общей шины источников питания (приблизительно равна нулю). Действительно, для повышения Ку в качестве двухполюсников 9 и 10 необходимо использовать источники опорного тока, что в то же время приводит к неопределенности статических потенциалов U₁₁, U₁₂ на выходах 11 и 12 (или на выходах 11*, 12* эмиттерных повторителей, которые включаются для согласования схемы с низкими сопротивлениями нагрузки).It should be noted that the well-known KDU (Fig. 1) is characterized by conflicting requirements for the parameters of circuit elements, which provide a high voltage gain K _y and a given level of output static voltages U ₁₁ = U ₁₂ (

), which should be “tied” to the potential of the common bus of power supplies (approximately equal to zero). Indeed, to increase Ku, as a two-

terminal network

9 and 10, it is necessary to use reference current sources, which at the same time leads to an uncertainty of the static potentials U ₁₁ , U ₁₂ at outputs 11 and 12 (or at outputs 11 *, 12 * emitter followers, which are included to match the circuit with low load resistances).

Таким образом, на базе известного КДУ не реализуются дифференциальные каскады с повышенным коэффициентом усиления по напряжению и заданным уровнем выходных статических напряжений, «привязанных», например, к общей шине питания.Thus, on the basis of the well-known KDU, differential stages with an increased voltage gain and a given level of output static voltages that are “tied”, for example, to a common power bus, are not implemented.

Ближайшим прототипом (фиг.1) заявляемого устройства является каскодный дифференциальный усилитель (КДУ), описанный в патенте США №4.406.990 (фиг.2), содержащий первый 1 и второй 2 входные транзисторы, базы которых подключены к источнику 3 напряжения смещения, а эмиттеры через первый 4 и второй 5 вспомогательные двухполюсники связаны с шиной 6 первого источника питания и подключены к первому 7 и второму 8 токовым входам каскодного дифференциального усилителя, первый 9 и второй 10 двухполюсники нагрузки, подключенные к первому 11 и второму 12 выходам каскодного дифференциального усилителя и коллекторам первого 1 и второго 2 входных транзисторов.The closest prototype (figure 1) of the claimed device is the cascode differential amplifier (CDA) described in US patent No. 4.406.990 (figure 2), containing the first 1 and second 2 input transistors, the base of which is connected to the bias voltage source 3, and emitters through the first 4 and second 5 auxiliary two-pole connected to the bus 6 of the first power source and connected to the first 7 and second 8 current inputs of the cascode differential amplifier, the first 9 and second 10 two-pole load connected to the first 11 and second 12 outputs code differential amplifier and collectors of the first 1 and second 2 input transistors.

Существенный недостаток известного ДУ состоит в том, что при высоком усилении по напряжению статический потенциал его парафазных выходов нестабилен, что создает проблемы с согласованием выходов КДУ с нагрузкой.A significant drawback of the known remote control is that with high voltage gain, the static potential of its paraphase outputs is unstable, which creates problems with matching the outputs of the KDU with the load.

Основная цель предлагаемого изобретения состоит в повышении стабильности выходных напряжений КДУ и создании условий, при которых выходные статические напряжения КДУ устанавливаются на заданном, в том числе, нулевом уровне.The main objective of the invention is to increase the stability of the output voltage KDU and the creation of conditions under which the output static voltage KDU are set at a given, including zero level.

Поставленная цель достигается тем, что в дифференциальном усилителе (фиг.1), содержащем первый 1 и второй 2 входные транзисторы, базы которых подключены к источнику 3 напряжения смещения, а эмиттеры через первый 4 и второй 5 вспомогательные двухполюсники связаны с шиной 6 первого источника питания и подключены к первому 7 и второму 8 токовым входам каскодного дифференциального усилителя, первый 9 и второй 10 двухполюсники нагрузки, подключенные к первому 11 и второму 12 выходам каскодного дифференциального усилителя и коллекторам первого 1 и второго 2 входных транзисторов, предусмотрены новые элементы и связи: в схему введены первый 13 и второй 14 дополнительные транзисторы, базы которых соединены с источником 3 напряжения смещения, эмиттеры объединены и подключены к шине 6 первого источника питания через первый 15 дополнительный двухполюсник, а коллекторы соединены с коллекторами соответствующих первого 1 и второго 2 входных транзисторов, второй 16 и третий 17 дополнительные двухполюсники, первые выводы которых соединены друг с другом и подключены к базе третьего 18 дополнительного транзистора, коллектор которого связан с эмиттерами первого 13 и второго 14 дополнительных транзисторов, а эмиттер подключен к шине дополнительного источника напряжения смещения 19, причем первый 11 выход каскодного дифференциального усилителя связан со вторым выводом второго 16 дополнительного двухполюсника, а второй 12 выход каскодного дифференциального усилителя связан со вторым выводом третьего 17 дополнительного двухполюсника.This goal is achieved by the fact that in the differential amplifier (Fig. 1) containing the first 1 and second 2 input transistors, the bases of which are connected to the bias voltage source 3, and the emitters are connected through the first 4 and second 5 auxiliary two-terminal devices to the bus 6 of the first power source and connected to the first 7 and second 8 current inputs of the cascode differential amplifier, the first 9 and second 10 two-pole load connected to the first 11 and second 12 outputs of the cascode differential amplifier and collectors of the first 1 and second of 2 input transistors, new elements and connections are provided: the first 13 and second 14 additional transistors are introduced into the circuit, the bases of which are connected to the bias voltage source 3, the emitters are combined and connected to the bus 6 of the first power source through the first 15 additional two-pole, and the collectors are connected with collectors of the corresponding first 1 and second 2 input transistors, second 16 and third 17 additional two-terminal devices, the first conclusions of which are connected to each other and connected to the base of the third 18 additional tr an anistor, the collector of which is connected to the emitters of the first 13 and second 14 additional transistors, and the emitter is connected to the bus of the additional bias voltage source 19, the first 11 output of the cascode differential amplifier connected to the second output of the second 16 additional two-terminal, and the second 12 output of the cascode differential amplifier connected with the second conclusion of the third 17 additional two-terminal.

Схема заявляемого устройства в соответствии с п.1 формулы изобретения показана на фиг.2.A diagram of the inventive device in accordance with claim 1 of the claims is shown in figure 2.

На фиг.3 представлена схема КДУ, соответствующая п.2 формулы изобретения.Figure 3 presents a diagram of the CDA corresponding to claim 2 of the claims.

Схема фиг.4 соответствует п.4 формулы изобретения.The scheme of figure 4 corresponds to paragraph 4 of the claims.

Схема фиг.5 совпадает со схемой фиг.2. Однако здесь транзисторы 1, 2, 13 и 14 - полевые, реализуемые (в частном случае так же, как и другие элементы), по техпроцессу SGB25VD.The scheme of figure 5 coincides with the scheme of figure 2. However, here the transistors 1, 2, 13 and 14 are field-effect, realized (in a particular case, as well as other elements), according to the SGB25VD process technology.

На фиг.6 приведена схема по п.5 формулы изобретения.Figure 6 shows the diagram according to claim 5 of the claims.

На фиг.7 показана схема КДУ фиг.6 в среде компьютерного моделирования Pspice, а на фиг.8, фиг.9 и фиг.10 - ее амплитудно-частотные характеристики коэффициента усиления по напряжению K_u (фиг.8), входного сопротивления для синфазного сигнала (фиг.9) и входного дифференциального сопротивления (фиг.10).In Fig.7 shows a diagram of the CDA of Fig.6 in the computer simulation environment Pspice, and Fig.8, Fig.9 and Fig.10 - its amplitude-frequency characteristics of the voltage gain K _u (Fig.8), the input resistance for common mode signal (Fig.9) and the input differential resistance (Fig.10).

Схема фиг.11 также соответствует фиг.6 в среде Cadance на моделях интегральных СВЧ-транзисторов IHP. На фиг.12 представлена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг.11.The circuit of FIG. 11 also corresponds to FIG. 6 in a Cadance environment on IHP microwave integrated transistor models. On Fig presents the frequency response of the voltage gain of the circuit of Fig.11.

Каскодный дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, базы которых подключены к источнику 3 напряжения смещения, а эмиттеры через первый 4 и второй 5 вспомогательные двухполюсники связаны с шиной 6 первого источника питания и подключены к первому 7 и второму 8 токовым входам каскодного дифференциального усилителя, первый 9 и второй 10 двухполюсники нагрузки, подключенные к первому 11 и второму 12 выходам каскодного дифференциального усилителя и коллекторам первого 1 и второго 2 входных транзисторов. В схему введены первый 13 и второй 14 дополнительные транзисторы, базы которых соединены с источником 3 напряжения смещения, эмиттеры объединены и подключены к шине 6 первого источника питания через первый 15 дополнительный двухполюсник, а коллекторы соединены с коллекторами соответствующих первого 1 и второго 2 входных транзисторов, второй 16 и третий 17 дополнительные двухполюсники, первые выводы которых соединены друг с другом и подключены к базе третьего 18 дополнительного транзистора, коллектор которого связан с эмиттерами первого 13 и второго 14 дополнительных транзисторов, а эмиттер подключен к шине дополнительного источника напряжения смещения 19, причем первый 11 выход каскодного дифференциального усилителя связан со вторым выводом второго 16 дополнительного двухполюсника, а второй 12 выход каскодного дифференциального усилителя связан со вторым выводом третьего 17 дополнительного двухполюсника.The cascode differential amplifier of FIG. 2 contains the first 1 and second 2 input transistors, the bases of which are connected to the bias voltage source 3, and the emitters are connected through the first 4 and second 5 auxiliary two-terminal devices to the bus 6 of the first power source and are connected to the first 7 and second 8 current the inputs of the cascode differential amplifier, the first 9 and second 10 two-pole load connected to the first 11 and second 12 outputs of the cascode differential amplifier and the collectors of the first 1 and second 2 input transistors. The first 13 and second 14 additional transistors are introduced into the circuit, the bases of which are connected to the bias voltage source 3, the emitters are combined and connected to the bus 6 of the first power source through the first 15 additional two-terminal, and the collectors are connected to the collectors of the corresponding first 1 and second 2 input transistors, second 16 and third 17 additional two-terminal devices, the first terminals of which are connected to each other and connected to the base of the third 18 additional transistor, whose collector is connected to the emitters of the first 13 and second There are 14 additional transistors, and the emitter is connected to the bus of the additional bias voltage source 19, the first 11 output of the cascode differential amplifier connected to the second output of the second 16 additional two-terminal device, and the second 12 output of the cascode differential amplifier connected to the second output of the third 17 additional two-terminal device.

На фиг.2 (п.2 формулы изобретения) в качестве шины дополнительного источника напряжения смещения 19 используется общая шина первого 6 и второго 20 источников питания.In Fig. 2 (claim 2) as a bus of an additional bias voltage source 19, the common bus of the first 6 and second 20 power sources is used.

На фиг.3, в соответствии с п.3 формулы изобретения, к первому 1 выходу каскодного дифференциального усилителя подключен вход первого эмиттерного повторителя 21, а ко второму выходу 12 каскодного дифференциального усилителя подключен вход второго 22 эмиттерного повторителя, соответствующие выходы которых являются вспомогательными выходами 23 и 24 каскодного дифференциального усилителя.In Fig. 3, in accordance with claim 3, the input of the first emitter follower 21 is connected to the first 1 output of the cascode differential amplifier, and the input of the second 22 emitter follower is connected to the second output 12 of the cascode differential amplifier, the corresponding outputs of which are auxiliary outputs 23 and 24 cascode differential amplifiers.

На фиг.4, в соответствии с п.4 формулы изобретения, между первым 11 выходом каскодного дифференциального усилителя и вторым выводом второго 16 дополнительного двухполюсника включен первый эмиттерный повторитель 29 на основе первого 31 р-n-р входного транзистора, а между вторым 12 выходом каскодного дифференциального усилителя и вторым выводом третьего 17 дополнительного двухполюсника включен второй эмиттерный повторитель 30 на основе второго 32 n-p-n входного транзистора, причем эмиттер первого n-p-n входного транзистора связан с шиной 20 второго источника питания через последовательно соединенные первый р-n переход 33 и первый 34 источник опорного тока, общий узел которых является первым 35 дополнительным выходом каскодного дифференциального усилителя, а эмиттер второго 32 n-p-n входного транзистора связан с шиной 20 второго источника питания через последовательно соединенные второй р-n переход 36 и второй 37 источник опорного тока, общий узел которых является вторым 38 дополнительным выходом каскодного дифференциального усилителя.In Fig. 4, in accordance with claim 4, between the first 11 output of the cascode differential amplifier and the second output of the second 16 additional two-terminal network, a first emitter follower 29 is included based on the first 31 pnp input transistor, and between the second 12 output a cascode differential amplifier and a second terminal of the third 17 additional two-terminal, a second emitter follower 30 is included based on the second 32 npn input transistor, the emitter of the first npn input transistor connected to the bus 20 of the second power supply unit through the first pn junction 33 and the first 34 reference current source connected in series, the common node of which is the first 35 additional output of the cascode differential amplifier, and the emitter of the second 32 npn input transistor is connected to the bus 20 of the second power source through the second p- connected in series n junction 36 and a second 37 source of reference current, the common node of which is the second 38 additional output cascode differential amplifier.

На фиг.5 в качестве транзисторов 1, 2, 13, 14 используются полевые транзисторы.5, field effect transistors are used as transistors 1, 2, 13, 14.

На схеме фиг.6, соответствующей п.5 формулы изобретения, в качестве шины дополнительного источника напряжения смещения 19 используется общая эмиттерная цепь дополнительного входного параллельно-балансного каскада на основе вспомогательных транзисторов 39 и 40 и дополнительного двухполюсника 41 в их общей эмиттерной цепи, причем коллекторы вспомогательных транзисторов 39 и 40 подключены к первому 7 и второму 8 токовым входам каскодного дифференциального усилителя.In the diagram of FIG. 6 corresponding to claim 5, as a bus of an additional bias voltage source 19, a common emitter circuit of an additional input parallel-balanced cascade based on auxiliary transistors 39 and 40 and an additional two-terminal 41 in their common emitter circuit is used, with the collectors auxiliary transistors 39 and 40 are connected to the first 7 and second 8 current inputs of the cascode differential amplifier.

Рассмотрим работу заявляемого ДУ.Consider the work of the claimed remote control.

Статический режим по току транзисторов схемы фиг.2 устанавливается двухполюсниками 9 и 10, а также за счет соответствующего выбора источника напряжения смещения 3 и сопротивлений двухполюсников 4, 15, 5.The static current mode of the transistors of the circuit of figure 2 is set by two-terminal 9 and 10, and also due to the appropriate choice of a bias voltage source 3 and two-terminal resistance 4, 15, 5.

Уровень выходных статических напряжений КДУ U₁₁ и U₁₂ отличается от потенциала общей шины на +0,7В. Поэтому при введении эмиттерных повторителей 21 и 22 (фиг.2) напряжение на выходах 23 и 24 будет близко к нулю, что является необходимым условием для введения обратных связей на постоянном токе и получения максимального динамического диапазона.The level of output static voltages KDU U ₁₁ and U ₁₂ differs from the potential of the common bus by + 0.7V. Therefore, with the introduction of the emitter followers 21 and 22 (Fig. 2), the voltage at the outputs 23 and 24 will be close to zero, which is a necessary condition for introducing DC feedback and obtaining the maximum dynamic range.

В схеме фиг.4 нулевые значения выходных статических напряжений U₃₅≈U₃₈=0 обеспечиваются р-n переходами 33 и 36. При этом эмиттерные повторители 29 и 30 повышают коэффициент усиления КДУ по напряжению при сравнительно низкоомных сопротивлениях резисторов 16 и 17.In the circuit of Fig. 4, zero values of the output static voltages U ₃₅ ≈U ₃₈ = 0 are provided by pn junctions 33 and 36. In this case, the emitter followers 29 and 30 increase the gain of the KDU by voltage at relatively low resistance resistances of the resistors 16 and 17.

Особенность схемы фиг.6 состоит в том, что здесь выходные статические напряжения U₁₂ и U₁₁ равны входному синфазному напряжению дополнительного параллельно-балансного каскада (33, 40, 41).A feature of the circuit of FIG. 6 is that here the output static voltages U ₁₂ and U ₁₁ are equal to the input common-mode voltage of the additional parallel-balanced cascade (33, 40, 41).

Схема фиг.6 имеет повышенный коэффициент ослабления входных синфазных сигналов (более 200 дБ).The circuit of Fig.6 has an increased attenuation coefficient of the input common-mode signals (more than 200 dB).

Приведенные на фиг.8, фиг.9 и фиг.10 результаты моделирования предлагаемого КДУ показывают, что в заявляемой схеме разрешаются технические противоречия, характерные для КДУ-прототипа.Shown in Fig.8, Fig.9 and Fig.10, the simulation results of the proposed KDU show that in the inventive scheme resolved technical contradictions characteristic of the KDU prototype.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент США №6.304.1431. US Patent No. 6,304.143

2. Патент США №5.418.4912. US Patent No. 5,418,491

3. Патент США №4.463.3193. US Patent No. 4,463.319

4. Патент США №6.717.4744. US Patent No. 6,717,474

5. Патент США №6.734.7205. US Patent No. 6,734,720

6. Патент США №4.723.1116. US patent No. 4.723.111

7. Патент США №4.293.8247. US Patent No. 4,293.824

8. Патент США №5.323.1218. US Patent No. 5,323.121

9. Патент США №5.091.7019. US Patent No. 5.091.701

10. Патент США №4.406.99010. US Patent No. 4,406.990

11. Патент США №5.422.60011. US Patent No. 5,422,600

12. Патент США №6.788.14312. US Patent No. 6,788.143

13. Патент США №4.274.06113. US Patent No. 4,274.061

14. Патент США №5.327.10014. US patent No. 5.327.100

15. Патент США №5.786.72915. US Patent No. 5,786.729

16. Патент США №3.644.83816. US Patent No. 3,644.838

17. Патент США №4.600.89317. US Patent No. 4,600.893

18. Патент США №4.390.85018. US Patent No. 4,390.850

19. Патент США №6.628.16819. US Patent No. 6,628.168

20. Матавкин В.В. Быстродействующие операционные усилители. - М. Радио и связь, 1989. - с.74, рис.4.15, стр.98, рис.6.7.20. Matavkin V.V. High-speed operational amplifiers. - M. Radio and Communications, 1989 .-- p. 74, fig. 4.15, p. 98, fig. 6.7.

21. Патент США №6.218.900, фиг.121. US patent No. 6.218.900, figure 1

22. Патентная заявка US 2002/019607922. Patent application US 2002/0196079

23. Патент США Re 30.58723. US Patent Re 30.587

24. Патент ЕР 1.227.58024. Patent EP 1.227.580

25. Патент США №6.714.07625. US Patent No. 6,714.076

26. Патентная заявка US 2004/0090268 A126. Patent application US 2004/0090268 A1

27. Патент США №4.959.622, фиг.127. US Patent No. 4,959.622, figure 1

28. Патент США №6.018.26828. US patent No. 6.018.268

29. Патент США №5.952.88229. US patent No. 5.952.882

30. Патент США №6.580.32530. US Patent No. 6,580.325

31. Патент США №6.965.26631. US patent No. 6.965.266

32. Патент США №6.867.64332. US Patent No. 6,867.643

33. Патент США №6.236.27033. US Patent No. 6,236.270

34. Патент США №6.229.39434. US patent No. 6.229.394

35. Патент США №5.734.29635. US Patent No. 5,734.296

36. Патент США №5.477.19036. US Patent No. 5,477.190

37. Патент США №6.084.47537. US patent No. 6.084.475

38. Патент США №3.733.55938. US patent No. 3.733.559

39. Патентная заявка US 2005/0001682 A139. Patent application US 2005/0001682 A1

40. Патент США №6.300.83140. US Patent No. 6,300.831

Claims

1. A cascode differential amplifier containing the first (1) and second (2) input transistors, the bases of which are connected to a bias voltage source (3), and the emitters are connected to the bus (6) through the first (4) and second (5) auxiliary two-terminal devices the first power source and connected to the first (7) and second (8) current inputs of the cascode differential amplifier, the first (9) and second (10) two-pole load connected to the first (11) and second (12) outputs of the cascode differential amplifier and collectors first (1) and second (2) input transi stors, characterized in that the first (13) and second (14) additional transistors are introduced into the circuit, the bases of which are connected to the bias voltage source (3), the emitters are combined and connected to the bus (6) of the first power source through the first (15) additional two-terminal, and the collectors are connected to the collectors of the corresponding first (1) and second (2) input transistors, the second (16) and third (17) additional two-terminal, the first conclusions of which are connected to each other and connected to the base of the third (18) additional transistor, cat collector It is connected to the emitters of the first (13) and second (14) additional transistors, and the emitter is connected to the bus of the additional bias voltage source (19), and the first (11) output of the cascode differential amplifier is connected to the second output of the second (16) additional two-terminal device, and the second (12) output of the cascode differential amplifier is connected to the second output of the third (17) additional two-terminal device.

2. The device according to claim 1, characterized in that the common bus of the first (6) and second (20) power sources is used as a bus for an additional bias voltage source (19).

3. The device according to claim 2, characterized in that the input of the first emitter follower (21) is connected to the first (1) output of the cascode differential amplifier, and the input of the second (22) emitter follower is connected to the second output (12) of the cascode differential amplifier the outputs of which are auxiliary outputs (23) and (24) of the cascode differential amplifier.

4. The device according to claim 2, characterized in that between the first (11) output of the cascode differential amplifier and the second output of the second (16) additional two-terminal device, the first emitter follower (29) is connected based on the first (31) pnp input transistor, and between the second (12) output of the cascode differential amplifier and the second output of the third (17) additional two-terminal device include a second emitter follower (30) based on the second (32) npn input transistor, and the emitter of the first npn input transistor is connected to the bus (20) of the second the power point through the first pn junction (33) and the first (34) reference current source, the common node of which is the first (35) additional output of the cascode differential amplifier, and the emitter of the second (32) npn input transistor is connected to the bus (20 ) a second power source through a second pn junction (36) and a second (37) reference current source connected in series, the common node of which is the second (38) additional output of the cascode differential amplifier.

5. The device according to claim 1, characterized in that the common emitter circuit of the additional parallel-parallel input stage based on auxiliary transistors (39) and (40) and an additional two-terminal device (41) are used as a bus for an additional bias voltage source (19) their common emitter circuit, and the collectors of auxiliary transistors (39) and (40) are connected to the first (7) and second (8) current inputs of the cascode differential amplifier.