RU2449465C1 - Precision operational amplifier - Google Patents

Precision operational amplifier Download PDF

Info

Publication number
RU2449465C1
RU2449465C1 RU2011111248/08A RU2011111248A RU2449465C1 RU 2449465 C1 RU2449465 C1 RU 2449465C1 RU 2011111248/08 A RU2011111248/08 A RU 2011111248/08A RU 2011111248 A RU2011111248 A RU 2011111248A RU 2449465 C1 RU2449465 C1 RU 2449465C1
Authority
RU
Russia
Prior art keywords
output
transistor
collector
pnp
transistors
Prior art date
Application number
RU2011111248/08A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Петр Сергеевич Будяков (RU)
Петр Сергеевич Будяков
Андрей Александрович Сильнов (RU)
Андрей Александрович Сильнов
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") filed Critical Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority to RU2011111248/08A priority Critical patent/RU2449465C1/en
Application granted granted Critical
Publication of RU2449465C1 publication Critical patent/RU2449465C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: radio engineering.
SUBSTANCE: precision operational amplifier comprises an inlet complementary differential cascade, from the first to the third output p-n-p transistors, from the first to the third n-p-n transistor, an additional p-n-p transistor, an additional n-p-n transistor, a complementary buffer amplifier.
EFFECT: reduced absolute value of zero shift voltage and its temperature drift.
7 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в прецизионных интерфейсах, компараторах и т.п.).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, in precision interfaces, comparators, etc.).

Известны схемы операционных усилителей (ОУ) на основе двух параллельно-включенных дифференциальных каскадов (ДК) с токостабилизирующими двухполюсниками в эмиттерных цепях входных транзисторов (так называемые «dual input stage») и выходных каскадов, выполненных на токовых зеркалах. ОУ с такой архитектурой стали основой построения многих современных микросхем [1-15], в т.ч. ОУ с опцией rail-to-rail, имеющих максимальную амплитуду выходного напряжения, близкую к напряжению питания.Known operational amplifier circuits (op amps) based on two parallel-connected differential stages (DC) with current-stabilizing two-terminal circuits in the emitter circuits of input transistors (the so-called "dual input stage") and output stages made on current mirrors. Shelters with such an architecture have become the basis for the construction of many modern microcircuits [1-15], including Op-amps with a rail-to-rail option having a maximum output voltage amplitude close to the supply voltage.

Ближайшим прототипом (фиг.1, фиг.2) заявляемого устройства является операционный усилитель, описанный в патенте США №5.515.005, fig.2. Он содержит входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 выходной p-n-p транзистор, коллектор которого соединен с коллектором первого 5 выходного n-p-n транзистора и входом комплементарного буферного усилителя 6, второй 7 и третий 8 выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой 9 шиной источника питания, коллектор третьего 8 p-n-p транзистора связан с эмиттером первого 4 выходного p-n-p транзистора, второй 10 и третий 11 выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй 12 шиной источника питания, коллектор третьего 11 выходного n-p-n транзистора соединен с эмиттером первого 5 выходного n-p-n транзистора, причем база первого 4 выходного p-n-p транзистора соединена с коллектором второго 7 выходного p-n-p транзистора и первым 2 токовым выходом входного комплементарного дифференциального каскада 1, а база первого 5 выходного n-p-n транзистора соединена с коллектором второго 10 выходного n-p-n транзистора и вторым 3 токовым выходом входного комплементарного дифференциального каскада 1.The closest prototype (figure 1, figure 2) of the inventive device is an operational amplifier described in US patent No. 5.515.005, fig.2. It contains the input complementary differential stage 1 with the first 2 and second 3 current outputs, the first 4 output pnp transistor, the collector of which is connected to the collector of the first 5 output npn transistor and the input of the complementary buffer amplifier 6, the second 7 and third 8 output pnp transistors, the bases of which connected to each other, emitters are connected to the first 9 bus of the power source, the collector of the third 8 pnp transistor is connected to the emitter of the first 4 output pnp transistor, the second 10 and third 11 output npn transistors, the bases of which connected to each other, emitters are connected to the second 12 bus of the power source, the collector of the third 11 output npn transistor is connected to the emitter of the first 5 output npn transistor, and the base of the first 4 output pnp transistor is connected to the collector of the second 7 output pnp transistor and the first 2 current output of the input of the complementary differential stage 1, and the base of the first 5 output npn transistor is connected to the collector of the second 10 output npn transistor and the second 3 current output of the input complementary differential cascade 1.

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (Uсм), зависящей от свойств его архитектуры.A significant drawback of the known DE of FIG. 1 is that it has an increased value of the systematic component of the zero bias voltage (U cm ), which depends on the properties of its architecture.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения Uсм и его температурного дрейфа.The main objective of the invention is to reduce the absolute value of U cm and its temperature drift.

Поставленная задача решается тем, что в операционном усилителе (фиг.1), содержащем входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 выходной p-n-p транзистор, коллектор которого соединен с коллектором первого 5 выходного n-p-n транзистора и входом комплементарного буферного усилителя 6, второй 7 и третий 8 выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой 9 шиной источника питания, коллектор третьего 8 p-n-p транзистора связан с эмиттером первого 4 выходного p-n-p транзистора, второй 10 и третий 11 выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй 12 шиной источника питания, коллектор третьего 11 выходного n-p-n транзистора соединен с эмиттером первого 5 выходного n-p-n транзистора, причем база первого 4 выходного p-n-p транзистора соединена с коллектором второго 7 выходного p-n-p транзистора и первым 2 токовым выходом входного комплементарного дифференциального каскада 1, а база первого 5 выходного n-p-n транзистора соединена с коллектором второго 10 выходного n-p-n транзистора и вторым 3 токовым выходом входного комплементарного дифференциального каскада 1, предусмотрены новые элементы и связи - в схему введены дополнительные p-n-p 13 и n-p-n 14 транзисторы, база дополнительного p-n-p 13 транзистора соединена с базой первого 4 выходного p-n-p транзистора, его эмиттер связан с базами второго 7 и третьего 8 выходного p-n-p транзисторов, а коллектор соединен со вторым 3 токовым выходом входного комплементарного дифференциального каскада 1, база дополнительного n-p-n 14 транзистора соединена с базой первого 5 выходного n-p-n транзистора, его эмиттер связан с базами второго 10 и третьего 11 выходных n-p-n транзисторов, а коллектор соединен с первым 2 токовым выходом входного комплементарного дифференциального каскада 1.The problem is solved in that in an operational amplifier (Fig. 1) containing an input complementary differential stage 1 with a first 2 and a second 3 current outputs, a first 4 output pnp transistor, the collector of which is connected to the collector of the first 5 output npn transistor and the input of a complementary buffer amplifier 6, second 7 and third 8 output pnp transistors, the bases of which are connected to each other, emitters are connected to the first 9 bus of the power supply, the collector of the third 8 pnp transistor is connected to the emitter of the first 4 output pnp t transistor, second 10 and third 11 output npn transistors, the bases of which are connected to each other, emitters are connected to the second 12 bus of the power supply, the collector of the third 11 output npn transistor is connected to the emitter of the first 5 output npn transistor, and the base of the first 4 output pnp transistor is connected with the collector of the second 7 output pnp transistor and the first 2 current output of the input complementary differential stage 1, and the base of the first 5 output npn transistor is connected to the collector of the second 10 output npn transistor and the second 3 current output of the input complementary differential stage 1, new elements and connections are provided - additional pnp 13 and npn 14 transistors are introduced into the circuit, the base of the additional pnp 13 transistor is connected to the base of the first 4 output pnp transistor, its emitter is connected to the bases of the second 7 and the third 8 output pnp transistors, and the collector is connected to the second 3 current output of the input complementary differential stage 1, the base of the additional npn 14 transistor is connected to the base of the first 5 output npn transistor, its emitter is connected to the bases of the second 10 and third 11 output n-p-n transistors, and the collector is connected to the first 2 current output of the input complementary differential stage 1.

Схема известного ОУ представлена на чертеже фиг.1.The scheme of the known op-amp is shown in the drawing of FIG.

На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения. На чертеже фиг.3 представлен ОУ фиг.2 с конкретным выполнением входного комплементарного дифференциального каскада 1, а также цепями согласования статического режима 21 и 22. Их введение симметрирует статический режим транзисторов 18 и 19 (15 и 16), что фактически уменьшает составляющую Ucм, обусловленную влиянием их внутренней обратной связи.The drawing of figure 2 presents a diagram of the inventive device in accordance with the claims. The drawing of Fig. 3 shows the opamp of Fig. 2 with a specific implementation of the input complementary differential stage 1, as well as matching circuits of the static mode 21 and 22. Their introduction balances the static mode of transistors 18 and 19 (15 and 16), which actually reduces the component U cm due to the influence of their internal feedback.

На чертеже фиг.4 показана схема заявляемого устройства фиг.3 с конкретным выполнением основных функциональных узлов 1, 2, 15 и 16. В качестве токовых зеркал 7 и 10 целесообразно использовать классические токовые зеркала Вильсона.The drawing of figure 4 shows a diagram of the inventive device of figure 3 with a specific implementation of the main functional units 1, 2, 15 and 16. As current mirrors 7 and 10, it is advisable to use the classic Wilson current mirrors.

На чертежах фиг.4 и фиг.5 показаны схемы ОУ-прототипа (фиг.4) и заявляемого ОУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар». На чертеже фиг.6 представлена схема одного из наиболее близких аналогов схем фиг.4 и фиг.5.The drawings of Fig. 4 and Fig. 5 show the schemes of an op-amp prototype (Fig. 4) and the claimed op-amp (Fig. 5) in a computer simulation environment PSpice on models of integrated transistors of FSUE NPP "Pulsar". The drawing of Fig.6 shows a diagram of one of the closest analogues of the circuits of Fig.4 and Fig.5.

На чертеже фиг.7 приведены температурные зависимости напряжения смещения нуля трех сравниваемых схем фиг.4, фиг.5, фиг.6.The drawing of Fig.7 shows the temperature dependence of the bias voltage of the zero of the three compared circuits of Fig.4, Fig.5, Fig.6.

Прецизионный операционный усилитель содержит входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 выходной p-n-p транзистор, коллектор которого соединен с коллектором первого 5 выходного n-p-n транзистора и входом комплементарного буферного усилителя 6, второй 7 и третий 8 выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой 9 шиной источника питания, коллектор третьего 8 p-n-p транзистора связан с эмиттером первого 4 выходного p-n-p транзистора, второй 10 и третий 11 выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй 12 шиной источника питания, коллектор третьего 11 выходного n-p-n транзистора соединен с эмиттером первого 5 выходного n-p-n транзистора, причем база первого 4 выходного p-n-p транзистора соединена с коллектором второго 7 выходного p-n-p транзистора и первым 2 токовым выходом входного комплементарного дифференциального каскада 1, а база первого 5 выходного n-p-n транзистора соединена с коллектором второго 10 выходного n-p-n транзистора и вторым 3 токовым выходом входного комплементарного дифференциального каскада 1. В схему введены дополнительные p-n-p 13 и n-p-n 14 транзисторы, база дополнительного p-n-p 13 транзистора соединена с базой первого 4 выходного p-n-p транзистора, его эмиттер связан с базами второго 7 и третьего 8 выходного p-n-p транзисторов, а коллектор соединен со вторым 3 токовым выходом входного комплементарного дифференциального каскада 1, база дополнительного n-p-n 14 транзистора соединена с базой первого 5 выходного n-p-n транзистора, его эмиттер связан с базами второго 10 и третьего 11 выходных n-p-n транзисторов, а коллектор соединен с первым 2 токовым выходом входного комплементарного дифференциального каскада 1.The precision operational amplifier contains an input complementary differential stage 1 with the first 2 and second 3 current outputs, the first 4 output pnp transistor, the collector of which is connected to the collector of the first 5 output npn transistor and the input of the complementary buffer amplifier 6, the second 7 and third 8 output pnp transistors, the bases of which are connected to each other, emitters are connected to the first 9 bus of the power supply, the collector of the third 8 pnp transistor is connected to the emitter of the first 4 output pnp transistor, the second 10 and third 11 out These are npn transistors whose bases are connected to each other, emitters are connected to the second 12 bus of the power supply, the collector of the third 11 output npn transistor is connected to the emitter of the first 5 output npn transistor, and the base of the first 4 output pnp transistor is connected to the collector of the second 7 output pnp transistor and the first 2 current output of the input complementary differential stage 1, and the base of the first 5 output npn transistor is connected to the collector of the second 10 output npn transistor and the second 3 current output of the input complementary differential stage 1. The additional pnp 13 and npn 14 transistors are introduced into the circuit, the base of the additional pnp 13 transistor is connected to the base of the first 4 output pnp transistor, its emitter is connected to the bases of the second 7 and third 8 output pnp transistors, and the collector is connected to the second 3 the current output of the input complementary differential stage 1, the base of the additional npn 14 transistor is connected to the base of the first 5 output npn transistor, its emitter is connected to the bases of the second 10 and third 11 output npn transistor s, and the collector is connected to the first 2 current output of the input complementary differential stage 1.

Входной комплементарный каскад реализуется по классическим схемам [1-15], например, так, как показано на чертеже фиг.3 (элементы 15, 16, 17 и 18, 19, 20).The input complementary cascade is implemented according to the classical schemes [1-15], for example, as shown in the drawing of figure 3 (elements 15, 16, 17 and 18, 19, 20).

Комплементарный буферный усилитель 6 также реализуется на базе классических архитектур (фиг.1, фиг.4, фиг.5, фиг.6), которые широко используются в ОУ рассматриваемого класса (см. патенты US 5.515.005, fig.2, US 6.268.769, fig.3, JP 7050528 и др.).A complementary buffer amplifier 6 is also implemented on the basis of classical architectures (Fig. 1, Fig. 4, Fig. 5, Fig. 6), which are widely used in op-amps of the class in question (see US patents 5.515.005, fig.2, US 6.268 .769, fig. 3, JP 7050528, etc.).

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля Uсм в схеме фиг.3, т.е. зависящие от схемотехники ОУ.Consider the factors that determine the systematic component of the bias voltage of zero U cm in the circuit of figure 3, i.e. circuit-dependent op amps.

Если токи двухполюсников 17 и 20 равны величине 2I0, то в соответствии с первым законом Кирхгофа токи эмиттера (Iэi) коллектора (Iк.i) и базы (Iб.i) транзисторов схемы:If the currents of the two-terminal circuits 17 and 20 are equal to 2I 0 , then in accordance with the first Kirchhoff law, the emitter currents (I ei ) of the collector (I k.i ) and the base (I b.i ) of the transistors of the circuit:

Figure 00000001
Figure 00000001

где Iб.i=Iэ.i/βi - ток базы n-p-n (Iб.p) или p-n-p (Iб.n) транзисторов схемы при их эмиттерном токе Iэ.i=I0;where I b . i = I e . i / β i - base current npn (I b. p ) or pnp (I b. n ) of the transistors of the circuit at their emitter current I e . i = I 0 ;

βi - коэффициент усиления по току базы i-го транзистора.β i is the current gain of the base of the i-th transistor.

Как следствие, разность токов Ip в узле «A» (Ip) при его коротком замыкании на эквипотенциальную общую шину будет близка к нулю, если выполняется условие:As a result, the current difference I p in the node “A” (I p ) when it is shorted to the equipotential common bus will be close to zero if the condition is satisfied:

Figure 00000002
Figure 00000002

где xn, xp - масштабные коэффициенты при составляющих входного тока буферного усилителя 6, входной ток которого:where x n , x p - scale factors for the components of the input current of the buffer amplifier 6, the input current of which:

Figure 00000003
Figure 00000003

Как следствие, это уменьшает Uсм, так как разностный ток Ip в узле «А» создает Uсм, зависящее от крутизны S преобразования входного дифференциального напряжения uвх ОУ в выходной ток узла «А»:As a result, this reduces U cm , since the difference current I p in the node “A” creates U cm , which depends on the steepness S of the conversion of the input differential voltage u in the op-amp into the output current of the node “A”:

Figure 00000004
Figure 00000004

где rэ15=rэ16=rэ18=rэ19 - сопротивления эмиттерных переходов транзисторов 15, 16, 18, 19 для ОУ с конкретным выполнением входного каскада (фиг.3, фиг.4, фиг.5, фиг.6).where r e15 = r e16 = r e18 = r e19 are the resistance of the emitter junctions of transistors 15, 16, 18, 19 for an op-amp with a specific input stage (Fig. 3, Fig. 4, Fig. 5, Fig. 6).

Поэтому для схемы фиг.3 - фиг.5 систематическая составляющая Uсм близка к нулю:Therefore, for the circuit of FIG. 3 to FIG. 5, the systematic component U cm is close to zero:

Figure 00000005
Figure 00000005

где φт=26 мВ - температурный потенциал.where φ t = 26 mV is the temperature potential.

В ОУ-прототипе Ip≠0, поэтому здесь систематическая составляющая Uсм получается больше чем в заявляемой схеме.In the op-amp prototype I p ≠ 0, therefore, here the systematic component U cm is obtained more than in the claimed scheme.

Компьютерное моделирование сравниваемых схем подтверждает (фиг.7) данные теоретические выводы.Computer simulation of the compared circuits confirms (Fig. 7) these theoretical conclusions.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.Thus, the claimed device has significant advantages in comparison with the prototype in terms of the value of the static error of amplification of DC signals.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент США №5.291.149 fig.3.1. US patent No. 5.291.149 fig. 3.

2. Патент США №4.595.883.2. US Patent No. 4,595,883.

3. Патент США №5.225.791.3. US Patent No. 5.225.791.

4. Патент США №3.974.455.4. US Patent No. 3,974,455.

5. Патент США №4.783.637.5. US patent No. 4.783.637.

6. А.св. СССР 611288.6. A. St. USSR 611288.

7. Патент Франции №2224932.7. French patent No. 2224932.

8. Патент США №3.968.451.8. US Patent No. 3,968.451.

9. Патент США №5.512.859.9. US patent No. 5.512.859.

10. Патент США №6.268.769 fig.3.10. US Patent No. 6,268.769 fig. 3.

11. Патент США №5.515.005.11. US patent No. 5.515.005.

12. Патентная заявка США №2005/0024140 A1.12. US Patent Application No. 2005/0024140 A1.

13. Патент Японии JP 7050528.13. Japanese patent JP 7050528.

14. Патент WO 98/0091.14. Patent WO 98/0091.

15. Патент США №4.757.273 fig.22.15. U.S. Patent No. 4,757.273 fig.22.

Claims (1)

Прецизионный операционный усилитель, содержащий входной комплементарный дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4) выходной p-n-p транзистор, коллектор которого соединен с коллектором первого (5) выходного n-p-n транзистора и входом комплементарного буферного усилителя (6), второй (7) и третий (8) выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой (9) шиной источника питания, коллектор третьего (8) p-n-p транзистора связан с эмиттером первого (4) выходного p-n-p транзистора, второй (10) и третий (11) выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй (12) шиной источника питания, коллектор третьего (11) выходного n-p-n транзистора соединен с эмиттером первого (5) выходного n-p-n транзистора, причем база первого (4) выходного p-n-p транзистора соединена с коллектором второго (7) выходного p-n-p транзистора и первым (2) токовым выходом входного комплементарного дифференциального каскада (1), а база первого (5) выходного n-p-n транзистора соединена с коллектором второго (10) выходного n-p-n транзистора и вторым (3) токовым выходом входного комплементарного дифференциального каскада (1), отличающийся тем, что в схему введены дополнительные p-n-p (13) и n-p-n (14) транзисторы, база дополнительного p-n-p (13) транзистора соединена с базой первого (4) выходного p-n-p транзистора, его эмиттер связан с базами второго (7) и третьего (8) выходного p-n-p транзисторов, а коллектор соединен со вторым (3) токовым выходом входного комплементарного дифференциального каскада (1), база дополнительного n-p-n (14) транзистора соединена с базой первого (5) выходного n-p-n транзистора, его эмиттер связан с базами второго (10) и третьего (11) выходных n-p-n транзисторов, а коллектор соединен с первым (2) токовым выходом входного комплементарного дифференциального каскада (1). A precision operational amplifier containing an input complementary differential stage (1) with first (2) and second (3) current outputs, a first (4) output pnp transistor, the collector of which is connected to the collector of the first (5) output npn transistor and the input of a complementary buffer amplifier (6), second (7) and third (8) output pnp transistors, the bases of which are connected to each other, emitters are connected to the first (9) bus of the power supply, the collector of the third (8) pnp transistor is connected to the emitter of the first (4) output pnp transistor, second (1 0) and the third (11) output npn transistors, the bases of which are connected to each other, the emitters are connected to the second (12) bus of the power supply, the collector of the third (11) output npn transistor is connected to the emitter of the first (5) output npn transistor, and the base the first (4) output pnp transistor is connected to the collector of the second (7) output pnp transistor and the first (2) current output of the input complementary differential stage (1), and the base of the first (5) output npn transistor is connected to the collector of the second (10) output npn transistor and second (3) the current output of the input complementary differential stage (1), characterized in that the additional pnp (13) and npn (14) transistors are introduced into the circuit, the base of the additional pnp (13) transistor is connected to the base of the first (4) output pnp transistor, its emitter is connected to the bases of the second (7) and third (8) output pnp transistors, and the collector is connected to the second (3) current output of the input complementary differential cascade (1), the base of the additional npn (14) transistor is connected to the base of the first (5) output npn transistor, its emitter connected to the bases of the second (10) and third (11) output n-p-n transistors, and the collector is connected to the first (2) current output of the input complementary differential cascade (1).
RU2011111248/08A 2011-03-24 2011-03-24 Precision operational amplifier RU2449465C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2011111248/08A RU2449465C1 (en) 2011-03-24 2011-03-24 Precision operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2011111248/08A RU2449465C1 (en) 2011-03-24 2011-03-24 Precision operational amplifier

Publications (1)

Publication Number Publication Date
RU2449465C1 true RU2449465C1 (en) 2012-04-27

Family

ID=46297691

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011111248/08A RU2449465C1 (en) 2011-03-24 2011-03-24 Precision operational amplifier

Country Status (1)

Country Link
RU (1) RU2449465C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2568384C1 (en) * 2014-11-26 2015-11-20 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Precision operational amplifier based on radiation resistant bipolar and field process
RU2814685C1 (en) * 2023-11-01 2024-03-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide operational amplifier for operation in wide temperature range

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515005A (en) * 1993-07-27 1996-05-07 Murata Manufacturing Co., Ltd. Operational amplifier
US6696894B1 (en) * 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
RU2284647C1 (en) * 2005-02-17 2006-09-27 Южно-Российский государственный университет экономики и сервиса (ЮРГУЭС) Differential amplifier
RU2319288C1 (en) * 2006-07-13 2008-03-10 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Differential amplifier using low-voltage power supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515005A (en) * 1993-07-27 1996-05-07 Murata Manufacturing Co., Ltd. Operational amplifier
US6696894B1 (en) * 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
RU2284647C1 (en) * 2005-02-17 2006-09-27 Южно-Российский государственный университет экономики и сервиса (ЮРГУЭС) Differential amplifier
RU2319288C1 (en) * 2006-07-13 2008-03-10 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Differential amplifier using low-voltage power supply

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2568384C1 (en) * 2014-11-26 2015-11-20 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Precision operational amplifier based on radiation resistant bipolar and field process
RU2814685C1 (en) * 2023-11-01 2024-03-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Gallium arsenide operational amplifier for operation in wide temperature range
RU2814681C1 (en) * 2023-11-03 2024-03-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Non-resistive gallium arsenide operational amplifier with low level of systematic component of zero offset voltage

Similar Documents

Publication Publication Date Title
RU2365969C1 (en) Current mirror
RU2390916C1 (en) Precision operational amplifier
RU2449465C1 (en) Precision operational amplifier
RU2412530C1 (en) Complementary differential amplifier
RU2331964C1 (en) Voltage-to-current converter
RU2411637C1 (en) Precision operational amplifier with low voltage of zero shift
RU2411644C1 (en) Complementary differential amplifier
RU2416149C1 (en) Differential operating amplifier with low zero offset voltage
RU2419187C1 (en) Cascode differential amplifier with increased zero level stability
RU2441316C1 (en) Differential amplifier with low supply voltage
RU2393629C1 (en) Complementary cascode differential amplifier
RU2408975C1 (en) Cascode differential amplifier
RU2419198C1 (en) Precision operating amplifier
RU2390921C1 (en) Operational amplifier with low voltage of zero shift
RU2444119C1 (en) Precision operational amplifier
RU2412528C1 (en) Cascode differential operating amplifier with low zero offset voltage
RU2450425C1 (en) Precision operational amplifier
RU2449466C1 (en) Precision operational amplifier
RU2402151C1 (en) Cascode differential amplifier
RU2412540C1 (en) Differential operating amplifier
RU2390914C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2412534C1 (en) Differential operating amplifier
RU2411639C1 (en) Complementary differential amplifier
RU2412537C1 (en) Differential operating amplifier
RU2411642C1 (en) Cascode differential amplifier

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130325