RU2724975C1 - Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction - Google Patents

Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction Download PDF

Info

Publication number
RU2724975C1
RU2724975C1 RU2020110731A RU2020110731A RU2724975C1 RU 2724975 C1 RU2724975 C1 RU 2724975C1 RU 2020110731 A RU2020110731 A RU 2020110731A RU 2020110731 A RU2020110731 A RU 2020110731A RU 2724975 C1 RU2724975 C1 RU 2724975C1
Authority
RU
Russia
Prior art keywords
effect transistor
field
source
input
auxiliary
Prior art date
Application number
RU2020110731A
Other languages
Russian (ru)
Inventor
Анна Витальевна Бугакова
Алексей Евгеньевич Титов
Николай Николаевич Прокопенко
Дмитрий Владимирович Клейменкин
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2020110731A priority Critical patent/RU2724975C1/en
Application granted granted Critical
Publication of RU2724975C1 publication Critical patent/RU2724975C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: radio engineering; electronics.SUBSTANCE: invention relates to electronics and radio engineering. Disclosed is converter of differential input voltage with paraphase current outputs based on complementary field transistors with control p-n junction, in which, unlike the prototype, source first (9) input field transistor is connected to third (11) input field transistor source, second (10) input field transistor source is connected to fourth (12) input field transistor source, combined gates of third (11) and fourth (12) input field-effect transistors are connected to common unit of series-connected first (13) and second (14) resistors, wherein common unit of in-series connected first (13) and second (14) resistors is connected to source of reference current (15).EFFECT: reduction of input capacitance of the device along the first and second inputs, as well as increase of steepness of conversion of input differential voltage into output currents of the device.5 cl, 9 dwg

Description

Изобретение относится к области электроники и радиотехники и может быть использовано в качестве преобразователя входного дифференциального напряжения в пропорциональный выходной ток. Потребность в устройствах данного класса возникает в задачах проектирования активных RC фильтров и других устройств автоматики и систем связи (интеграторов, генераторов различных сигналов, непрерывных стабилизаторов напряжения, операционных усилителей и т.п.). Таким образом, преобразователи «напряжение-ток» являются базовым элементов многих электронных устройств, в т.ч. работающих при низких температурах и воздействии радиации [1].The invention relates to the field of electronics and radio engineering and can be used as a converter of the input differential voltage to a proportional output current. The need for devices of this class arises in the design of active RC filters and other automation devices and communication systems (integrators, various signal generators, continuous voltage stabilizers, operational amplifiers, etc.). Thus, voltage-current converters are the basic elements of many electronic devices, including operating at low temperatures and exposure to radiation [1].

Известны схемы преобразователей дифференциального входного напряжения с парафазными токовыми выходами [2-9], в т.ч. на комплементарных КМОП полевых транзисторах [2-4] и комплементарных полевых транзисторах с управляющим p-n переходом (JFet) [5], которые стали основой многих серийных аналоговых микросхем. Причем для работы при низких температурах при жестких ограничениях на уровень шумов перспективно использование JFet полевых транзисторов [11-13]. ДК данного класса активно применяются в структуре малошумящих аналоговых интерфейсов для обработки сигналов датчиков [14-16]. Known circuit converters differential input voltage with paraphase current outputs [2-9], including on complementary CMOS field-effect transistors [2-4] and complementary field-effect transistors with a pn junction control (JFet) [5], which became the basis of many serial analog microcircuits. Moreover, for operation at low temperatures with severe restrictions on the level of noise, the use of JFet field-effect transistors is promising [11-13]. DCs of this class are actively used in the structure of low-noise analog interfaces for processing sensor signals [14-16].

Ближайшим прототипом (фиг. 1) заявляемого устройства является преобразователь входного дифференциального напряжения (ПДН), представленный в патенте RU 2688225, fig.2, 2019 г. Он содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 противофазные токовые выходы, согласованные с первой 5 шиной источника питания, третий 6 и четвертый 7 противофазные токовые выходы, согласованные со второй 8 шиной источника питания, первый 9 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток подключен к первому 3 токовому выходу, второй 10 входной полевой транзистор, затвор которого связан со вторым 2 входом устройства, а сток подключен ко второму 4 токовому выходу, третий 11 входной полевой транзистор, сток которого соединен с третьим 6 токовым выходом, четвертый 12 входной полевой транзистор, сток которого соединен с четвертым 7 токовым выходом, причем между истоком первого 9 входного полевого транзистора и истоком второго 10 входного полевого транзистора включены первый 13 и второй 14 последовательно соединенные резисторы.The closest prototype (Fig. 1) of the claimed device is an input differential voltage converter (PDN), presented in patent RU 2688225, fig.2, 2019. It contains the first 1 and second 2 inputs of the device, the first 3 and second 4 antiphase current outputs, matched with the first 5 bus power supply, the third 6 and fourth 7 antiphase current outputs, matched with the second 8 bus power supply, the first 9 input field-effect transistor, the gate of which is connected to the first 1 input of the device, and the drain is connected to the first 3 current output, the second 10 input field-effect transistor, the gate of which is connected to the second 2 input of the device, and the drain is connected to the second 4 current output, the third 11 input field-effect transistor, the drain of which is connected to the third 6 current output, the fourth 12 input field-effect transistor, the drain of which is connected to the fourth 7 current output, and between the source of the first 9 input field-effect transistor and the source of the second 10 input field-effect transistor Ora included first 13 and second 14 series-connected resistors.

Существенный недостаток известного устройства состоит в том, что оно имеет повышенные входные емкости по первому 1 и второму 2 входам, которые складываются соответственно из емкостей затвор-сток первого 9 и третьего 11 входных транзисторов, а также второго 10 и четвертого 12 входных транзисторов.A significant disadvantage of the known device is that it has increased input capacitances at the first 1 and second 2 inputs, which are composed of the gate-drain capacities of the first 9 and third 11 input transistors, as well as the second 10 and fourth 12 input transistors, respectively.

Основная задача предполагаемого изобретения состоит в уменьшении входной емкости устройства по первому 1 и второму 2 входам. Дополнительная задача – повышение крутизны преобразования входного дифференциального напряжения в выходные токи устройства.The main objective of the proposed invention is to reduce the input capacity of the device at the first 1 and second 2 inputs. An additional task is to increase the steepness of the conversion of the input differential voltage to the output currents of the device.

Решение поставленных задач достигается тем, что в преобразователе дифференциального напряжения фиг.1, содержащем первый 1 и второй 2 входы устройства, первый 3 и второй 4 противофазные токовые выходы, согласованные с первой 5 шиной источника питания, третий 6 и четвертый 7 противофазные токовые выходы, согласованные со второй 8 шиной источника питания, первый 9 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток подключен к первому 3 токовому выходу, второй 10 входной полевой транзистор, затвор которого связан со вторым 2 входом устройства, а сток подключен ко второму 4 токовому выходу, третий 11 входной полевой транзистор, сток которого соединен с третьим 6 токовым выходом, четвертый 12 входной полевой транзистор, сток которого соединен с четвертым 7 токовым выходом, причем между истоком первого 9 входного полевого транзистора и истоком второго 10 входного полевого транзистора включены первый 13 и второй 14 последовательно соединенные резисторы, предусмотрены новые элементы и связи – исток первого 9 входного полевого транзистора связан с истоком третьего 11 входного полевого транзистора, исток второго 10 входного полевого транзистора соединен с истоком четвертого 12 входного полевого транзистора, объединенные затворы третьего 11 и четвертого 12 входных полевых транзисторов связаны с общим узлом последовательно соединенных первого 13 и второго 14 резисторов, причем общий узел последовательно соединенных первого 13 и второго 14 резисторов подключен к источнику опорного тока 15.The solution of the tasks is achieved by the fact that in the differential voltage converter of figure 1, containing the first 1 and second 2 inputs of the device, the first 3 and second 4 antiphase current outputs, matched with the first 5 bus power source, the third 6 and fourth 7 antiphase current outputs, matched with the second 8 bus power supply, the first 9 input field-effect transistor, the gate of which is connected to the first 1 input of the device, and the drain is connected to the first 3 current output, the second 10 input field-effect transistor, the gate of which is connected to the second 2 input of the device, and the drain is connected to the second 4 current output, the third 11 input field-effect transistor, the drain of which is connected to the third 6 current output, the fourth 12 input field-effect transistor, the drain of which is connected to the fourth 7 current output, and between the source of the first 9 input field-effect transistor and the source of the second 10 input field-effect transistor transistors included the first 13 and second 14 series-connected resistors, new elements and connections are provided - the source of the first 9 input field-effect transistor is connected to the source of the third 11 input field-effect transistor, the source of the second 10 input field-effect transistor is connected to the source of the fourth 12 input field-effect transistor, the combined gates of the third 11 and fourth 12 input field-effect transistors are connected to a common node the first 13 and second 14 resistors connected in series, the common node of the first 13 and second 14 resistors connected in series connected to the reference current source 15.

На чертеже фиг. 1 показана схема ПДН-прототипа. In the drawing of FIG. 1 shows a diagram of the PDN prototype.

На чертеже фиг. 2 приведена схема заявляемого ПДН в соответствии с п. 1 и п. 2 формулы изобретения.In the drawing of FIG. 2 shows a diagram of the claimed PDN in accordance with paragraph 1 and paragraph 2 of the claims.

На чертеже фиг. 3 представлена схема заявляемого ПДН в соответствии с п. 3, а на чертеже фиг. 4 – п. 4 формулы изобретения.In the drawing of FIG. 3 is a diagram of the claimed PDN in accordance with paragraph 3, and in the drawing of FIG. 4 - p. 4 of the claims.

На чертеже фиг. 5 приведена схема заявляемого ПДН в соответствии с п. 5 формулы изобретения.In the drawing of FIG. 5 shows a diagram of the claimed PDN in accordance with paragraph 5 of the claims.

На чертеже фиг. 6 показан статический режим преобразователя дифференциального напряжения фиг.2 в среде LTSpice на моделях CJFet транзисторов ОАО «Интеграл» (г. Минск, Беларусь) при 27°С, R1=R2=28кОм, R3=10кОм.In the drawing of FIG. 6 shows the static mode of the differential voltage converter of FIG. 2 in the LTSpice environment on CJFet models of transistors of OJSC Integral (Minsk, Belarus) at 27 ° C, R1 = R2 = 28kOhm, R3 = 10kOhm.

На чертеже фиг. 7 представлены зависимости выходных токов ПДН фиг. 6 I(R4), I(R5), I(R6), I(R7) от входного напряжения V1.In the drawing of FIG. 7 shows the dependences of the output currents of PDN of FIG. 6 I (R4), I (R5), I (R6), I (R7) from the input voltage V1.

На чертеже фиг. 8 приведен статический режим ПДН фиг.2 в среде LTSpice на моделях CJFet транзисторов ОАО «Интеграл» (г. Минск, Беларусь) при -197°С, R1=R2=28кОм, R3=10кОм.In the drawing of FIG. Figure 8 shows the static mode of the PDN of Fig. 2 in the LTSpice environment on CJFet models of transistors of Integral OJSC (Minsk, Belarus) at -197 ° C, R1 = R2 = 28kOhm, R3 = 10kOhm.

На чертеже фиг. 9 показаны зависимости выходных токов ПДН фиг. 8 I(R4), I(R5), I(R6), I(R7) от входного напряжения V1.In the drawing of FIG. 9 shows the dependences of the output currents of PDN of FIG. 8 I (R4), I (R5), I (R6), I (R7) from the input voltage V1.

Преобразователь дифференциального входного напряжения с парафазными токовыми выходами на основе комплементарных полевых транзисторов с управляющим p-n переходом фиг. 2 содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 противофазные токовые выходы, согласованные с первой 5 шиной источника питания, третий 6 и четвертый 7 противофазные токовые выходы, согласованные со второй 8 шиной источника питания, первый 9 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток подключен к первому 3 токовому выходу, второй 10 входной полевой транзистор, затвор которого связан со вторым 2 входом устройства, а сток подключен ко второму 4 токовому выходу, третий 11 входной полевой транзистор, сток которого соединен с третьим 6 токовым выходом, четвертый 12 входной полевой транзистор, сток которого соединен с четвертым 7 токовым выходом, причем между истоком первого 9 входного полевого транзистора и истоком второго 10 входного полевого транзистора включены первый 13 и второй 14 последовательно соединенные резисторы. Исток первого 9 входного полевого транзистора связан с истоком третьего 11 входного полевого транзистора, исток второго 10 входного полевого транзистора соединен с истоком четвертого 12 входного полевого транзистора, объединенные затворы третьего 11 и четвертого 12 входных полевых транзисторов связаны с общим узлом последовательно соединенных первого 13 и второго 14 резисторов, причем общий узел последовательно соединенных первого 13 и второго 14 резисторов подключен к источнику опорного тока 15.A differential input voltage converter with paraphase current outputs based on complementary field effect transistors with a pn junction control of FIG. 2 contains the first 1 and second 2 inputs of the device, the first 3 and second 4 antiphase current outputs, matched with the first 5 bus power supply, the third 6 and fourth 7 antiphase current outputs, matched with the second 8 bus power source, the first 9 input field-effect transistor, the gate of which is connected to the first 1 input of the device, and the drain is connected to the first 3 current output, the second 10 input field-effect transistor, the gate of which is connected to the second 2 current input of the device, and the drain is connected to the second 4 current output, the third 11 input field-effect transistor, the drain of which connected to a third 6 current output, a fourth 12 input field-effect transistor, the drain of which is connected to a fourth 7 current output, and between the source of the first 9 input field-effect transistor and the source of the second 10 input field-effect transistor, the first 13 and second 14 series-connected resistors are connected. The source of the first 9 input field-effect transistor is connected to the source of the third 11 input field-effect transistor, the source of the second 10 input field-effect transistor is connected to the source of the fourth 12 input field-effect transistor, the combined gates of the third 11 and fourth 12 input field-effect transistors are connected to a common node of the first 13 and second connected in series 14 resistors, and the common node of the series-connected first 13 and second 14 resistors is connected to a reference current source 15.

На чертеже фиг. 2 первый 3 и второй 4 токовые выходы устройства связаны с первой 5 шиной источника питания через соответствующие двухполюсники 16 и 17, которые моделируют свойства нагрузки. Аналогично, третий 6 и четвертый 7 токовые выходы подключены ко второй 8 шине источника питания через соответствующие двухполюсники 18, 19. В частных случаях, в качестве двухполюсников 16-19 могут использоваться резисторы или токовые зеркала, осуществляющие дальнейшее преобразование сигналов парафазных токовых выходов устройства. In the drawing of FIG. 2, the first 3 and second 4 current outputs of the device are connected to the first 5 bus of the power source through the corresponding bipolar terminals 16 and 17, which model the properties of the load. Similarly, the third 6 and fourth 7 current outputs are connected to the second 8 bus of the power source through the corresponding bipolar terminals 18, 19. In particular cases, resistors or current mirrors can be used as bipolar terminals 16-19, which further convert the signals of the device’s paraphase current outputs.

На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, источник опорного тока 15 выполнен на основе первого 20 вспомогательного полевого транзистора, сток которого согласован с первой 5 шиной источника питания, а исток соединен с общим узлом последовательно соединенных первого 13 и второго 14 резисторов через первый 21 вспомогательный резистор, причем затвор первого 20 вспомогательного полевого транзистора подключен к общему узлу последовательно соединенных первого 13 и второго 14 резисторов.In the drawing of FIG. 2, in accordance with paragraph 2 of the claims, the reference current source 15 is based on the first 20 auxiliary field-effect transistor, the drain of which is aligned with the first 5 bus of the power source, and the source is connected to a common node in series of the first 13 and second 14 resistors through the first 21 auxiliary resistor, and the gate of the first 20 auxiliary field-effect transistor is connected to a common node in series connected the first 13 and second 14 resistors.

На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения, источник опорного тока 15 выполнен на основе второго 22 вспомогательного полевого транзистора, сток которого подключен к общему узлу последовательно соединенных первого 13 и второго 14 резисторов, а исток связан с первой 5 шиной источника питания через второй 23 вспомогательный резистор, причем затвор второго 22 вспомогательного полевого транзистора согласован с первой 5 шиной источника питания.In the drawing of FIG. 3, in accordance with paragraph 3 of the claims, the reference current source 15 is based on the second 22 auxiliary field-effect transistor, the drain of which is connected to a common node in series of the first 13 and second 14 resistors, and the source is connected to the first 5 power supply bus through the second 23 auxiliary resistor, and the gate of the second 22 auxiliary field-effect transistor is matched with the first 5 bus power source.

На чертеже фиг. 4, в соответствии с п. 4 формулы изобретения, источник опорного тока 15 выполнен на основе третьего 24 и четвертого 25 вспомогательных полевых транзисторов, истоки которых объединены и связаны с общим узлом последовательно соединенных первого 13 и второго 14 резисторов через третий 26 вспомогательный резистор, причем затвор третьего 24 вспомогательного полевого транзистора соединен с первым 1 входом устройства, затвор четвертого 25 вспомогательного полевого транзистора соединен со вторым 2 входом устройства, сток третьего 24 вспомогательного полевого транзистора подключен к первому 27 дополнительному токовому выходу устройства, а сток четвертого 25 вспомогательного полевого транзистора подключен ко второму 28 дополнительному токовому выходу устройства.In the drawing of FIG. 4, in accordance with paragraph 4 of the claims, the reference current source 15 is made on the basis of the third 24 and fourth 25 auxiliary field-effect transistors, the sources of which are combined and connected to the common node of the first 13 and second 14 resistors connected in series through the third 26 auxiliary resistor, the gate of the third 24 auxiliary field-effect transistor is connected to the first 1 input of the device, the gate of the fourth 25 auxiliary field-effect transistor is connected to the second 2 input of the device, the drain of the third 24 auxiliary field-effect transistor is connected to the first 27 additional current output of the device, and the drain of the fourth 25 auxiliary field-effect transistor is connected to second 28 additional current output of the device.

На чертеже фиг. 5, в соответствии с п. 5 формулы изобретения, источник опорного тока 15 выполнен на основе пятого 29 и шестого 30 вспомогательных полевых транзисторов, истоки которых объединены и связаны с общим узлом последовательно соединенных первого 13 и второго 14 резисторов через четвертый 31 вспомогательный резистор, причем затвор пятого 29 вспомогательного полевого транзистора соединен с истоком первого 9 входного полевого транзистора, затвор шестого 30 вспомогательного полевого транзистора соединен с истоком второго 10 входного полевого транзистора, сток пятого 29 вспомогательного полевого транзистора подключен к третьему 32 дополнительному токовому выходу устройства, а сток шестого 30 вспомогательного полевого транзистора подключен к четвертому 33 дополнительному токовому выходу устройства.In the drawing of FIG. 5, in accordance with paragraph 5 of the claims, the reference current source 15 is made on the basis of the fifth 29th and sixth 30 auxiliary field-effect transistors, the sources of which are combined and connected to the common node of the first 13 and second 14 resistors connected in series through the fourth 31 auxiliary resistor, the gate of the fifth 29 auxiliary field-effect transistor is connected to the source of the first 9 input field-effect transistor, the gate of the sixth 30 auxiliary field-effect transistor is connected to the source of the second 10 input field-effect transistor, the drain of the fifth 29 auxiliary field-effect transistor is connected to the third 32 additional current output of the device, and the drain of the sixth 30 auxiliary field-effect transistor is connected to the fourth 33 additional current output of the device.

Рассмотрим работу заявляемого устройства фиг. 2 при известной (типовой) аппроксимации вольт-амперной характеристики JFET.Consider the operation of the inventive device of FIG. 2 with a known (typical) approximation of the current – voltage characteristic of JFET.

Статический режим первого 9, второго 10 и третьего 11 и четвертого 12 входных полевых транзисторов в схеме фиг. 2 устанавливается источником опорного тока 15 The static mode of the first 9, second 10 and third 11 and fourth 12 input field effect transistors in the circuit of FIG. 2 is set by the reference current source 15

Figure 00000001
,
Figure 00000002
,
Figure 00000001
,
Figure 00000002
,

Figure 00000003
,
Figure 00000003
,

где Uотс – напряжение отсечки стоко-затворной характеристики JFET;where U OTS is the cutoff voltage of the gate-gate characteristic JFET;

Iс.max – максимальный ток стока стоко-затворной характеристики JFET;I c.max - maximum drain current of the gate-gate characteristic JFET;

Figure 00000004
- ток источника опорного тока 15;
Figure 00000004
- the current source of the reference current 15;

I0 – ток стока первого 9 (второго 10) JFET.I 0 - drain current of the first 9 (second 10) JFET.

Как следует из фиг.2, входная емкость заявляемого устройства по первому 1 входу (Свх) определяется только входными емкостями соответствующих транзисторов 9 и 10. Следовательно, в предлагаемой схеме численные значения Свх в 2 раза меньше, чем в ПДН-прототипе.As can be seen from Figure 2, the input capacitance of the inventive device 1 according to the first input (C Rin) is determined only by the input capacitances of the respective transistors 9 and 10. Consequently, in the proposed scheme, the numerical values with the I 2 times less than the PDN prototype.

Особенность схемы ПДН фиг. 2 состоит в том, что ее крутизна преобразования входного дифференциального напряжения в выходные токи определяется только крутизной стоко-затворной характеристики полевых транзисторов 9 (11) и 10 (12) и слабо зависит (как это наблюдается в ПДН-прототипе) от сопротивления первого 13 и второго 14 резисторов. В этой связи, заявляемое устройство характеризуется более высокой крутизной преобразования входного дифференциального напряжения в выходные токи парафазных выходов.A feature of the PDN circuit of FIG. 2 consists in the fact that its steepness of converting the input differential voltage to output currents is determined only by the steepness of the drain-gate characteristic of field-effect transistors 9 (11) and 10 (12) and weakly depends (as is observed in the PDN prototype) on the resistance of the first 13 and second 14 resistors. In this regard, the claimed device is characterized by a higher slope of the conversion of the input differential voltage into the output currents of the paraphase outputs.

Указанные выше особенности ПДН подтверждаются результатами компьютерного моделирования, представленными на чертежах фиг. 7 и фиг. 9.The above PDN features are confirmed by the results of computer simulation presented in the drawings of FIG. 7 and FIG. nine.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с прототипом.Thus, the claimed device has significant advantages in comparison with the prototype.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.79985071. OV Dvornikov, VL Dziatlau, NN Prokopenko, KO Petrosiants, NV Kozhukhov and VA Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109 / SIBCON.2017.7998507

2. Патент US 4.377.789, fig. 1, 1983 г.2. US Pat. No. 4,377,789, fig. 1, 1983

3. Патентная заявка US 2006/0125522, 2006 г.3. Patent application US 2006/0125522, 2006

4. Патент US 7.907.011, 2011 г.4. Patent US 7.907.011, 2011

5. Патент US 5.291.149 fig. 4, 1991 г.5. Patent US 5.291.149 fig. 4, 1991

6. Патент US 6.750.515, 2004 г.6. Patent US 6.750.515, 2004.

7. Патент US 4.573.020, 1986 г.7. Patent US 4.573.020, 1986

8. Ashley Ingmire. Differential Amplifiers and common mode feedback. https://slideplayer.com/slide/1496714/ 8. Ashley Ingmire. Differential Amplifiers and common mode feedback. https://slideplayer.com/slide/1496714/

9. Патент US 6.556.081, fig. 1, 2003 г.9. Patent US 6.556.081, fig. 1, 2003

10. N. N. Prokopenko, N. V. Butyrlagin, A. V. Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi, 2017, pp. 78-81.10. NN Prokopenko, NV Butyrlagin, AV Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi , 2017, pp. 78-81.

11. K. O. Petrosyants, M. R. Ismail-zade, L. M. Sambursky, O. V. Dvornikov, B. G. Lvov and I. A. Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200…+110°C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109/MWENT.2018.833721211. KO Petrosyants, MR Ismailzade, LM Sambursky, OV Dvornikov, BG Lvov and IA Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200 ... + 110 ° C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109 / MWENT.2018.8337212

12. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, № 5. С. 24-2812. Creation of low-temperature analog ICs for processing pulse signals from sensors. Part 2 / O. Dvornikov, V. Chekhovsky, V. Dyatlov, N. Prokopenko // Modern Electronics, 2015, No. 5. P. 24-28

13. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109/SIBCON.2016.749179213. OV Dvornikov, NN Prokopenko, NV Butyrlagin and IV Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016 , pp. 1-6. DOI: 10.1109 / SIBCON.2016.7491792

14. Дворников О.В., Чеховский В.А., Дятлов В.Л., Прокопенко Н.Н. "Малошумящий электронный модуль обработки сигналов лавинных фотодиодов" Приборы и методы измерений, no. 2 (7), 2013, pp. 42-46. 14. Dvornikov OV, Chekhovsky V.A., Dyatlov V.L., Prokopenko N.N. "Low-noise electronic signal processing module for avalanche photodiodes" Instruments and methods of measurement, no. 2 (7), 2013, pp. 42-46.

15. Дворников О. Чеховский В., Дятлов В., Прокопенко Н. Применение структурных кристаллов для создания интерфейсов датчиков //Современная электроника. – 2014. – №. 1. – С. 32-37.15. Dvornikov O. Chekhovsky V., Dyatlov V., Prokopenko N. Application of structural crystals to create sensor interfaces // Modern Electronics. - 2014. - No. 1. - S. 32-37.

16. O. V. Dvornikov, A. V. Bugakova, N. N. Prokopenko, V. L. Dziatlau and I. V. Pakhomov, "The microcircuits MH2XA010-02/03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro/Nanotechnologies and Electron Devices (EDM), Erlagol, 2017, pp. 396-402. DOI: 10.1109/EDM.2017.7981781.16. OV Dvornikov, AV Bugakova, NN Prokopenko, VL Dziatlau and IV Pakhomov, "The microcircuits MH2XA010-02 / 03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro / Nanotechnologies and Electron Devices (EDM) , Erlagol, 2017, pp. 396-402. DOI: 10.1109 / EDM.2017.7981781.

Claims (5)

  1. Преобразователь дифференциального входного напряжения с парафазными токовыми выходами на основе комплементарных полевых транзисторов с управляющим p-n переходом, содержащий первый (1) и второй (2) входы устройства, первый (3) и второй (4) противофазные токовые выходы, согласованные с первой (5) шиной источника питания, третий (6) и четвертый (7) противофазные токовые выходы, согласованные со второй (8) шиной источника питания, первый (9) входной полевой транзистор, затвор которого соединен с первым (1) входом устройства, а сток подключен к первому (3) токовому выходу, второй (10) входной полевой транзистор, затвор которого связан со вторым (2) входом устройства, а сток подключен ко второму (4) токовому выходу, третий (11) входной полевой транзистор, сток которого соединен с третьим (6) токовым выходом, четвертый (12) входной полевой транзистор, сток которого соединен с четвертым (7) токовым выходом, причем между истоком первого (9) входного полевого транзистора и истоком второго (10) входного полевого транзистора включены первый (13) и второй (14) последовательно соединенные резисторы, отличающийся тем, что исток первого (9) входного полевого транзистора связан с истоком третьего (11) входного полевого транзистора, исток второго (10) входного полевого транзистора соединен с истоком четвертого (12) входного полевого транзистора, объединенные затворы третьего (11) и четвертого (12) входных полевых транзисторов связаны с общим узлом последовательно соединенных первого (13) и второго (14) резисторов, причем общий узел последовательно соединенных первого (13) и второго (14) резисторов подключен к источнику опорного тока (15).1. A differential input voltage converter with paraphase current outputs based on complementary field-effect transistors with a pn junction control, containing the first (1) and second (2) device inputs, the first (3) and second (4) antiphase current outputs, matched with the first ( 5) the power supply bus, the third (6) and fourth (7) antiphase current outputs, consistent with the second (8) power supply bus, the first (9) input field-effect transistor, the gate of which is connected to the first (1) input of the device, and the drain connected to the first (3) current output, the second (10) input field-effect transistor, the gate of which is connected to the second (2) input of the device, and the drain is connected to the second (4) current output, the third (11) input field-effect transistor, the drain of which is connected with a third (6) current output, a fourth (12) input field effect transistor, the drain of which is connected to a fourth (7) current output, and between the source of the first (9) input field effect transistor and the source of the second ( 10) the input field effect transistor includes the first (13) and second (14) series-connected resistors, characterized in that the source of the first (9) input field effect transistor is connected to the source of the third (11) input field effect transistor, the source of the second (10) input field effect transistor connected to the source of the fourth (12) input field effect transistor, the combined gates of the third (11) and fourth (12) input field effect transistors are connected to a common node of the first (13) and second (14) resistors connected in series, and the common node of the first (13) connected in series ) and the second (14) resistor is connected to a reference current source (15). 2. Преобразователь дифференциального входного напряжения с парафазными токовыми выходами на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что источник опорного тока (15) выполнен на основе первого (20) вспомогательного полевого транзистора, сток которого согласован с первой (5) шиной источника питания, а исток соединен с общим узлом последовательно соединенных первого (13) и второго (14) резисторов через первый (21) вспомогательный резистор, причем затвор первого (20) вспомогательного полевого транзистора подключен к общему узлу последовательно соединенных первого (13) и второго (14) резисторов.2. A differential input voltage converter with paraphase current outputs based on complementary field-effect transistors with a control pn junction according to claim 1, characterized in that the reference current source (15) is made on the basis of the first (20) auxiliary field-effect transistor, the drain of which is matched with the first (5) a power supply bus, and the source is connected to a common node of the first (13) and second (14) resistors connected in series through the first (21) auxiliary resistor, and the gate of the first (20) auxiliary field-effect transistor is connected to a common node in series connected to the first ( 13) and second (14) resistors. 3. Преобразователь дифференциального входного напряжения с парафазными токовыми выходами на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что источник опорного тока (15) выполнен на основе второго (22) вспомогательного полевого транзистора, сток которого подключен к общему узлу последовательно соединенных первого (13) и второго (14) резисторов, а исток связан с первой (5) шиной источника питания через второй (23) вспомогательный резистор, причем затвор второго (22) вспомогательного полевого транзистора согласован с первой (5) шиной источника питания.3. A differential input voltage converter with paraphase current outputs based on complementary field-effect transistors with a control pn junction according to claim 1, characterized in that the reference current source (15) is made on the basis of a second (22) auxiliary field-effect transistor, the drain of which is connected to a common node connected in series to the first (13) and second (14) resistors, and the source is connected to the first (5) bus of the power source through the second (23) auxiliary resistor, and the gate of the second (22) auxiliary field-effect transistor is matched with the first (5) source bus nutrition. 4. Преобразователь дифференциального входного напряжения с парафазными токовыми выходами на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что источник опорного тока (15) выполнен на основе третьего (24) и четвертого (25) вспомогательных полевых транзисторов, истоки которых объединены и связаны с общим узлом последовательно соединенных первого (13) и второго (14) резисторов через третий (26) вспомогательный резистор, причем затвор третьего (24) вспомогательного полевого транзистора соединен с первым (1) входом устройства, затвор четвертого (25) вспомогательного полевого транзистора соединен со вторым (2) входом устройства, сток третьего (24) вспомогательного полевого транзистора подключен к первому (27) дополнительному токовому выходу устройства, а сток четвертого (25) вспомогательного полевого транзистора подключен ко второму (28) дополнительному токовому выходу устройства.4. A differential input voltage converter with paraphase current outputs based on complementary field effect transistors with a control pn junction according to claim 1, characterized in that the reference current source (15) is made on the basis of the third (24) and fourth (25) auxiliary field effect transistors, the sources of which are combined and connected to the common node of the first (13) and second (14) resistors connected in series through the third (26) auxiliary resistor, and the gate of the third (24) auxiliary field-effect transistor is connected to the first (1) input of the device, the fourth gate (25 ) the auxiliary field-effect transistor is connected to the second (2) input of the device, the drain of the third (24) auxiliary field-effect transistor is connected to the first (27) additional current output of the device, and the drain of the fourth (25) auxiliary field-effect transistor is connected to the second (28) additional current output devices. 5. Преобразователь дифференциального входного напряжения с парафазными токовыми выходами на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что источник опорного тока (15) выполнен на основе пятого (29) и шестого (30) вспомогательных полевых транзисторов, истоки которых объединены и связаны с общим узлом последовательно соединенных первого (13) и второго (14) резисторов через четвертый (31) вспомогательный резистор, причем затвор пятого (29) вспомогательного полевого транзистора соединен с истоком первого (9) входного полевого транзистора, затвор шестого (30) вспомогательного полевого транзистора соединен с истоком второго (10) входного полевого транзистора, сток пятого (29) вспомогательного полевого транзистора подключен к третьему (32) дополнительному токовому выходу устройства, а сток шестого (30) вспомогательного полевого транзистора подключен к четвертому (33) дополнительному токовому выходу устройства.5. A differential input voltage converter with paraphase current outputs based on complementary field effect transistors with a control pn junction according to claim 1, characterized in that the reference current source (15) is made on the basis of the fifth (29) and sixth (30) auxiliary field effect transistors, the sources of which are combined and connected to the common node of the first (13) and second (14) resistors connected in series through the fourth (31) auxiliary resistor, the gate of the fifth (29) auxiliary field-effect transistor connected to the source of the first (9) input field-effect transistor, the gate of the sixth (30) the auxiliary field-effect transistor is connected to the source of the second (10) input field-effect transistor, the drain of the fifth (29) auxiliary field-effect transistor is connected to the third (32) additional current output of the device, and the drain of the sixth (30) auxiliary field-effect transistor is connected to the fourth (33 ) an additional current output of the device.
RU2020110731A 2020-03-13 2020-03-13 Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction RU2724975C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020110731A RU2724975C1 (en) 2020-03-13 2020-03-13 Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020110731A RU2724975C1 (en) 2020-03-13 2020-03-13 Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction

Publications (1)

Publication Number Publication Date
RU2724975C1 true RU2724975C1 (en) 2020-06-29

Family

ID=71509815

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020110731A RU2724975C1 (en) 2020-03-13 2020-03-13 Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction

Country Status (1)

Country Link
RU (1) RU2724975C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU456341A1 (en) * 1972-11-27 1975-01-05 Предприятие П/Я А-1923 Voltage to current converter
US5021730A (en) * 1988-05-24 1991-06-04 Dallas Semiconductor Corporation Voltage to current converter with extended dynamic range
RU2331964C1 (en) * 2007-05-21 2008-08-20 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Voltage-to-current converter
RU2688225C1 (en) * 2018-07-23 2019-05-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Differential amplifier on complementary field-effect transistors with control p-n junction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU456341A1 (en) * 1972-11-27 1975-01-05 Предприятие П/Я А-1923 Voltage to current converter
US5021730A (en) * 1988-05-24 1991-06-04 Dallas Semiconductor Corporation Voltage to current converter with extended dynamic range
RU2331964C1 (en) * 2007-05-21 2008-08-20 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Voltage-to-current converter
RU2688225C1 (en) * 2018-07-23 2019-05-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Differential amplifier on complementary field-effect transistors with control p-n junction

Similar Documents

Publication Publication Date Title
RU2688225C1 (en) Differential amplifier on complementary field-effect transistors with control p-n junction
RU2710296C1 (en) Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal
RU2624565C1 (en) Instrument amplifier for work at low temperatures
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2677401C1 (en) Bipolar-field buffer amplifier
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2712414C1 (en) Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic
RU2710847C1 (en) Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions
RU2724975C1 (en) Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction
RU2741056C1 (en) Radiation-resistant and low-temperature operational amplifier on complementary field-effect transistors
RU2736412C1 (en) Differential amplifier based on complementary field-effect transistors with control p-n junction
RU2684473C1 (en) Differential cascade on complementary field-effect transistors
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2740306C1 (en) Differential cascade of ab class with nonlinear parallel channel
RU2712416C1 (en) Input differential cascade on complementary field-effect transistors for operation at low temperatures
RU2732583C1 (en) Low-temperature operational amplifier with high attenuation of input in-phase signal on complementary field-effect transistors with control p-n junction
RU2679970C1 (en) Differential amplifier on complimentary field transistors with controlled voltage limitations of passage characteristics
RU2712411C1 (en) Operational amplifier cjfet intermediate stage with paraphase current output
RU2331964C1 (en) Voltage-to-current converter
RU2721943C1 (en) Low-temperature input stage of operational amplifier with high attenuation of input common-mode signal on complementary field-effect transistors with control p-n junction
RU2746888C1 (en) Differential stage on complete field transistors with increased temperature stability of the static mode
RU2711725C1 (en) High-speed output cascade of analogue microcircuits on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2710846C1 (en) Composite transistor based on complementary field-effect transistors with control p-n junction
RU2739213C1 (en) Broadband voltage-to-current converter on field-effect transistors with control p-n junction
RU2621286C1 (en) Differential operational amplifier for operating at low temperatures