RU2693639C1 - Current threshold logic element of cyclic direct shift - Google Patents

Current threshold logic element of cyclic direct shift Download PDF

Info

Publication number
RU2693639C1
RU2693639C1 RU2018145368A RU2018145368A RU2693639C1 RU 2693639 C1 RU2693639 C1 RU 2693639C1 RU 2018145368 A RU2018145368 A RU 2018145368A RU 2018145368 A RU2018145368 A RU 2018145368A RU 2693639 C1 RU2693639 C1 RU 2693639C1
Authority
RU
Russia
Prior art keywords
input
current
transistors
additional
power supply
Prior art date
Application number
RU2018145368A
Other languages
Russian (ru)
Inventor
Николай Владимирович Бутырлагин
Николай Иванович Чернов
Николай Николаевич Прокопенко
Владислав Яковлевич Югай
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образо-вания "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образо-вания "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образо-вания "Донской государственный технический университет" (ДГТУ)
Priority to RU2018145368A priority Critical patent/RU2693639C1/en
Application granted granted Critical
Publication of RU2693639C1 publication Critical patent/RU2693639C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

FIELD: radio engineering; electronics.SUBSTANCE: invention relates to radio engineering and analogue microelectronics. Technical result is achieved due to current threshold logic element of direct cyclic shift containing input transistors, bias voltage sources, reference current sources, current mirrors, power supply buses.EFFECT: technical result consists in creation of current threshold logic element, providing cyclic shift of ternary input logic variable (x), in which internal conversion of information is carried out in multivalued current form of signals.2 cl, 1 tbl, 5 dwg

Description

Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации. Техническим результатом является создание порогового логического элемента, обеспечивающего циклический сдвиг троичной входной логической переменной (x1), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов, что позволяет повысить быстродействие устройств преобразования информации. Устройство содержит три токовых зеркала, три источника опорного тока, три источника напряжения смещения, шесть транзисторов.The invention relates to the field of computing, automation, communication and can be used in various digital structures and systems of automatic control, transfer of digital information. The technical result is the creation of a threshold logic element that provides a cyclic shift of the ternary input logic variable (x 1 ), in which the internal transformation of information is performed in a multi-valued current form of signals, which allows to increase the speed of information conversion devices. The device contains three current mirrors, three sources of reference current, three sources of bias voltage, six transistors.

В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал [1-13]. Данные функциональные узлы используются, например, во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-13], а также в качестве самостоятельных нелинейных преобразователей входных токов без цепей обратной связи [6], реализующих функцию логической обработки входных токовых переменных.In various analog-digital computing and control devices, transistor cascades of converting input logic variables (currents), implemented on the basis of current mirrors, are widely used [1-13]. These functional units are used, for example, in the input stages of operational signal converters with the so-called “negative current feedback” [1-13], as well as independent non-linear converters of input currents without feedback circuits [6], which implement the function of logical processing of input current variables.

В работе [14], а также монографиях соавтора настоящей заявки [15-16] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.In [14], as well as the monographs of the co-author of this application [15-16], it was shown that Boolean algebra is a special case of a more general linear algebra, the practical implementation of which in the structure of computing and logic devices of new generation automation requires the creation of a special elemental base implemented on based on logic with a multi-valued internal representation of signals, in which the current quantum is equivalent to a standard logic signal. The inventive device relates to this type of logic elements.

Ближайшим прототипом заявляемого устройства является патент RU 2547225 («Многозначный логический элемент циклического сдвига», МПК H03K 19/082, 2015г.). Он содержит (фиг. 1) вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы с объединенными базами, которые подключены к первому 5 источнику напряжения смещения, третий 6 и четвертый 7 входные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 8 источнику напряжения смещения, причем эмиттеры первого 3 и третьего 6 входных транзисторов объединены, эмиттеры второго 4 и четвертого 7 входных транзисторов связаны друг с другом, первый 9 источник опорного тока, первое 10 токовое зеркало, согласованное с первой 11 шиной источника питания, выход первого 10 токового зеркала подключен к объединённым эмиттерам второго 4 и четвертого 7 входных транзисторов, второе 12 токовое зеркало, согласованное с первой 11 шиной источника питания, третье 13 токовое зеркало, согласованное со второй 14 шиной источника питания, вход которого соединен со входом 1 устройства, причём первый 15 выход третьего 13 токового зеркала подключен к объединенным эмиттерам первого 3 и третьего 6 входных транзисторов и через второй 16 источник опорного тока связан с первой 11 шиной источника питания, второй 17 выход третьего 13 токового зеркала подключен к объединенным эмиттерам второго 4 и четвертого 7 входных транзисторов, коллекторы первого 3 и второго 4 входных транзисторов связаны со второй 14 шиной источника питания, выход второго 12 токового зеркала связан с выходом 2 устройства, коллектор четвертого 7 входного транзистора подключен ко входу второго 12 токового зеркала.The closest prototype of the claimed device is patent RU 2547225 (“Multiple-valued logical element of cyclic shift”, IPC H03K 19/082, 2015). It contains (Fig. 1) input 1 and output 2 of the device, the first 3 and second 4 input transistors with combined bases that are connected to the first 5 source of bias voltage, the third 6 and fourth 7 input transistors of a different type of conductivity with the integrated bases that are connected to the second 8 bias voltage source, the emitters of the first 3 and third 6 input transistors are combined, the emitters of the second 4 and fourth 7 input transistors are connected to each other, the first 9 is the reference current source, the first 10 are current mirrors, matched e with the first 11 bus power supply, the output of the first 10 current mirror is connected to the combined emitters of the second 4 and fourth 7 input transistors, the second 12 current mirror, matched with the first 11 bus power supply, the third 13 current mirror, matched with the second 14 bus power supply The input of which is connected to the input 1 of the device, the first 15 output of the third 13 current mirror is connected to the combined emitters of the first 3 and third 6 input transistors and through the second 16 the current source is connected to the first 11 bus and The power supply source, the second 17 output of the third 13 current mirror is connected to the combined emitters of the second 4 and fourth 7 input transistors, the collectors of the first 3 and second 4 input transistors are connected to the second 14 power supply bus, the output of the second 12 current mirror is connected to the output 2 of the device, the collector the fourth 7 input transistor is connected to the input of the second 12 current mirror.

Существенный недостаток известного устройства фиг. 1 состоит в том, что он не реализует пороговую функцию прямого циклического сдвига троичной входной переменной (x1), соответствующей многоуровневым значениям входного тока Iin. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов. В первую очередь это связано с тем, что известная схема имеет погрешности преобразования сигналов, происходящие на каждой операции, эти погрешности неизбежно суммируются в выходном сигнале и могут приводить к заметным общим отклонениям от уровней опорных сигналов. Применение пороговых функций и соответствующих им пороговых элементов, кроме реализации заданной логической функции, обеспечивает масштабирование и нормализацию уровней выходных сигналов и тем самым устраняет все погрешности сигналов, возникающие до порогового элемента.A significant disadvantage of the known device of FIG. 1 is that it does not implement the threshold function of the direct cyclic shift of the ternary input variable (x 1 ) corresponding to the multi-level values of the input current I in . It does not allow, on its basis, to create a complete basis of computer equipment operating on the principles of converting multi-valued current signals. This is primarily due to the fact that the known circuit has signal conversion errors occurring at each operation, these errors inevitably add up to the output signal and can lead to noticeable general deviations from the levels of the reference signals. The use of threshold functions and the corresponding threshold elements, in addition to the implementation of a given logical function, provides scaling and normalization of output signal levels and thereby eliminates all the errors of the signals arising up to the threshold element.

Основная задача предлагаемого изобретения состоит в создании токового порогового логического элемента, обеспечивающего циклический сдвиг троичной входной логической переменной (x1), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие устройств преобразования информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [15-16].The main objective of the present invention is to create a current threshold logic element that provides a cyclic shift of the ternary input logic variable (x 1 ), in which the internal conversion of information is performed in a multi-valued current form of signals. Ultimately, this allows increasing the speed of information conversion devices and creating the element base for computing devices operating on the principles of multi-valued linear algebra [15–16].

Поставленная задача достигается тем, что в схеме фиг.1, содержащей вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы с объединенными базами, которые подключены к первому 5 источнику напряжения смещения, третий 6 и четвертый 7 входные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 8 источнику напряжения смещения, причем эмиттеры первого 3 и третьего 6 входных транзисторов объединены, эмиттеры второго 4 и четвертого 7 входных транзисторов связаны друг с другом, первый 9 источник опорного тока, первое 10 токовое зеркало, согласованное с первой 11 шиной источника питания, выход первого 10 токового зеркала подключен к объединённым эмиттерам второго 4 и четвертого 7 входных транзисторов, второе 12 токовое зеркало, согласованное с первой 11 шиной источника питания, третье 13 токовое зеркало, согласованное со второй 14 шиной источника питания, вход которого соединен со входом 1 устройства, причём первый 15 выход третьего 13 токового зеркала подключен к объединенным эмиттерам первого 3 и третьего 6 входных транзисторов и через второй 16 источник опорного тока связан с первой 11 шиной источника питания, второй 17 выход третьего 13 токового зеркала подключен к объединенным эмиттерам второго 4 и четвертого 7 входных транзисторов, коллекторы первого 3 и второго 4 входных транзисторов связаны со второй 14 шиной источника питания, выход второго 12 токового зеркала связан с выходом 2 устройства, коллектор четвертого 7 входного транзистора подключен ко входу второго 12 токового зеркала, предусмотрены новые элементы и связи – в схему введены дополнительный 18 источник опорного тока, первый 19 и второй 20 дополнительные транзисторы, дополнительный 21 источник напряжения смещения, причём коллектор третьего 6 входного транзистора подключен к первой 11 шине источника питания, дополнительный 18 источник опорного тока включен между входом третьего 13 токового зеркала и первой 11 шиной источника питания, объединённые эмиттеры первого 19 и второго 20 дополнительных транзисторов связаны со второй 14 шиной источника питания через первый 9 источник опорного тока, коллектор первого 19 дополнительного транзистора связан с первой 11 шиной источника питания, коллектор второго 20 дополнительного транзистора связан с входом первого 10 токового зеркала, база первого 19 дополнительного транзистора связана с объединёнными эмиттерами первого 3 и третьего 6 входных транзисторов, база второго 20 дополнительного транзистора подключена к дополнительному 21 источнику напряжения смещения.The task is achieved by the fact that in the circuit of Fig. 1, containing input 1 and output 2 of the device, the first 3 and second 4 input transistors with integrated bases that are connected to the first 5 source of bias voltage, the third 6 and fourth 7 input transistors of a different conductivity type with the combined bases, which are connected to the second 8 bias voltage source, the emitters of the first 3 and third 6 input transistors are combined, the emitters of the second 4 and fourth 7 input transistors are connected to each other, the first 9 source is reference current, the first 10 current mirror, matched with the first 11 bus power supply, the output of the first 10 current mirrors connected to the combined emitters of the second 4 and fourth 7 input transistors, the second 12 current mirror, matched with the first 11 bus power source, the third 13 current mirror consistent with the second 14 bus power supply, the input of which is connected to the input 1 of the device, the first 15 output of the third 13 current mirror connected to the combined emitters of the first 3 and third 6 input transistors and through the second 16 The reference current source is connected to the first 11 power supply bus, the second 17 output of the third 13 current mirror is connected to the combined emitters of the second 4 and fourth 7 input transistors, the collectors of the first 3 and second 4 input transistors are connected to the second 14 power supply bus, the output of the second 12 current the mirror is connected to the output 2 of the device, the collector of the fourth 7 input transistor is connected to the input of the second 12 current mirror, new elements and connections are provided - an additional 18 current reference source is introduced into the circuit, the first 19 and 20 second additional transistors, an additional 21 bias voltage source, and the collector of the third 6 input transistor is connected to the first 11 power supply bus, an additional 18 current source is connected between the input of the third 13 current mirror and the first 11 power supply bus, the combined emitters of the first 19 and the second 20 additional transistors are connected to the second 14 bus power supply through the first 9 current source, the collector of the first 19 additional transistor is connected to the first 11 bus source nick supply, the collector of the second additional transistor 20 is connected to the input of the first current mirror 10, the base 19 of the first additional transistor is connected to the emitters of the united first 3 and third input transistors 6, the second base 20 of the auxiliary transistor 21 is connected to an additional source of bias voltage.

На чертеже фиг. 1 показана схема прототипа, а на чертеже фиг. 2 –схема заявляемого токового порогового логического элемента прямого циклического сдвига на биполярных транзисторах в соответствии с п.1 формулы изобретения.In FIG. 1 shows a prototype diagram, and FIG. 2 is a circuit of the inventive current threshold logic element of direct cyclic shift on bipolar transistors in accordance with claim 1 of the claims.

На чертеже фиг. 3 представлена схема заявляемого токового порогового логического элемента прямого циклического сдвига на полевых транзисторах в соответствии с п. 2 формулы изобретения.In FIG. 3 shows a diagram of the inventive current threshold logic element of a direct cyclic shift on field-effect transistors in accordance with claim 2.

На чертеже фиг. 4 показана схема заявляемого устройства фиг. 3 в среде компьютерного моделирования Cadence на моделях полевых транзисторов XB06.In FIG. 4 is a schematic of the inventive device of FIG. 3 in the Cadence computer simulation environment on XB06 field-effect transistors.

На чертеже фиг. 5 приведены осциллограммы входных и выходных сигналов схемы заявляемого токового порогового логического элемента прямого циклического сдвига фиг. 4.In FIG. 5 shows the waveforms of the input and output signals of the circuit of the proposed direct current logic threshold of the direct cyclic shift of FIG. four.

Токовый пороговый логический элемент прямого циклического сдвига фиг.2 содержит вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы с объединенными базами, которые подключены к первому 5 источнику напряжения смещения, третий 6 и четвертый 7 входные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 8 источнику напряжения смещения, причем эмиттеры первого 3 и третьего 6 входных транзисторов объединены, эмиттеры второго 4 и четвертого 7 входных транзисторов связаны друг с другом, первый 9 источник опорного тока, первое 10 токовое зеркало, согласованное с первой 11 шиной источника питания, выход первого 10 токового зеркала подключен к объединённым эмиттерам второго 4 и четвертого 7 входных транзисторов, второе 12 токовое зеркало, согласованное с первой 11 шиной источника питания, третье 13 токовое зеркало, согласованное со второй 14 шиной источника питания, вход которого соединен со входом 1 устройства, причём первый 15 выход третьего 13 токового зеркала подключен к объединенным эмиттерам первого 3 и третьего 6 входных транзисторов и через второй 16 источник опорного тока связан с первой 11 шиной источника питания, второй 17 выход третьего 13 токового зеркала подключен к объединенным эмиттерам второго 4 и четвертого 7 входных транзисторов, коллекторы первого 3 и второго 4 входных транзисторов связаны со второй 14 шиной источника питания, выход второго 12 токового зеркала связан с выходом 2 устройства, коллектор четвертого 7 входного транзистора подключен ко входу второго 12 токового зеркала. В схему введены дополнительный 18 источник опорного тока, первый 19 и второй 20 дополнительные транзисторы, дополнительный 21 источник напряжения смещения, причём коллектор третьего 6 входного транзистора подключен к первой 11 шине источника питания, дополнительный 18 источник опорного тока включен между входом третьего 13 токового зеркала и первой 11 шиной источника питания, объединённые эмиттеры первого 19 и второго 20 дополнительных транзисторов связаны со второй 14 шиной источника питания через первый 9 источник опорного тока, коллектор первого 19 дополнительного транзистора связан с первой 11 шиной источника питания, коллектор второго 20 дополнительного транзистора связан с входом первого 10 токового зеркала, база первого 19 дополнительного транзистора связана с объединёнными эмиттерами первого 3 и третьего 6 входных транзисторов, база второго 20 дополнительного транзистора подключена к дополнительному 21 источнику напряжения смещения.The current threshold forward-switching logic element of cyclic shift of FIG. 2 comprises input 1 and output 2 of the device, the first 3 and second 4 input transistors with integrated bases, which are connected to the first 5 source of bias voltage, the third 6 and fourth 7 input transistors of a different type of conductivity with the combined bases that are connected to the second 8 bias voltage source, the emitters of the first 3 and third 6 input transistors are combined, the emitters of the second 4 and fourth 7 input transistors are connected to each other, the first 9 reference current source, the first 10 current mirror matched with the first 11 power supply bus, the output of the first 10 current mirror is connected to the combined emitters of the second 4 and fourth 7 input transistors, the second 12 current mirror matched with the first 11 power supply bus, the third 13 current a mirror matched with the second 14 bus power supply, the input of which is connected to the input 1 of the device, the first 15 output of the third 13 current mirror connected to the combined emitters of the first 3 and third 6 input transistors and through the second 16, the reference current source is connected to the first 11 power supply bus, the second 17 output of the third 13 current mirror is connected to the combined emitters of the second 4 and fourth 7 input transistors, the collectors of the first 3 and second 4 input transistors are connected to the second 14 power supply bus, output the second 12 current mirror is connected to the output 2 of the device, the collector of the fourth 7 input transistor is connected to the input of the second 12 current mirror. An additional 18 current source is introduced into the circuit, the first 19 and second 20 additional transistors, an additional 21 bias voltage source, the collector of the third 6 input transistor is connected to the first 11 power supply bus, an additional 18 current source is connected between the input of the third 13 current mirror and the first 11 power supply busbars, the combined emitters of the first 19 and second 20 additional transistors are connected to the second 14 power supply bus through the first 9 reference current source, the collector of the first 19 additional transistor is connected to the first 11 power supply bus, the collector of the second 20 additional transistor is connected to the input of the first 10 current mirror, the base of the first 19 additional transistor is connected to the combined emitters of the first 3 and third 6 input transistors, the base of the second 20 additional transistor is connected to an additional 21 source bias voltage.

Кроме этого, на чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, в качестве первого 3, второго 4, третьего 6 и четвертого 7 входных транзисторов, а также первого 19 и второго 20 дополнительных транзисторов используются полевые транзисторы, причём исток каждого из полевых транзисторов соответствует эмиттеру, затвор – базе, а сток – коллектору биполярного транзистора [17].In addition, in FIG. 3, in accordance with paragraph 2 of the claims, as the first 3, second 4, third 6 and fourth 7 input transistors, as well as the first 19 and second 20 additional transistors, field-effect transistors are used, and the source of each of the field-effect transistors corresponds to the emitter, gate - base, and the drain - the collector of a bipolar transistor [17].

Рассмотрим работу токового порогового логического элемента прямого циклического сдвига, представленного на чертеже фиг. 2, который выполняет операцию циклического сдвига с применением порогового элемента. Операции преобразования сигналов могут быть записаны в виде:Consider the operation of the current threshold logical element of direct cyclic shift, shown in FIG. 2, which performs a cyclic shift operation using a threshold element. Signal conversion operations can be written as:

y=x+1-3((x+1)>2,5). (1)y = x + 1-3 ((x + 1)> 2.5). (one)

Этому выражению соответствует следующая таблица истинности:This expression corresponds to the following truth table:

xx 00 1one 22 yy 1one 22 00

Входная переменная «x» в виде кванта втекающего тока поступает на вход 1 устройства и далее – на вход третьего 13 токового зеркала, где с ней суммируется квант втекающего тока дополнительного 18 источника опорного тока, т.е. реализуется суммирование входной переменной с единицей.The input variable “x” in the form of a quantum of a flowing current is fed to the input 1 of the device and then to the input of the third 13 current mirror, where the quantum of the flowing current of an additional 18 reference current source is added to it, i.e. the summation of the input variable with the unit is implemented.

Слагаемое 3((x+1)>2,5) реализуется следующим образом.The term 3 ((x + 1)> 2.5) is implemented as follows.

Из кванта вытекающего тока с первого 15 выхода третьего 13 токового зеркала вычитается 2,5 кванта втекающего тока второго 16 источника опорного тока. Разностный ток поступает на объединенные эмиттеры первого 3 и третьего 6 входных транзисторов, а также в базу первого 19 дополнительного транзистора. Режимы работы первого 3 и третьего 6 входных транзисторов задаются значениями напряжений первого 5 и второго 8 источников напряжения смещения и обеспечивают предотвращение насыщения транзисторов второго 16 источника опорного тока. Первый 19 и второй 20 дополнительные транзисторы образуют дифференциальный каскад (ДК), переключение коллекторных токов этих транзисторов определяется сигналом, поступающим на базу первого 19 дополнительного транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной x+1 c пороговым уровнем 2,5. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах 0,5 кванта тока I0. Разностный сигнал первого 15 выхода третьего 13 токового зеркала и второго 16 источника опорного тока передаётся в базу первого 19 дополнительного транзистора и управляет переключением утроенного вытекающего тока первого 9 источника опорного тока в ДК. При положительной разности сигналов x-2,5 ток первого 9 источника опорного тока через коллектор второго 20 дополнительного транзистора в виде утроенного кванта тока подается на первое 10 токовое зеркало, где преобразуется в равный ему втекающий ток.A quantum of flowing current from the first 15 output of the third 13 current mirror is subtracted from the quantum of the flowing current of the second 16 current source. The differential current is fed to the combined emitters of the first 3 and third 6 input transistors, as well as the base of the first 19 additional transistor. The modes of operation of the first 3 and third 6 input transistors are set by the values of the voltages of the first 5 and second 8 sources of bias voltage and ensure that the transistors of the second 16 current source are not saturated. The first 19 and second 20 additional transistors form a differential cascade (DC), the switching of the collector currents of these transistors is determined by the signal supplied to the base of the first 19 additional transistor. DK in this case performs the functions of a threshold element, performing a comparison of the variable x + 1 with a threshold level of 2.5. The choice of such a threshold level ensures the independence of the signal conversion results from conversion errors within 0.5 quantum of current I 0 . The difference signal of the first 15 output of the third 13 current mirror and the second 16 current source is transmitted to the base of the first 19 additional transistor and controls the switching of the tripled outcurrent of the first 9 current source in DC. With a positive signal difference of x-2.5, the current of the first 9 current source through the collector of the second 20 additional transistor in the form of a tripled current quantum is fed to the first 10 current mirror, where it is converted into a flowing current equal to it.

Реализация алгебраического суммирования слагаемых в соответствии с приведенным выше выражением производится монтажным объединением вытекающего тока со второго 17 выхода третьего 13 токового зеркала и втекающего тока с выхода первого 10 токового зеркала. Разностный ток поступает на объединенные эмиттеры второго 4 и четвертого 7 входных транзисторов. Режимы работы этих транзисторов задаются значениями напряжений первого 5 и второго 8 источников напряжения смещения и обеспечивают предотвращение насыщения транзисторов второго 12 токового зеркала. Разностный сигнал с коллектора четвертого 7 входного транзистора в виде сигнала вытекающего тока подается на второе 12 токовое зеркало, где преобразуется в равный ему сигнал втекающего тока и подается на выход 2 устройства.The implementation of the algebraic summation of the terms in accordance with the above expression is made by the assembly of the flowing current from the second 17 output of the third 13 current mirror and the flowing current from the output of the first 10 current mirror. The differential current is fed to the combined emitters of the second 4 and fourth 7 input transistors. The modes of operation of these transistors are set by the values of the voltages of the first 5 and second 8 sources of bias voltage and ensure that the transistors of the second 12 current mirror are not saturated. The differential signal from the collector of the fourth 7 input transistor in the form of a signal of flowing current is fed to the second 12 current mirror, where it is converted into an equal signal of the flowing current and fed to the output 2 of the device.

В схеме на фиг. 3 двухполюсник 22 служит для обнаружения наличия кванта тока в выходной цепи в процессе экспериментальных исследований.In the diagram in FIG. 3 two-terminal 22 serves to detect the presence of a current quantum in the output circuit during experimental studies.

Показанные на фиг. 5 результаты моделирования подтверждают указанные свойства заявляемой схемы.Shown in FIG. 5, the simulation results confirm the specified properties of the claimed scheme.

Таким образом, рассмотренное схемотехническое решение порогового логического элемента циклического сдвига входной троичной логической переменной (x1) характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.Thus, the considered circuit design of the threshold logic element of cyclic shift of the input ternary logic variable (x 1 ) is characterized by a multi-valued state of internal signals and signals at its current inputs and outputs, which can be used as a basis for computing and control devices using multi-valued linear algebra a case of which is Boolean algebra.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент RU 2547225, 2015 г.1. Patent RU 2547225, 2015

2. Патент US 8.159.304, fig. 5, 2012 г.2. Patent US 8.159.304, fig. 5, 2012

3. Патент US 5.977.829, fig.1, 1999 г.3. Patent US 5.977.829, fig.1, 1999

4. Патент US 5.789.982, fig.2, 1998 г.4. Patent US 5.789.982, fig.2, 1998

5. Патент US 5.140.282, 1992 г.5. Patent US 5.140.282, 1992

6. Патент US 6.624.701, fig.4, 2003 г.6. Patent US 6.624.701, fig.4, 2003

7. Патент US 6.529.078, 2003 г.7. Patent US 6.529.078, 2003

8. Патент US 5.734.294, 1998 г.8. Patent US 5.734.294, 1998

9. Патент US 5.557.220, 1996 г.9. Patent US 5.557.220, 1996

10. Патент RU 2319296, 2008 г.10. Patent RU 2319296, 2008

11. Патент RU 2436224, 2011 г.11. Patent RU 2436224, 2011

12. Патент RU 2321157, 2008 г.12. Patent RU 2321157, 2008

13. Патент RU 2383099, 2010 г.13. Patent RU 2383099, 2010

14. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С. 84-93. 14. Malyugin V.D. Implementation of Boolean functions by arithmetic polynomials // Automation and Remote Control, 1982. №4. Pp. 84-93.

15. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.15. Chernov N.I. Fundamentals of the theory of logical synthesis of digital structures over the field of real numbers // Monograph. - Taganrog: TSURE, 2001. - 147 p.

16. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие. Таганрог: ТРТУ, 2004 г., 118 с.16. Chernov N.I. Linear synthesis of digital structures ASOIU "// Tutorial. Taganrog: TSURE, 2004, 118 p.

17. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ. - Изд. 2-е. - М.: Издательство БИНОМ 2014. - с. 126.17. Horowitz P., Hill U. The Art of Circuit Engineering: Trans. from English - Ed. 2nd - M .: Publishing house BINOM 2014. - p. 126.

Claims (2)

1. Токовый пороговый логический элемент прямого циклического сдвига, содержащий вход (1) и выход (2) устройства, первый (3) и второй (4) входные транзисторы с объединенными базами, которые подключены к первому (5) источнику напряжения смещения, третий (6) и четвертый (7) входные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму (8) источнику напряжения смещения, причем эмиттеры первого (3) и третьего (6) входных транзисторов объединены, эмиттеры второго (4) и четвертого (7) входных транзисторов связаны друг с другом, первый (9) источник опорного тока, первое (10) токовое зеркало, согласованное с первой (11) шиной источника питания, выход первого (10) токового зеркала подключен к объединённым эмиттерам второго (4) и четвертого (7) входных транзисторов, второе (12) токовое зеркало, согласованное с первой (11) шиной источника питания, третье (13) токовое зеркало, согласованное со второй (14) шиной источника питания, вход которого соединен со входом (1) устройства, причём первый (15) выход третьего (13) токового зеркала подключен к объединенным эмиттерам первого (3) и третьего (6) входных транзисторов и через второй (16) источник опорного тока связан с первой (11) шиной источника питания, второй (17) выход третьего (13) токового зеркала подключен к объединенным эмиттерам второго (4) и четвертого (7) входных транзисторов, коллекторы первого (3) и второго (4) входных транзисторов связаны со второй (14) шиной источника питания, выход второго (12) токового зеркала связан с выходом (2) устройства, коллектор четвертого (7) входного транзистора подключен ко входу второго (12) токового зеркала, отличающийся тем, что в схему введены дополнительный (18) источник опорного тока, первый (19) и второй (20) дополнительные транзисторы, дополнительный (21) источник напряжения смещения, причём коллектор третьего (6) входного транзистора подключен к первой (11) шине источника питания, дополнительный (18) источник опорного тока включен между входом третьего (13) токового зеркала и первой (11) шиной источника питания, объединённые эмиттеры первого (19) и второго (20) дополнительных транзисторов связаны со второй (14) шиной источника питания через первый (9) источник опорного тока, коллектор первого (19) дополнительного транзистора связан с первой (11) шиной источника питания, коллектор второго (20) дополнительного транзистора связан с входом первого (10) токового зеркала, база первого (19) дополнительного транзистора связана с объединёнными эмиттерами первого (3) и третьего (6) входных транзисторов, база второго (20) дополнительного транзистора подключена к дополнительному (21) источнику напряжения смещения.1. The current forward-switching threshold logic element containing the input (1) and output (2) of the device, the first (3) and second (4) input transistors with integrated bases that are connected to the first (5) source of bias voltage, the third ( 6) and the fourth (7) input transistors of a different conductivity type with integrated bases that are connected to the second (8) bias voltage source, with the emitters of the first (3) and third (6) input transistors combined, the emitters of the second (4) and fourth ( 7) input transistors are connected to each other the first (9) reference current source, the first (10) current mirror matched with the first (11) power supply bus, the output of the first (10) current mirror is connected to the combined emitters of the second (4) and fourth (7) input transistors, the second (12) current mirror matched with the first (11) power supply bus, the third (13) current mirror matched with the second (14) power supply bus, the input of which is connected to the input (1) of the device, the first (15) output the third (13) current mirror is connected to the combined emitters of the first (3) and third go (6) input transistors and through the second (16) reference current source connected to the first (11) power supply bus, the second (17) output of the third (13) current mirror connected to the combined emitters of the second (4) and fourth (7) input transistors, collectors of the first (3) and second (4) input transistors are connected to the second (14) power supply bus, the output of the second (12) current mirror is connected to the output (2) of the device, the collector of the fourth (7) input transistor is connected to the input of the second (12) current mirror, characterized in that additional itelny (18) reference current source, first (19) and second (20) additional transistors, additional (21) bias voltage source, with the collector of the third (6) input transistor connected to the first (11) power supply bus, additional (18) the reference current source is connected between the input of the third (13) current mirror and the first (11) power supply bus, the combined emitters of the first (19) and second (20) additional transistors are connected to the second (14) power supply bus through the first (9) source of the reference current, the collector of the first (19) to The additional transistor is connected to the first (11) power supply bus, the collector of the second (20) additional transistor is connected to the input of the first (10) current mirror, the base of the first (19) additional transistor is connected to the combined emitters of the first (3) and third (6) input transistors, the base of the second (20) additional transistor is connected to an additional (21) bias voltage source. 2. Токовый пороговый логический элемент прямого циклического сдвига по п.1, отличающийся тем, что в качестве первого (3), второго (4), третьего (6) и четвертого (7) входных транзисторов, а также первого (19) и второго (20) дополнительных транзисторов используются полевые транзисторы, причём исток каждого из полевых транзисторов соответствует эмиттеру, затвор – базе, а сток – коллектору биполярного транзистора.2. The current threshold logical element of direct cyclic shift according to claim 1, characterized in that as the first (3), second (4), third (6) and fourth (7) input transistors, as well as the first (19) and second (20) additional transistors use field-effect transistors, and the source of each of the field-effect transistors corresponds to the emitter, the gate to the base, and the drain to the collector of a bipolar transistor.
RU2018145368A 2018-12-20 2018-12-20 Current threshold logic element of cyclic direct shift RU2693639C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018145368A RU2693639C1 (en) 2018-12-20 2018-12-20 Current threshold logic element of cyclic direct shift

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018145368A RU2693639C1 (en) 2018-12-20 2018-12-20 Current threshold logic element of cyclic direct shift

Publications (1)

Publication Number Publication Date
RU2693639C1 true RU2693639C1 (en) 2019-07-03

Family

ID=67252222

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018145368A RU2693639C1 (en) 2018-12-20 2018-12-20 Current threshold logic element of cyclic direct shift

Country Status (1)

Country Link
RU (1) RU2693639C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2776031C1 (en) * 2021-12-21 2022-07-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Current threshold element of left cyclic shift

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535433B2 (en) * 1999-02-22 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor logic circuit device of low current consumption
RU2547225C1 (en) * 2014-04-17 2015-04-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Multidigit logical element of cyclic shift
RU2549142C1 (en) * 2014-04-15 2015-04-20 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Logic element for equality comparison of two multi-value variables
RU2553071C1 (en) * 2014-07-15 2015-06-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Multi-valued logical gate of reverse end-around shift
RU2554557C1 (en) * 2014-07-25 2015-06-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Multiple-valued logical element of reverse cyclic shift

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535433B2 (en) * 1999-02-22 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor logic circuit device of low current consumption
RU2549142C1 (en) * 2014-04-15 2015-04-20 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Logic element for equality comparison of two multi-value variables
RU2547225C1 (en) * 2014-04-17 2015-04-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Multidigit logical element of cyclic shift
RU2553071C1 (en) * 2014-07-15 2015-06-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Multi-valued logical gate of reverse end-around shift
RU2554557C1 (en) * 2014-07-25 2015-06-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Multiple-valued logical element of reverse cyclic shift

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2776031C1 (en) * 2021-12-21 2022-07-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Current threshold element of left cyclic shift

Similar Documents

Publication Publication Date Title
RU2615069C1 (en) Rs-trigger
GB2197558A (en) Level translation circuit
JP2523590B2 (en) Multi-value arithmetic circuit
RU2549142C1 (en) Logic element for equality comparison of two multi-value variables
RU2712412C1 (en) Current threshold logic element "equivalence"
RU2693590C1 (en) Current threshold logic element of reverse cyclic shift
RU2693639C1 (en) Current threshold logic element of cyclic direct shift
RU2506695C1 (en) "exclusive or" logic element with multidigit internal signal presentation
RU2553071C1 (en) Multi-valued logical gate of reverse end-around shift
RU2547225C1 (en) Multidigit logical element of cyclic shift
RU2701108C1 (en) Current threshold logical element "nonequivalent"
RU2546085C1 (en) LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE
RU2554557C1 (en) Multiple-valued logical element of reverse cyclic shift
Prokopenko et al. The multifunctional current logical element for digital computing devices, operating on the principles of linear (not boolean) algebra
CN111639757A (en) Simulation convolution neural network based on flexible material
RU2725165C1 (en) Current threshold element "modulo three adder"
RU2546078C1 (en) MULTIVALUED MODULUS k ADDER
RU2692573C1 (en) Current threshold element "inequality"
RU2695979C1 (en) Binary current threshold rs-trigger
RU2723672C1 (en) Current threshold parallel ternary comparator
RU2604682C1 (en) Rs flip-flop
RU2786945C1 (en) Current threshold element “modular three subtractor”
RU2568385C1 (en) k-VALUE LOGIC ELEMENT "MAXIMUM"
RU2729887C1 (en) Current threshold ternary element
EP0082736B1 (en) Analogue to digital converter