RU2546085C1 - LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE - Google Patents
LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE Download PDFInfo
- Publication number
- RU2546085C1 RU2546085C1 RU2014111893/08A RU2014111893A RU2546085C1 RU 2546085 C1 RU2546085 C1 RU 2546085C1 RU 2014111893/08 A RU2014111893/08 A RU 2014111893/08A RU 2014111893 A RU2014111893 A RU 2014111893A RU 2546085 C1 RU2546085 C1 RU 2546085C1
- Authority
- RU
- Russia
- Prior art keywords
- current
- output
- output transistors
- input
- bus
- Prior art date
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Description
Предлагаемое изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и связи.The present invention relates to the field of computer engineering, automation and can be used in various digital structures and systems for automatic control, information transfer and communication.
В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных переменных (токов), реализованные на основе токовых зеркал [1-14]. Данные функциональные узлы, например, используются во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных коммутаторов входных токов без цепей обратной связи [9], реализующих функцию инвертирования входных переменных.In various analog-digital computing and control devices, transistor cascades for transforming input variables (currents) implemented on the basis of current mirrors are widely used [1-14]. These functional units, for example, are used in the input stages of operational signal converters with the so-called “current negative feedback” [1-14], as well as independent nonlinear input current commutators without feedback circuits [9] that implement the function of inverting input variables .
В работе [15], а также монографиях соавтора настоящей заявки [16-17] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.In [15], as well as in the monographs of the co-author of this application [16-17], it was shown that Boolean algebra is a special case of a more general linear algebra, the practical implementation of which in the structure of computing and logical devices of automation of a new generation requires the creation of a special element base implemented on based on logic with a multi-valued internal representation of signals, in which the current quantum is the equivalent of a standard logic signal. The inventive device relates to this type of logic elements.
Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте US 5.742.154, fig.1, структура которого присутствует во многих других патентах [1-14]. Он содержит токовый вход 1 устройства и токовый выход 2 устройства, первый 3 и второй 4 выходные транзисторы с объединенными базами, третий 5 и четвертый 6 выходные транзисторы другого типа проводимости с объединенными базами, причем эмиттеры первого 3 и третьего 5 выходных транзисторов объединены, а эмиттеры второго 4 и четвертого 6 выходных транзисторов связаны друг с другом, первый 7 и второй 8 источники опорного тока, первое 9 токовое зеркало, согласованное с первой 10 шиной источника питания, второе 11 токовое зеркало, согласованное со второй 12 шиной источника питания, причем коллектор третьего 5 выходного транзистора соединен со входом второго 11 токового зеркала.The closest prototype of the claimed device is a logic element presented in patent US 5.742.154, fig.1, the structure of which is present in many other patents [1-14]. It contains the
Существенный недостаток известного устройства состоит в том, что он не реализует функцию логического сравнения k-значной переменной, соответствующей k уровням входного тока, с заданным пороговым значением этой переменной. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.A significant disadvantage of the known device is that it does not implement the logical comparison function of a k-valued variable corresponding to k levels of the input current with a given threshold value of this variable. This does not allow on its basis to create a complete basis of computer technology, operating on the principles of converting multivalued current signals.
Основная задача предлагаемого изобретения состоит в создании логического элемента (ЛЭ) сравнения k-значной входной переменной с заданным пороговым значением этой переменной. При этом внутреннее преобразование информации в таком ЛЭ производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие средств обработки цифровой информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].The main objective of the invention is to create a logical element (LE) comparing a k-valued input variable with a given threshold value of this variable. In this case, the internal transformation of information in such a LE is performed in a multi-valued current waveform. Ultimately, this allows to increase the speed of digital information processing tools and create an elemental base of computing devices operating on the principles of multi-valued linear algebra [16-17].
Поставленная задача решается тем, что в логическом элементе сравнения k-значной переменной с заданным пороговым значением (фиг.1), содержащем токовый вход 1 устройства и токовый выход 2 устройства, первый 3 и второй 4 выходные транзисторы с объединенными базами, третий 5 и четвертый 6 выходные транзисторы другого типа проводимости с объединенными базами, причем эмиттеры первого 3 и третьего 5 выходных транзисторов объединены, а эмиттеры второго 4 и четвертого 6 выходных транзисторов связаны друг с другом, первый 7 и второй 8 источники опорного тока, первое 9 токовое зеркало, согласованное с первой 10 шиной источника питания, второе 11 токовое зеркало, согласованное со второй 12 шиной источника питания, причем коллектор третьего 5 выходного транзистора соединен со входом второго 11 токового зеркала, предусмотрены новые элементы и связи - токовый вход 1 устройства соединен со входом первого 9 токового зеркала, выход которого подключен к объединенным эмиттерам первого 3 и третьего 5 выходных транзисторов и через первый 7 источник опорного тока связан со второй 12 шиной источника питания, коллекторы первого 3 и второго 4 выходных транзисторов соединены с первой 10 шиной источника питания, выход второго 11 токового зеркала соединен с объединенными эмиттерами второго 4 и четвертого 6 выходных транзисторов и через второй 8 источник опорного тока соединен с первой 10 шиной источника питания, коллектор четвертого 6 выходного транзистора подключен ко входу дополнительного токового зеркала 13, согласованного со второй 12 шиной источника питания, выход которого подключен к выходу 2 устройства, причем базы первого 3 и второго 4 выходных транзисторов подключены к первому 14 источнику вспомогательного напряжения, а базы третьего 5 и четвертого 6 выходных транзисторов подключены ко второму 15 источнику вспомогательного напряжения.The problem is solved in that in the logical element of comparison of a k-valued variable with a given threshold value (Fig. 1), containing the
На фиг.1 показана схема известного устройства.Figure 1 shows a diagram of a known device.
На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.Figure 2 presents a diagram of the inventive device in accordance with the claims.
На фиг.3 приведена схема исследованного в среде МС9 заявляемого устройства фиг.2 с конкретным выполнением его функциональных узлов на биполярных транзисторах.Figure 3 shows a diagram of the inventive device of Figure 2 investigated in the MS9 environment with a specific implementation of its functional units on bipolar transistors.
На фиг.4 приведены результаты компьютерного моделирования схемы фиг.3 для случая, когда входной многозначный токовый сигнал (входная переменная X) имеет несколько уровней.Figure 4 shows the results of computer simulation of the circuit of figure 3 for the case when the input multi-valued current signal (input variable X) has several levels.
Логический элемент сравнения k-значной переменной с заданным пороговым значением (фиг.2) содержит токовый вход 1 устройства и токовый выход 2 устройства, первый 3 и второй 4 выходные транзисторы с объединенными базами, третий 5 и четвертый 6 выходные транзисторы другого типа проводимости с объединенными базами, причем эмиттеры первого 3 и третьего 5 выходных транзисторов объединены, а эмиттеры второго 4 и четвертого 6 выходных транзисторов связаны друг с другом, первый 7 и второй 8 источники опорного тока, первое 9 токовое зеркало, согласованное с первой 10 шиной источника питания, второе 11 токовое зеркало, согласованное со второй 12 шиной источника питания, причем коллектор третьего 5 выходного транзистора соединен со входом второго 11 токового зеркала. Токовый вход 1 устройства соединен со входом первого 9 токового зеркала, выход которого подключен к объединенным эмиттерам первого 3 и третьего 5 выходных транзисторов и через первый 7 источник опорного тока связан со второй 12 шиной источника питания, коллекторы первого 3 и второго 4 выходных транзисторов соединены с первой 10 шиной источника питания, выход второго 11 токового зеркала соединен с объединенными эмиттерами второго 4 и четвертого 6 выходных транзисторов и через второй 8 источник опорного тока соединен с первой 10 шиной источника питания, коллектор четвертого 6 выходного транзистора подключен ко входу дополнительного токового зеркала 13, согласованного со второй 12 шиной источника питания, выход которого подключен к выходу 2 устройства, причем базы первого 3 и второго 4 выходных транзисторов подключены к первому 14 источнику вспомогательного напряжения, а базы третьего 5 и четвертого 6 выходных транзисторов подключены ко второму 15 источнику вспомогательного напряжения. К выходу устройства 2 подключен двухполюсник 16, моделирующий свойства нагрузки.The logical element for comparing a k-valued variable with a given threshold value (Fig. 2) contains the
Рассмотрим работу устройства фиг.2, которое определяет факт превышения переменной входной величиной (X) некоторого установленного значения, т.е. производит сравнение текущего дискретного значения многозначной переменной х с некоторой уставкой i. Функция сравнения - двоичная функция, принимающая единичное значение, если выполняется условиеConsider the operation of the device of FIG. 2, which determines the fact that a variable exceeds a certain set value, i.e. compares the current discrete value of the multi-valued variable x with some setting i. The comparison function is a binary function that takes a single value if the condition is met
Результат выполнения этой логической операции для k-значных переменных х - двоичный предикат Р. Конкретное значение уставки i определяется предполагаемой областью использования элемента и задается при проектировании.The result of this logical operation for k-valued variables x is a binary predicate P. The specific value of the setpoint i is determined by the intended area of use of the element and is set during design.
Например, для k=3 и i=1 последнее выражение имеет видFor example, for k = 3 and i = 1, the last expression has the form
Выражение в скобках реализуется следующим образом.The expression in parentheses is implemented as follows.
Входной сигнал х (х=0, 1, …, k-1, в трехзначном случае х=0, 1, 2), соответствующий значению сравниваемой переменной в форме вытекающего кванта тока, поступает на вход 1 и далее - на вход первого токового зеркала 9. Величина i порога задается величиной тока первого источника тока 7 (i=1, ..., k-1, в трехзначном случае i=1, 2). Из равного по величине входному кванту вытекающего кванта тока с выхода токового зеркала 9 вычитается ток первого источника тока 7, образуя первый разностный ток. Первый разностный ток поступает на объединенные эмиттеры выходных транзисторов 3 и 5. Режимы работы этих транзисторов задаются значениями напряжений первого 14 и второго 15 дополнительных источников напряжения и обеспечивают предотвращение насыщения транзисторов первого источника тока 7 и токового зеркала 11.The input signal x (x = 0, 1, ..., k-1, in the three-digit case x = 0, 1, 2), corresponding to the value of the compared variable in the form of an emerging current quantum, is fed to input 1 and then to the input of the first
До тех пор, пока значение кванта тока входного сигнала с выхода токового зеркала 9 по величине не превышает значение тока первого источника тока 7, первый разностный ток на объединенных эмиттерах выходных транзисторов 3 и 5 равен нулю. При этом транзистор 3 открыт, а транзистор 5 закрыт. Ток источника тока 7 замыкается на цепь питания устройства через транзистор 3.As long as the current quantum of the input signal from the output of the
Если значение кванта тока входного сигнала с выхода токового зеркала 9 по величине превысит значение тока первого источника тока 7, первый разностный ток на объединенных эмиттерах выходных транзисторов 3 и 5 становится по величине равным разности квантов входного тока и тока источника тока 7. При этом транзистор 3 закрывается, а транзистор 5 открывается, и втекающий первый разностный ток поступает через открытый транзистор 5 на вход второго токового зеркала 11.If the current quantum of the input signal from the output of the
Остальная часть схемы реализует вычитание из 1 выражения (1) в круглых скобках. Единица моделируется вторым источником тока 8, из которого вычитается первый разностный ток с выхода второго токового зеркала 11, образуя второй разностный ток.The rest of the scheme implements the subtraction of expression (1) from 1 in parentheses. The unit is modeled by a second
Режимы работы этих транзисторов задаются значениями напряжений первого 14 и второго 15 дополнительных источников напряжения и обеспечивают предотвращение насыщения транзисторов второго источника тока 8 и дополнительного токового зеркала 13.The operation modes of these transistors are set by the voltage values of the first 14 and second 15 additional voltage sources and prevent saturation of the transistors of the second
Пока значение кванта первого разностного тока с выхода второго токового зеркала 11 превышает значение тока источника тока 8, второй разностный ток на объединенных эмиттерах выходных транзисторов 4 и 6 равен нулю. При этом транзистор 4 открыт, а транзистор 6 закрыт. Выход второго токового зеркала 11 замыкается на цепь питания через транзистор 4.While the quantum value of the first differential current from the output of the second
Если значение кванта тока входного сигнала с выхода токового зеркала 9 по величине меньше значения тока второго источника тока 8 второй разностный, ток на объединенных эмиттерах выходных транзисторов 4 и 6 становится по величине равным разности квантов первого разностного тока и тока источника тока 8. При этом транзистор 4 закрывается, а транзистор 6 открывается, и втекающий второй разностный ток поступает через открытый транзистор 6 на вход дополнительного токового зеркала 13.If the quantum of the current of the input signal from the output of the
Как видно из приведенного описания, реализация логической функции Р(х≤i) здесь производится формированием алгебраической суммы квантов тока и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество при микроэлектронном исполнении. Использование стабильных значений квантов тока, а также определение выходного сигнала разностью этих токов обеспечивают малую зависимость работы схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).As can be seen from the above description, the implementation of the logical function P (x≤i) here is performed by the formation of the algebraic sum of current quanta and the allocation of certain values of this sum of currents. All elements of the above circuit operate in active mode, which assumes the absence of saturation during the switching process, which increases the overall speed of the circuit. In addition, the use of multi-valued internal representation of signals increases the information content of communication lines, which reduces their number in microelectronic performance. The use of stable values of current quanta, as well as the determination of the output signal by the difference of these currents, provide a small dependence of the circuit operation on external destabilizing factors (deviation of the supply voltage, radiation and temperature effects, common mode noise, etc.).
Показанные на фиг.4 результаты моделирования подтверждают указанные свойства заявляемой схемы. В качестве активных элементов могут применяться полевые транзисторы.Shown in figure 4, the simulation results confirm these properties of the claimed circuit. Field transistors can be used as active elements.
Таким образом, рассмотренное схемотехническое решение логического элемента сравнения k-значной переменной с заданным пороговым значением характеризуется многозначным состоянием внутренних сигналов, сигнала на его токовом входе и двоичным сигналом на токовом выходе и может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.Thus, the considered circuitry of a logical element for comparing a k-valued variable with a given threshold value is characterized by a multi-valued state of internal signals, a signal at its current input and a binary signal at the current output, and can be used as the basis for computing and control devices using multi-valued linear algebra, a particular case of which is Boolean algebra.
БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST
1. Патент US №8.159.304, fig.5.1. US patent No. 8.159.304, fig.5.
2. Патент US №5.977.829, fig.1.2. US patent No. 5.977.829, fig. 1.
3. Патент US №5.789.982, fig.2.3. US patent No. 5.789.982, fig.2.
4. Патент US №5.140.282.4. US patent No. 5.140.282.
5. Патент US №6.624.701, fig.4.5. US patent No. 6.624.701, fig.4.
6. Патент US №6.529.078.6. US patent No. 6.529.078.
7. Патент US №5.734.294.7. US patent No. 5.734.294.
8. Патент US №5.557.220.8. US patent No. 5.557.220.
9. Патент US №6.624.701.9. US patent No. 6.624.701.
10. Патент RU №2319296.10. Patent RU No. 2319296.
11. Патент RU №2436224.11. Patent RU No. 2436224.
12. Патент RU №2319296.12. Patent RU No. 2319296.
13. Патент RU №2321157.13. Patent RU No. 2321157.
14. Патент RU №2383099.14. Patent RU No. 2383099.
15. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982, №4. С.84-93.15. Malyugin V.D. Realization of Boolean functions by arithmetic polynomials // Automation and Telemechanics, 1982, No. 4. S.84-93.
16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.16. Chernov N.I. Fundamentals of the theory of the logical synthesis of digital structures over the field of real numbers // Monograph. - Taganrog: TRTU, 2001 .-- 147 p.
17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.17. Chernov N.I. Linear synthesis of digital structures ASOIU // Textbook Taganrog. - TRTU, 2004, 118 p.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014111893/08A RU2546085C1 (en) | 2014-03-27 | 2014-03-27 | LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014111893/08A RU2546085C1 (en) | 2014-03-27 | 2014-03-27 | LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2546085C1 true RU2546085C1 (en) | 2015-04-10 |
Family
ID=53295727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2014111893/08A RU2546085C1 (en) | 2014-03-27 | 2014-03-27 | LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2546085C1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2640740C1 (en) * | 2017-04-05 | 2018-01-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Current-controlled device of limitation of multidigit output logic variable |
RU2712412C1 (en) * | 2018-12-25 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Current threshold logic element "equivalence" |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1506542A1 (en) * | 1987-11-19 | 1989-09-07 | Предприятие П/Я Р-6429 | Logical element |
SU1676395A1 (en) * | 1989-10-03 | 1996-02-10 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Integrated logic gate |
JP2000151381A (en) * | 1998-11-12 | 2000-05-30 | Sony Corp | Output circuit of comparator |
-
2014
- 2014-03-27 RU RU2014111893/08A patent/RU2546085C1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1506542A1 (en) * | 1987-11-19 | 1989-09-07 | Предприятие П/Я Р-6429 | Logical element |
SU1676395A1 (en) * | 1989-10-03 | 1996-02-10 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Integrated logic gate |
JP2000151381A (en) * | 1998-11-12 | 2000-05-30 | Sony Corp | Output circuit of comparator |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2640740C1 (en) * | 2017-04-05 | 2018-01-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Current-controlled device of limitation of multidigit output logic variable |
RU2712412C1 (en) * | 2018-12-25 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Current threshold logic element "equivalence" |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106815636B (en) | A kind of neuron circuit based on memristor | |
RU2615069C1 (en) | Rs-trigger | |
Yu et al. | Stability of cellular neural networks with time-varying delay | |
US20140159699A1 (en) | Bandgap reference circuit | |
Gu et al. | Synthesis of bias-scalable CMOS analog computational circuits using margin propagation | |
RU2549142C1 (en) | Logic element for equality comparison of two multi-value variables | |
RU2547233C1 (en) | Logical element of loose comparison for inequality of two multivalued variables | |
RU2546085C1 (en) | LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE | |
RU2547225C1 (en) | Multidigit logical element of cyclic shift | |
RU2553071C1 (en) | Multi-valued logical gate of reverse end-around shift | |
RU2506695C1 (en) | "exclusive or" logic element with multidigit internal signal presentation | |
RU2506696C1 (en) | Majority decision element with multidigit internal signal presentation | |
RU2712412C1 (en) | Current threshold logic element "equivalence" | |
RU2546078C1 (en) | MULTIVALUED MODULUS k ADDER | |
RU2554557C1 (en) | Multiple-valued logical element of reverse cyclic shift | |
RU2504074C1 (en) | Single-bit full adder with multidigit internal signal notation | |
RU2693590C1 (en) | Current threshold logic element of reverse cyclic shift | |
RU2604682C1 (en) | Rs flip-flop | |
RU2568385C1 (en) | k-VALUE LOGIC ELEMENT "MAXIMUM" | |
RU2553070C1 (en) | K-digit minimum gate | |
RU2701108C1 (en) | Current threshold logical element "nonequivalent" | |
RU2546082C1 (en) | k MODULO MULTIPLE-VALUED ADDER | |
RU2514789C1 (en) | Rs flip-flop with multidigit internal signal presentation | |
RU2513717C1 (en) | Two-input "and" logic gate with multidigit internal signal presentation | |
RU2693639C1 (en) | Current threshold logic element of cyclic direct shift |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20160328 |