RU2628131C1 - Radiation-resistant multidifferential operational amplifier for operation at low temperatures - Google Patents
Radiation-resistant multidifferential operational amplifier for operation at low temperatures Download PDFInfo
- Publication number
- RU2628131C1 RU2628131C1 RU2016108565A RU2016108565A RU2628131C1 RU 2628131 C1 RU2628131 C1 RU 2628131C1 RU 2016108565 A RU2016108565 A RU 2016108565A RU 2016108565 A RU2016108565 A RU 2016108565A RU 2628131 C1 RU2628131 C1 RU 2628131C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- transistor
- effect transistor
- current
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
Abstract
Description
Изобретение относится к области радиоэлектроники и может быть использовано в качестве прецизионного устройства усиления широкополосных сигналов.The invention relates to the field of electronics and can be used as a precision device for amplifying broadband signals.
В современной радиоэлектронной аппаратуре находят применение операционные усилители (ОУ) на полевых и биполярных транзисторах [1-15], в т.ч. выполненные на основе несимметричных дифференциальных каскадов [14-16]. Основное достоинство последних - отсутствие классических источников опорного тока, отрицательно влияющих на важнейшие статические и динамические параметры.In modern electronic equipment, operational amplifiers (op amps) are used on field and bipolar transistors [1-15], including made on the basis of asymmetric differential cascades [14-16]. The main advantage of the latter is the absence of classical sources of the reference current, which negatively affect the most important static and dynamic parameters.
Для работы в условиях низких температур, в условиях космического пространства, в экспериментальной физике необходимы радиационно-стойкие ОУ. Мировой опыт проектирования устройств данного класса показывает, что решение этих задач возможно с использованием биполярно-полевого технологического процесса [17], обеспечивающего формирование р-канальных полевых и высококачественных n-p-n биполярных транзисторов с радиационной стойкостью до 1 Мрад и потоком нейтронов до 1013 н/см2 [18-21]. Однако в таких ОУ при t=-100 ÷ -120°C необходима специальная схемотехника, учитывающая ограничения биполярно-полевой технологии [17]. Для более низких температур в схемах рекомендуется использовать только полевые транзисторы [22-24].To work at low temperatures, in space, in experimental physics, radiation-resistant op amps are needed. World experience in designing devices of this class shows that the solution to these problems is possible using a bipolar field process [17], which provides the formation of p-channel field and high-quality npn bipolar transistors with radiation resistance up to 1 Mrad and a neutron flux up to 10 13 n / cm 2 [18-21]. However, in such op-amps at t = -100 ÷ -120 ° C, a special circuitry is needed that takes into account the limitations of bipolar field technology [17]. For lower temperatures, only field-effect transistors are recommended in the circuits [22-24].
Ближайшим прототипом (фиг. 1) заявляемого устройства является мультидифференциальный операционный усилитель (МОУ), представленный в патенте RU 2523124, фиг. 2. Он содержит (фиг. 1) первый 1 входной биполярный транзистор, база которого является первым 2 входом устройства, коллектор связан с первой 3 шиной источника питания, а эмиттер соединен с истоком первого 4 входного полевого транзистора, затвор первого 4 входного полевого транзистора связан со вторым 5 входом устройства, а сток соединен со входом первого 6 токового зеркала, согласованного со второй 7 шиной источника питания, причем выход первого 6 токового зеркала связан с первым 8 токовым выходом, второй 9 входной биполярный транзистор, база которого является третьим 10 входом устройства, а эмиттер связан с истоком второго 11 входного полевого транзистора, затвор второго 11 входного полевого транзистора соединен с четвертым 12 входом устройства, второе 13 токовое зеркало.The closest prototype (Fig. 1) of the claimed device is a multidifferential operational amplifier (MOA), presented in patent RU 2523124, FIG. 2. It contains (Fig. 1) the first 1 input bipolar transistor, the base of which is the first 2 input of the device, the collector is connected to the first 3 bus of the power source, and the emitter is connected to the source of the first 4 input field-effect transistor, the gate of the first 4 input field-effect transistor is connected with the second 5 input of the device, and the drain is connected to the input of the first 6 current mirror, matched with the second 7 bus of the power source, and the output of the first 6 current mirror is connected to the first 8 current output, the second 9 input bipolar transistor, the base of which th is the third input of the
Существенный недостаток известного ОУ состоит в том, что он имеет повышенное напряжение смещения нуля (Uсм). Это связано с тем, что в двухканальной структуре ОУ-прототипа фиг. 1 используются для передачи сигнала как первое 6, так и второе 13 токовые зеркала, реализуемые на разнотипных транзисторах (n-р-n, p-n-р), имеющих различные значения коэффициента усиления по току базы (β), а также неодинаковые напряжения Эрли. В конечном итоге, это увеличивает влияние неидентичности данных токовых зеркал (которая всегда присутствует в ОУ-прототипе) на величину Uсм.A significant drawback of the known op-amp is that it has an increased zero bias voltage (U cm ). This is due to the fact that in the two-channel structure of the op-amp prototype of FIG. 1, both the first 6 and the second 13 current mirrors are used to transmit the signal, implemented on different types of transistors (npn, pn-p), which have different values of the base current gain (β), as well as unequal Earley voltages. Ultimately, this increases the influence of the non-identity of these current mirrors (which is always present in the op-amp prototype) by U cm .
Основная задача предлагаемого изобретения состоит в уменьшении систематической составляющей напряжения смещения нуля (Uсм).The main objective of the invention is to reduce the systematic component of the bias voltage zero (U cm ).
Поставленные задачи достигаются тем, что в мультидифференциальном операционном усилителе фиг. 2, содержащем первый 1 входной биполярный транзистор, база которого является первым 2 входом устройства, коллектор связан с первой 3 шиной источника питания, а эмиттер соединен с истоком первого 4 входного полевого транзистора, затвор первого 4 входного полевого транзистора связан со вторым 5 входом устройства, а сток соединен со входом первого 6 токового зеркала, согласованного со второй 7 шиной источника питания, причем выход первого 6 токового зеркала связан с первым 8 токовым выходом, второй 9 входной биполярный транзистор, база которого является третьим 10 входом устройства, а эмиттер связан с истоком второго 11 входного полевого транзистора, затвор второго 11 входного полевого транзистора соединен с четвертым 12 входом устройства, второе 13 токовое зеркало, предусмотрены новые элементы и связи - в схему введены первый 14 и второй 15 дополнительные полевые транзисторы, исток первого 14 дополнительного полевого транзистора соединен с истоком первого 4 входного полевого транзистора, затвор первого 14 дополнительного полевого транзистора подключен к затвору первого 4 входного полевого транзистора, сток первого 14 дополнительного полевого транзистора соединен с выходом второго 13 токового зеркала, согласованного со второй 7 шиной источника питания, и подключен ко второму 16 токовому выходу, исток второго 15 дополнительного полевого транзистора соединен с истоком второго 11 входного полевого транзистора, затвор второго 15 дополнительного полевого транзистора соединен с затвором второго 11 входного полевого транзистора, сток второго 15 дополнительного полевого транзистора подключен ко входу второго 13 токового зеркала, сток второго 11 входного полевого транзистора соединен с первым 8 токовым выходом.The objectives are achieved in that in the multidifferential operational amplifier of FIG. 2, containing the first 1 input bipolar transistor, the base of which is the first 2 input of the device, the collector is connected to the first 3 bus of the power source, and the emitter is connected to the source of the first 4 input field-effect transistor, the gate of the first 4 input field-effect transistor is connected to the second 5 input of the device, and the drain is connected to the input of the first 6 current mirror, matched with the second 7 bus of the power source, and the output of the first 6 current mirror is connected to the first 8 current output, the second 9 input bipolar transistor, the base of which is is the third 10 input of the device, and the emitter is connected to the source of the second 11 input field-effect transistor, the gate of the second 11 input field-effect transistor is connected to the fourth 12 input of the device, the second 13 is a current mirror, new elements and connections are provided - the first 14 and second 15 are introduced into the circuit field-effect transistors, the source of the first 14 additional field-effect transistor is connected to the source of the first 4 input field-effect transistor, the gate of the first 14 additional field-effect transistor is connected to the gate of the first 4 input field-effect transistor of the first transistor, the drain of the first 14 additional field-effect transistor is connected to the output of the second 13 current mirror, matched to the second 7 bus of the power source, and connected to the second 16 current output, the source of the second 15 additional field-effect transistor is connected to the source of the second 11 input field-effect transistor, the gate of the second 15 additional field-effect transistor is connected to the gate of the second 11 input field-effect transistor, the drain of the second 15 additional field-effect transistor is connected to the input of the second 13 current mirror, one hundred to the second 11 input field-effect transistor is connected to the first 8 current output.
На чертеже фиг. 1 показана схема ОУ-прототипа, а на чертеже фиг. 2 - схема заявляемого устройства в соответствии с п. 1 и п. 2 формулы изобретения.In the drawing of FIG. 1 shows a diagram of an op-amp prototype, and in the drawing of FIG. 2 is a diagram of the inventive device in accordance with
На чертеже фиг. 3 приведена схема заявляемого устройства в соответствии с п. 3, а на чертеже фиг. 4 - п. 4 формулы изобретения.In the drawing of FIG. 3 shows a diagram of the inventive device in accordance with
На чертеже фиг. 5 представлена схема МОУ с архитектурой, соответствующей чертежу фиг. 2, иллюстрирующая возможность построения входного каскада МОУ на JFet и CMOS-транзисторах.In the drawing of FIG. 5 is a diagram of the MOA with an architecture corresponding to the drawing of FIG. 2, illustrating the possibility of constructing the input stage of the MOU on JFet and CMOS transistors.
На чертеже фиг. 6 представлена схема заявляемого устройства фиг. 4 с общей отрицательной обратной связью (ООС) в среде PSpice на слаботочных транзисторах (PNPJFjfet АБМК_1.4_Rad) Q3, Q4,Q5, Q6.In the drawing of FIG. 6 is a diagram of the inventive device of FIG. 4 with general negative feedback (OOS) in PSpice medium on low-current transistors (PNPJFjfet ABMK_1.4_Rad) Q3, Q4, Q5, Q6.
На чертеже фиг. 7 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 6 со 100% ООС и без ООС.In the drawing of FIG. 7 shows the frequency response of the voltage gain of the circuit of FIG. 6 with 100% environmental protection and without environmental protection.
На чертеже фиг. 8 показана зависимость систематической составляющей напряжения смещения нуля схемы фиг. 6 от потока нейтронов. Данный режим моделирования показывает предельные возможности предлагаемой схемы по величине Uсм (без учета разброса параметров элементов).In the drawing of FIG. 8 shows the dependence of the systematic component of the zero bias voltage of the circuit of FIG. 6 from the neutron flux. This simulation mode shows the extreme capabilities of the proposed scheme in terms of U cm (without taking into account the spread in the parameters of the elements).
На чертеже фиг. 9 показана зависимость систематической составляющей напряжения смещения нуля схемы фиг. 6 от температуры в диапазоне от -140÷ +80°С. Данный режим измерения показывает предельные возможности предлагаемой схемы по величине Uсм (без учета разброса параметров элементов).In the drawing of FIG. 9 shows the dependence of the systematic component of the zero bias voltage of the circuit of FIG. 6 on the temperature in the range from -140 ÷ + 80 ° С. This measurement mode shows the extreme capabilities of the proposed scheme in terms of U cm (without taking into account the variation in the parameters of the elements).
На чертеже фиг. 10 представлена схема заявляемого устройства фиг. 5 в среде PSpice на сильноточных транзисторах (PADJ АБМК_1.4_Rad) Q3, Q4, Q5, Q6.In the drawing of FIG. 10 is a diagram of the inventive device of FIG. 5 in the environment of PSpice on high-current transistors (PADJ ABMK_1.4_Rad) Q3, Q4, Q5, Q6.
На чертеже фиг. 11 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 10 со 100% ООС и без ООС.In the drawing of FIG. 11 shows the frequency response of the voltage gain of the circuit of FIG. 10 with 100% OOS and without OOS.
На чертеже фиг. 12 представлена схема заявляемого устройства фиг. 5 в среде PSpice на сильноточных транзисторах (PADJ АБМК_1.4_Rad) Q3, Q4, Q5, Q6 с введением резисторов R1 и R2, которые позволяют уменьшить величину статического тока входного каскада до заданного значения.In the drawing of FIG. 12 is a diagram of the inventive device of FIG. 5 in the PSpice environment on high-current transistors (PADJ ABMK_1.4_Rad) Q3, Q4, Q5, Q6 with the introduction of resistors R1 and R2, which allow to reduce the value of the static current of the input stage to a predetermined value.
На чертеже фиг. 13 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 12 со 100% ООС и без ООС.In the drawing of FIG. 13 shows the frequency response of the voltage gain of the circuit of FIG. 12 with 100% OOS and without OOS.
На чертеже фиг. 14 представлена схема заявляемого устройства фиг. 5 в среде PSpice на сильноточных транзисторах (PADJ АБМК_1.4_Rad) Q3, Q4,Q5, Q6 с введением резисторов R3 и R4 в эмиттерные цепи выходных транзисторов Q11 и Q22.In the drawing of FIG. 14 is a diagram of the inventive device of FIG. 5 in the PSpice medium on high-current transistors (PADJ ABMK_1.4_Rad) Q3, Q4, Q5, Q6 with the introduction of resistors R3 and R4 into the emitter circuits of the output transistors Q11 and Q22.
На чертеже фиг. 15 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 14 со 100% ООС и без ООС.In the drawing of FIG. 15 shows the frequency response of the voltage gain of the circuit of FIG. 14 with 100% OOS and without OOS.
На чертеже фиг. 16 показана зависимость систематической составляющей напряжения смещения нуля схемы фиг. 14 от температуры в диапазоне от -60÷ +80°С.In the drawing of FIG. 16 shows the relationship between the systematic component of the zero bias voltage of the circuit of FIG. 14 from the temperature in the range from -60 ÷ + 80 ° С.
Радиационно-стойкий мультидифференциальный операционный усилитель для работы при низких температурах фиг. 2 содержит первый 1 входной биполярный транзистор, база которого является первым 2 входом устройства, коллектор связан с первой 3 шиной источника питания, а эмиттер соединен с истоком первого 4 входного полевого транзистора, затвор первого 4 входного полевого транзистора связан со вторым 5 входом устройства, а сток соединен со входом первого 6 токового зеркала, согласованного со второй 7 шиной источника питания, причем выход первого 6 токового зеркала связан с первым 8 токовым выходом, второй 9 входной биполярный транзистор, база которого является третьим 10 входом устройства, а эмиттер связан с истоком второго 11 входного полевого транзистора, затвор второго 11 входного полевого транзистора соединен с четвертым 12 входом устройства, второе 13 токовое зеркало. В схему введены первый 14 и второй 15 дополнительные полевые транзисторы, исток первого 14 дополнительного полевого транзистора соединен с истоком первого 4 входного полевого транзистора, затвор первого 14 дополнительного полевого транзистора подключен к затвору первого 4 входного полевого транзистора, сток первого 14 дополнительного полевого транзистора соединен с выходом второго 13 токового зеркала, согласованного со второй 7 шиной источника питания, и подключен ко второму 16 токовому выходу, исток второго 15 дополнительного полевого транзистора соединен с истоком второго 11 входного полевого транзистора, затвор второго 15 дополнительного полевого транзистора соединен с затвором второго 11 входного полевого транзистора, сток второго 15 дополнительного полевого транзистора подключен ко входу второго 13 токового зеркала, сток второго 11 входного полевого транзистора соединен с первым 8 токовым выходом.A radiation-resistant multi-differential operational amplifier for operation at low temperatures, FIG. 2 contains the first 1 input bipolar transistor, the base of which is the first 2 input of the device, the collector is connected to the first 3 bus of the power source, and the emitter is connected to the source of the first 4 input field-effect transistor, the gate of the first 4 input field-effect transistor is connected to the second 5 input of the device, and the drain is connected to the input of the first 6 current mirror, matched to the second 7 bus of the power source, and the output of the first 6 current mirror is connected to the first 8 current output, the second 9 input bipolar transistor, the base of which is They are connected to the source of the second 11 input field-effect transistor, the gate of the second 11 input field-effect transistor is connected to the fourth 12 input of the device, and the second 13 is a current mirror. The first 14 and second 15 additional field-effect transistors are introduced into the circuit, the source of the first 14 additional field-effect transistor is connected to the source of the first 4 input field-effect transistor, the gate of the first 14 additional field-effect transistor is connected to the gate of the first 4 input field-effect transistor, the drain of the first 14 additional field-effect transistor is connected to the output of the second 13 current mirror, consistent with the second 7 bus power source, and connected to the second 16 current output, the source of the second 15 additional field transi the store is connected to the source of the second 11 input field-effect transistor, the gate of the second 15 additional field-effect transistor is connected to the gate of the second 11 input field-effect transistor, the drain of the second 15 additional field-effect transistor is connected to the input of the second 13 current mirror, the drain of the second 11 input field-effect transistor is connected to the first 8 current exit.
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения в схему введен выходной дифференциальный усилитель 17, первый и второй входы которого подключены к соответствующим первому 8 и второму 16 токовым выходам, а выход 18 является потенциальным выходом устройства.In the drawing of FIG. 2, in accordance with
На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения первое 6 токовое зеркало содержит выходной транзистор 19, коллектор которого связан с выходом первого 6 токового зеркала, база является входом первого 6 токового зеркала, эмиттер связан со второй 7 шиной источника питания, а между базой и эмиттером выходного транзистора 19 включен вспомогательный прямосмещенный р-n переход 20, причем второе 13 токовое зеркало содержит выходной транзистор 21, коллектор которого связан с выходом второго 13 токового зеркала, база является входом второго 13 токового зеркала, а эмиттер связан со второй 7 шиной источника питания, причем между базой и эмиттером выходного транзистора 21 включен вспомогательный прямосмещенный р-n переход 22, который может быть реализован на биполярном транзисторе.In the drawing of FIG. 3, in accordance with
На чертеже фиг. 4, в соответствии с п. 4 формулы изобретения выходной дифференциальный усилитель 17 содержит первый 23 и второй 24 выходные транзисторы, эмиттеры которых соединены со второй 7 шиной источника питания, база первого 23 выходного транзистора соединена с первым 8 токовым выходом, база второго 24 выходного транзистора соединена со вторым 16 токовым выходом, коллектор первого 23 выходного транзистора подключен ко входу дополнительного токового зеркала 25, согласованного с первой 3 шиной источника питания через цепь смещения потенциалов 26, коллектор второго 24 выходного транзистора соединен с выходом дополнительного токового зеркала 25 и входом буферного усилителя 27, выход которого соединен с потенциальным выходом устройства 18. На чертеже фиг. 4 в качестве цепи смещения потенциалов 26 могут использоваться резисторы, стабилитроны, группы последовательно включенных р-n переходов и т.п.In the drawing of FIG. 4, in accordance with
На чертеже фиг. 5 представлена функциональная схема МОУ с архитектурой, соответствующей чертежу фиг. 2, иллюстрирующая возможность построения входного каскада МОУ на JFet и CMOS-транзисторах.In the drawing of FIG. 5 is a functional diagram of an MOC with an architecture corresponding to the drawing of FIG. 2, illustrating the possibility of constructing the input stage of the MOU on JFet and CMOS transistors.
Рассмотрим работу МОУ фиг. 4 с конкретным выполнением первого 6 и второго 13 токовых зеркал, а также с реализацией выходного дифференциального усилителя 17 в соответствии с п. 4 формулы изобретения.Consider the operation of the MOA of FIG. 4 with the specific implementation of the first 6 and second 13 current mirrors, as well as with the implementation of the output
В статическом режиме для схемы фиг. 4 можно составить следующие уравнения Кирхгофа:In static mode for the circuit of FIG. 4, we can compose the following Kirchhoff equations:
где Iвх.6, Iвых.6 - входной и выходной токи первого 6 токового зеркала;where I vh.6, I vyh.6 - input and output currents of the first
Iвх.13, Iвых.13 - входной и выходной токи второго 13 токового зеркала;I input 13 , I output 13 - input and output currents of the second 13 current mirrors;
I0 - статический ток истока первого 4 входного полевого, первого 14 дополнительного полевого транзисторов, а также второго 11 входного полевого и второго 15 дополнительного полевого транзисторов;I 0 - static current source of the first 4 input field, the first 14 additional field-effect transistors, as well as the second 11 input field and the second 15 additional field-effect transistors;
Iбр - ток базы n-p-n транзисторов схемы (позиции 1, 9, 19, 21, 23, 24) при токе эмиттера Iэ=I0.I br - base current npn transistors of the circuit (
Численное значение тока I0 определяется геометрией и техническими параметрами полевых транзисторов (позиции 4, 14 и 11, 15).The numerical value of the current I 0 is determined by the geometry and technical parameters of field-effect transistors (
С уменьшением температуры в область отрицательных значений или повышением уровня радиации токи базы (Iбр) транзисторов 19, 21, 23, 24 схемы фиг. 4 существенно (в 5-10 раз) возрастают [22-24, 18-21]. Однако в заявляемом устройстве фиг. 4 (при существенном, но идентичном изменении β указанных выше элементов) в первом 8 и втором 16 токовых выходах обеспечивается полная взаимная компенсация радиационных и температурных изменений токов базы биполярных транзисторов (позиции 19, 21, 23 и 24). Данный эффект реализуется за счет введения новых связей, а также конкретного построения основных функциональных узлов ОУ фиг. 4. В результате напряжение смещения нуля схемы фиг. 2 получается небольшим:With a decrease in temperature to the region of negative values or an increase in the level of radiation, the base currents (I br ) of the
где Iс11=Ic14=I0 - токи стока полевых транзисторов 11 и 14;where I c11 = I c14 = I 0 - drain currents of field-
Iвых.6=I0-2Iбр - статический выходной ток первого 6 токового зеркала;I out.6 = I 0 -2I br - static output current of the first 6 current mirror;
Iвых.13=I0-2Iбр - статический выходной ток второго 13 токового зеркала;I out.13 = I 0 -2I br - static output current of the second 13 current mirrors;
Iб24=Iб23=2Iбр - токи базы первого 23 и второго 24 выходных транзисторов выходного дифференциального усилителя 17;I b24 = I b23 = 2I br - base currents of the first 23 and second 24 output transistors of the output
SДК - крутизна передачи входных напряжений МОУ к высокоимпедансным узлам 16 и 8.S DK - the steepness of the transmission of the input voltage of the MOA to the high-
После преобразования формулы (3) можно показать, чтоAfter the transformation of formula (3), we can show that
Заметим, что в заявляемой схеме первое 6 и второе 13 токовые зеркала, реализованные в соответствии с фиг. 4, обеспечивают выполнение условий полной взаимной компенсации систематической составляющей Uсм.1 (3), (4) в широком диапазоне внешних воздействий. Другие токовые зеркала не дают такого положительного эффекта.Note that in the claimed circuit, the first 6 and second 13 current mirrors implemented in accordance with FIG. 4, ensure that the conditions for complete mutual compensation of the systematic component U see 1 (3), (4) are satisfied in a wide range of external influences. Other current mirrors do not give such a positive effect.
Из приведенного анализа следует, что схема фиг. 4 обладает уникальными свойством - в ней в первом 8 и втором 16 токовых выходах обеспечивается взаимная компенсация основных статических погрешностей преобразования сигналов, обусловленных деградацией (в 5-10 раз) коэффициента усиления по току базы транзисторов (β), входящих в первое 6 и второе 13 токовые зеркала, а также в выходной дифференциальный усилитель 17.From the above analysis it follows that the circuit of FIG. 4 has a unique property - in it, in the first 8 and second 16 current outputs, mutual compensation of the main static errors of signal conversion due to degradation (5-10 times) of the current gain of the base of transistors (β) included in the first 6 and second 13 is provided current mirrors, as well as in the output
Таким образом, заявляемое устройство характеризуется более высокими значениями параметров, характеризующими его прецизионность, и имеет потенциальные возможности работы при низких температурах с одновременным воздействием радиации.Thus, the claimed device is characterized by higher values of the parameters characterizing its precision, and has the potential to work at low temperatures with simultaneous exposure to radiation.
БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST
1. Патент US №4.596.958, fig. 2.1. US patent No. 4,596.958, fig. 2.
2. Патент US №4.901.031, fig. 3.2. US patent No. 4.901.031, fig. 3.
3. Патент US №5.291.149, fig. 4.3. US patent No. 5.291.149, fig. four.
4. Патент US №4.357.578, fig. 1.4. US Patent No. 4,357.578, fig. one.
5. Патент US №3.703.650, fig. 1.5. US patent No. 3.703.650, fig. one.
6. Патент US №2.070.768, fig. 1.6. US Patent No. 2,070.768, fig. one.
7. Патент US №2.571.579, fig. 4.7. US patent No. 2.571.579, fig. four.
8. Патент US №3.873.933, fig. 2.8. US Patent No. 3,873.933, fig. 2.
9. Патент US №7.202.738, fig. 10.9. US patent No. 7.202.738, fig. 10.
10.Патент US №4.198.610, fig. 3.10. US Patent No. 4.198.610, fig. 3.
11. Патент US №6.407.537, fig. 1.11. US patent No. 6.407.537, fig. one.
12. Патент US №4.667.165, fig. 3.12. US Patent No. 4,667.165, fig. 3.
13. Патентная заявка US 2010/0117735, fig. 2.13. Patent application US 2010/0117735, fig. 2.
14. Патент РФ 2523124.14. RF patent 2523124.
15. Патент РФ 2517699.15. RF patent 2517699.
16. Prokopenko, N.N. The Radiation-Hardened Differential Stages and Op Amps without Classical Reference Current Source / N.N. Prokopenko, O.V. Dvornikov, I.V. Pakhomov and N.V. Butyrlagin // 2015 Conference on Radiation Effects on Components and Systems (RADECS), September 14th-18th, 2015, Moscow, Russia. DOI: 10.1109/RADECS.2015.7365681.16. Prokopenko, N.N. The Radiation-Hardened Differential Stages and Op Amps without Classical Reference Current Source / N.N. Prokopenko, O.V. Dvornikov, I.V. Pakhomov and N.V. Butyrlagin // 2015 Conference on Radiation Effects on Components and Systems (RADECS), September 14th-18th, 2015, Moscow, Russia. DOI: 10.1109 / RADECS.2015.7365681.
17. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.17. The element base of radiation-resistant information-measuring systems: monograph / N.N. Prokopenko, O.V. Dvornikov, S.G. Krutchinsky; under the general. ed. Doctor of Technical Sciences prof. N.N. Prokopenko; FSBEI HPE “South-Ros. state University of Economics and Service. ” - Mines: FSBEI HPE "URGUES", 2011. - 208 p.
18. Дворников О. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 1 / O. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, №4. С. 44-49.18. Dvornikov O. Creation of low-temperature analog ICs for processing pulse signals from sensors.
19. Дворников О. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, №5. С. 24-28.19. Dvornikov O. Creation of low-temperature analog ICs for processing pulse signals of sensors.
20. Дворников О. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 3 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, №6. С. 34-39.20. Dvornikov O. Creating low-temperature analog ICs for processing pulse signals from sensors.
21. Dvornikov, О.V. Specialized Integral Microcircuit of the Amplifier of Photosignals / О.V. Dvornikov, V.A. Chekhovskii, V.L. Dyatlov, and N. N. Prokopenko // Russian Microelectronics, 2015, Vol. 44, No. 3, pp. 197-202. (ISSN 1063-7397). DOI: 10.1134/S1063739715020031.21. Dvornikov, O.V. Specialized Integral Microcircuit of the Amplifier of Photosignals / O.V. Dvornikov, V.A. Chekhovskii, V.L. Dyatlov, and N. N. Prokopenko // Russian Microelectronics, 2015, Vol. 44, No. 3, pp. 197-202. (ISSN 1063-7397). DOI: 10.1134 / S1063739715020031.
22. Dvornikov, О.V. An Integrated Circuit of a Universal Comparator / О.V. Dvornikov, V.A. Chekhovskii, V.L. Dyatlov, and N.N. Prokopenko // Instruments and Experimental Techniques, 2015, Vol. 58, No. 3, pp. 483-487. DOI: 10.1134/S0020441215030197.22. Dvornikov, O.V. An Integrated Circuit of a Universal Comparator / O.V. Dvornikov, V.A. Chekhovskii, V.L. Dyatlov, and N.N. Prokopenko // Instruments and Experimental Techniques, 2015, Vol. 58, No. 3, pp. 483-487. DOI: 10.1134 / S0020441215030197.
23. Dvornikov, О.V. An integrated circuit for silicon photomultipliers tubes / O.V. Dvornikov, V.A. Tchekhovsi, V.L. Dyatlov, and N.N. Prokopenko // Instruments and Experimental Techniques, vol. 57, no. 1, pp. 40-44, Feb. 2014. WOS: 000331640100007, JCR 2013 Impact Factor - 0.349 DOI: 10.1134/S0020441214010047.23. Dvornikov, O.V. An integrated circuit for silicon photomultipliers tubes / O.V. Dvornikov, V.A. Tchekhovsi, V.L. Dyatlov, and N.N. Prokopenko // Instruments and Experimental Techniques, vol. 57, no. 1, pp. 40-44, Feb. 2014. WOS: 000331640100007, JCR 2013 Impact Factor - 0.349 DOI: 10.1134 / S0020441214010047.
24. Dvornikov, О.V. Influence of Ionizing Radiation on the Parameters of an Operational Amplifier Based on Complementary Bipolar Transistors / О.V. Dvornikov, V.A. Tchekhovski, V.L. Dziatlau, and N. N. Prokopenko // Russian Microelectronics, 2016, Vol. 45, No. 1, pp. 54-62. (ISSN 1063-7397). DOI: 10.1134/S1063739716010030.24. Dvornikov, O.V. Influence of Ionizing Radiation on the Parameters of an Operational Amplifier Based on Complementary Bipolar Transistors / O.V. Dvornikov, V.A. Tchekhovski, V.L. Dziatlau, and N. N. Prokopenko // Russian Microelectronics, 2016, Vol. 45, No. 1, pp. 54-62. (ISSN 1063-7397). DOI: 10.1134 / S1063739716010030.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016108565A RU2628131C1 (en) | 2016-03-09 | 2016-03-09 | Radiation-resistant multidifferential operational amplifier for operation at low temperatures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016108565A RU2628131C1 (en) | 2016-03-09 | 2016-03-09 | Radiation-resistant multidifferential operational amplifier for operation at low temperatures |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2628131C1 true RU2628131C1 (en) | 2017-08-15 |
Family
ID=59641803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016108565A RU2628131C1 (en) | 2016-03-09 | 2016-03-09 | Radiation-resistant multidifferential operational amplifier for operation at low temperatures |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2628131C1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557234A (en) * | 1992-02-27 | 1996-09-17 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Differential amplifier with mismatch correction using floating gates |
RU2416149C1 (en) * | 2009-11-18 | 2011-04-10 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Differential operating amplifier with low zero offset voltage |
RU2523124C1 (en) * | 2013-01-09 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Multi-differential operational amplifier |
RU2571578C1 (en) * | 2014-11-11 | 2015-12-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Input stage of multidifferential operational amplifier for radiation-resistant bipolar-field process |
-
2016
- 2016-03-09 RU RU2016108565A patent/RU2628131C1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557234A (en) * | 1992-02-27 | 1996-09-17 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Differential amplifier with mismatch correction using floating gates |
RU2416149C1 (en) * | 2009-11-18 | 2011-04-10 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Differential operating amplifier with low zero offset voltage |
RU2523124C1 (en) * | 2013-01-09 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Multi-differential operational amplifier |
RU2571578C1 (en) * | 2014-11-11 | 2015-12-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Input stage of multidifferential operational amplifier for radiation-resistant bipolar-field process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2710296C1 (en) | Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal | |
RU2566963C1 (en) | Differential input stage of high-speed operational amplifier for cmos technological processes | |
RU2710917C1 (en) | Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction | |
RU2684489C1 (en) | Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures | |
RU2571578C1 (en) | Input stage of multidifferential operational amplifier for radiation-resistant bipolar-field process | |
RU2677401C1 (en) | Bipolar-field buffer amplifier | |
RU2624585C1 (en) | Low temperature radiation resistant multidifferencial operation amplifier | |
RU2712414C1 (en) | Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic | |
RU2741056C1 (en) | Radiation-resistant and low-temperature operational amplifier on complementary field-effect transistors | |
RU2628131C1 (en) | Radiation-resistant multidifferential operational amplifier for operation at low temperatures | |
RU2710847C1 (en) | Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions | |
RU2583760C1 (en) | Bipolar-field operational amplifier | |
RU2346388C1 (en) | Differential amplifier | |
RU2615068C1 (en) | Bipolar-field differential operational amplifier | |
RU2615070C1 (en) | High-precision two-stage differential operational amplifier | |
RU2741055C1 (en) | Operational amplifier with "floating" input differential cascade on complementary field-effect transistors with control p-n junction | |
RU2615066C1 (en) | Operational amplifier | |
RU2595927C1 (en) | Bipolar-field operational amplifier | |
RU2687161C1 (en) | Buffer amplifier for operation at low temperatures | |
RU2627094C1 (en) | Low-temperature radiation-resistant multidifferential operating amplifier | |
RU2712416C1 (en) | Input differential cascade on complementary field-effect transistors for operation at low temperatures | |
RU2568384C1 (en) | Precision operational amplifier based on radiation resistant bipolar and field process | |
RU2684473C1 (en) | Differential cascade on complementary field-effect transistors | |
RU2568318C1 (en) | Multidifferential operating amplifier with low zero offset voltage | |
RU2474952C1 (en) | Operating amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180310 |