RU2462812C1 - Operating amplifier with low zero offset voltage - Google Patents

Operating amplifier with low zero offset voltage Download PDF

Info

Publication number
RU2462812C1
RU2462812C1 RU2011133728/08A RU2011133728A RU2462812C1 RU 2462812 C1 RU2462812 C1 RU 2462812C1 RU 2011133728/08 A RU2011133728/08 A RU 2011133728/08A RU 2011133728 A RU2011133728 A RU 2011133728A RU 2462812 C1 RU2462812 C1 RU 2462812C1
Authority
RU
Russia
Prior art keywords
current mirror
current
output transistor
emitter
output
Prior art date
Application number
RU2011133728/08A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Сергей Сергеевич Белич (RU)
Сергей Сергеевич Белич
Илья Викторович Пахомов (RU)
Илья Викторович Пахомов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС")
Priority to RU2011133728/08A priority Critical patent/RU2462812C1/en
Application granted granted Critical
Publication of RU2462812C1 publication Critical patent/RU2462812C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: electricity.
SUBSTANCE: operating amplifier with low zero offset voltage includes input differential stage, the first and the second current mirrors, buffer amplifier, the first and the second output transistors of the third current mirror, the first and the second p-n junctions of the third current mirror, composite transistor containing N parallel connected bipolar transistors.
EFFECT: reducing absolute value of zero offset voltage, its temperature and radiation drift.
3 cl, 7 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в прецизионных интегральных и решающих усилителях, компараторах и т.п.).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, in precision integrated and solving amplifiers, comparators, etc.).

Известны схемы операционных усилителей (ОУ) на основе трех токовых зеркал [1-5]. ОУ с такой архитектурой стали основой построения многих современных аналоговых микросхем [1-22], в т.ч. ОУ с опцией rail-to-rail, имеющих максимальную амплитуду выходного напряжения, близкую к напряжениям питания.Known schemes of operational amplifiers (op amps) based on three current mirrors [1-5]. Op-amps with such an architecture have become the basis for the construction of many modern analog microcircuits [1-22], including Op-amps with a rail-to-rail option having a maximum output voltage amplitude close to the supply voltage.

Ближайшим прототипом (фиг.1) заявляемого устройства является операционный усилитель, описанный в патенте US №4241315, fig.4. Его существенная особенность - применение каскодных токовых зеркал, обладающих высоким выходным сопротивлением (влияющим на коэффициент усиления ОУ по напряжению), а также характеризующихся повышенным диапазоном рабочих частот в сравнении с другими вариантами токовых зеркал. Архитектура ОУ-прототипа также используется во многих патентах ведущих микроэлектронных фирм [5-22]. ОУ фиг.1 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, связанными со входами соответствующих первого 4 и второго 5 токовых зеркал, согласованными с первой 6 шиной источника питания, буферный усилитель 7, вход которого соединен с выходом второго 5 токового зеркала и коллектором первого 8 выходного транзистора третьего токового зеркала, первый 9 p-n переход третьего токового зеркала, включенный между базой первого 8 выходного транзистора третьего токового зеркала, подключенной к выходу первого 4 токового зеркала и базой второго 10 выходного транзистора третьего токового зеркала, второй 11 p-n переход третьего токового зеркала, включенный параллельно эмиттерно-базовому переходу второго 10 выходного транзистора третьего токового зеркала, вторую 12 шину источника питания, связанную с эмиттером второго 10 выходного транзистора третьего токового зеркала, причем коллектор второго 10 выходного транзистора третьего токового зеркала связан с эмиттером первого 8 выходного транзистора третьего токового зеркала.The closest prototype (figure 1) of the inventive device is an operational amplifier described in US patent No. 4241315, fig.4. Its essential feature is the use of cascode current mirrors with a high output impedance (affecting the gain of the op-amp by voltage), as well as characterized by an increased range of operating frequencies in comparison with other versions of current mirrors. The architecture of the op-amp prototype is also used in many patents of leading microelectronic companies [5-22]. The op amp 1 contains an input differential stage 1 with a first 2 and a second 3 current outputs connected to the inputs of the corresponding first 4 and second 5 current mirrors, matched to the first 6 bus of the power source, a buffer amplifier 7, the input of which is connected to the output of the second 5 current the mirror and the collector of the first 8 output transistor of the third current mirror, the first 9 pn junction of the third current mirror connected between the base of the first 8 output transistor of the third current mirror connected to the output of the first 4 current mirror la and the base of the second 10 output transistor of the third current mirror, the second 11 pn junction of the third current mirror, connected in parallel with the emitter-base junction of the second 10 output transistor of the third current mirror, the second 12 power supply bus connected to the emitter of the second 10 output transistor of the third current mirror, moreover, the collector of the second 10 output transistor of the third current mirror is connected to the emitter of the first 8 output transistor of the third current mirror.

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (Uсм), в том числе при температурных и радиационных воздействиях.A significant disadvantage of the known op-amp of FIG. 1 is that it has an increased value of the systematic component of the zero bias voltage (U cm ), including during temperature and radiation influences.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения Uсм, его температурного и радиационного дрейфа.The main objective of the invention is to reduce the absolute value of U cm , its temperature and radiation drift.

Поставленная задача решается тем, что в операционном усилителе (фиг.1), содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, связанными со входами соответствующих первого 4 и второго 5 токовых зеркал, согласованными с первой 6 шиной источника питания, буферный усилитель 7, вход которого соединен с выходом второго 5 токового зеркала и коллектором первого 8 выходного транзистора третьего токового зеркала, первый 9 p-n переход третьего токового зеркала, включенный между базой первого 8 выходного транзистора третьего токового зеркала, подключенной к выходу первого 4 токового зеркала и базой второго 10 выходного транзистора третьего токового зеркала, второй 11 p-n переход третьего токового зеркала, включенный параллельно эмиттерно-базовому переходу второго 10 выходного транзистора третьего токового зеркала, вторую 12 шину источника питания, связанную с эмиттером второго 10 выходного транзистора третьего токового зеркала, причем коллектор второго 10 выходного транзистора третьего токового зеркала связан с эмиттером первого 8 выходного транзистора третьего токового зеркала, предусмотрены новые элементы и связи - в схему введен дополнительный составной транзистор 13, содержащий N параллельно включенных биполярных транзисторов (13.1, 13.2, …13.N), база которого соединена с эмиттером первого 8 выходного транзистора третьего токового зеркала, эмиттер подключен ко второй 12 шине источника питания, а коллектор соединен с дополнительным 14 источником питания.The problem is solved in that in the operational amplifier (figure 1), containing the input differential stage 1 with the first 2 and second 3 current outputs associated with the inputs of the corresponding first 4 and second 5 current mirrors, matched with the first 6 bus power source, buffer an amplifier 7, the input of which is connected to the output of the second 5 current mirror and the collector of the first 8 output transistor of the third current mirror, the first 9 pn junction of the third current mirror, connected between the base of the first 8 output transistor of the third a current mirror connected to the output of the first 4 current mirror and the base of the second 10 output transistor of the third current mirror, the second 11 pn junction of the third current mirror, connected in parallel with the emitter-base junction of the second 10 output transistor of the third current mirror, the second 12 power supply bus associated with the emitter of the second 10 output transistor of the third current mirror, and the collector of the second 10 output transistor of the third current mirror is connected to the emitter of the first 8 output transistor third about the current mirror, new elements and connections are provided - an additional composite transistor 13 is introduced into the circuit, containing N parallel-connected bipolar transistors (13.1, 13.2, ... 13.N), the base of which is connected to the emitter of the first 8 output transistor of the third current mirror, the emitter is connected to the second 12 bus power supply, and the collector is connected to an additional 14 power supply.

Схема операционного усилителя-прототипа представлена на фиг.1, а на фиг.2 приведена схема ОУ фиг.1, в которой подсхемы 4 и 5 могут иметь идентичное, в том числе каскодное построение.The scheme of the operational amplifier-prototype is shown in Fig. 1, and Fig. 2 shows a diagram of the op-amp of Fig. 1, in which subcircuits 4 and 5 can have an identical, including cascode, construction.

На фиг.3 показана схема заявляемого ОУ в соответствии с п.1 формулы изобретения.Figure 3 shows a diagram of the claimed OS in accordance with claim 1.

На фиг.4 и 5 показаны схемы усилителя-прототипа (фиг.4) и заявляемого ОУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов АВМК_1_3 (г.Минск) с идеальным буферным каскадом.Figures 4 and 5 show a prototype amplifier circuit (Fig. 4) and the claimed op-amp (Fig. 5) in a computer simulation environment PSpice on AVMK_1_3 integrated transistor models (Minsk) with an ideal buffer cascade.

На фиг.6 приведены температурные зависимости напряжения смещения нуля Uсм сравниваемых схем ОУ фиг.4 и фиг.5.Figure 6 shows the temperature dependence of the bias voltage of zero U cm compared circuits of the op-amp of figure 4 and figure 5.

На фиг.7 приведена зависимость напряжения смещения нуля Uсм сравниваемых схем ОУ фиг.4 и 5 от потока нейтронов.Figure 7 shows the dependence of the zero bias voltage U cm of the compared op amp circuits of Figs. 4 and 5 on the neutron flux.

Операционный усилитель с малым напряжением смещения нуля фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, связанными со входами соответствующих первого 4 и второго 5 токовых зеркал, согласованными с первой 6 шиной источника питания, буферный усилитель 7, вход которого соединен с выходом второго 5 токового зеркала и коллектором первого 8 выходного транзистора третьего токового зеркала, первый 9 p-n переход третьего токового зеркала, включенный между базой первого 8 выходного транзистора третьего токового зеркала, подключенной к выходу первого 4 токового зеркала и базой второго 10 выходного транзистора третьего токового зеркала, второй 11 p-n переход третьего токового зеркала, включенный параллельно эмиттерно-базовому переходу второго 10 выходного транзистора третьего токового зеркала, вторую 12 шину источника питания, связанную с эмиттером второго 10 выходного транзистора третьего токового зеркала, причем коллектор второго 10 выходного транзистора третьего токового зеркала связан с эмиттером первого 8 выходного транзистора третьего токового зеркала. В схему введен дополнительный составной транзистор 13, содержащий N параллельно включенных биполярных транзисторов (13.1, 13.2, …13.N), база которого соединена с эмиттером первого 8 выходного транзистора третьего токового зеркала, эмиттер подключен ко второй 12 шине источника питания, а коллектор соединен с дополнительным 14 источником питания.The operational amplifier with a low zero bias voltage of FIG. 2 contains an input differential stage 1 with a first 2 and a second 3 current outputs connected to the inputs of the corresponding first 4 and second 5 current mirrors, matched to the first 6 bus of the power source, a buffer amplifier 7, the input of which connected to the output of the second 5 current mirror and the collector of the first 8 output transistor of the third current mirror, the first 9 pn junction of the third current mirror included between the base of the first 8 output transistor of the third current a mirror connected to the output of the first 4 current mirror and the base of the second 10 output transistor of the third current mirror, the second 11 pn junction of the third current mirror, connected in parallel with the emitter-base junction of the second 10 output transistor of the third current mirror, the second 12 power supply bus connected to the emitter the second 10 output transistor of the third current mirror, and the collector of the second 10 output transistor of the third current mirror is connected to the emitter of the first 8 output transistor of the third current on the mirror. An additional composite transistor 13 is introduced into the circuit, containing N parallel-connected bipolar transistors (13.1, 13.2, ... 13.N), the base of which is connected to the emitter of the first 8 output transistor of the third current mirror, the emitter is connected to the second 12 bus of the power source, and the collector is connected with an additional 14 power sources.

В соответствии с п.2 формулы изобретения число параллельно включенных биполярных транзисторов в структуре дополнительного составного транзистора 13 равно четырем (N=4) (13.1, 13.2, 13.3, 13.4), а в качестве первого 4 и второго 5 токовых зеркал используются схемы идентичных токовых зеркал, реализуемых, например, по схеме Вильсона и ее многочисленным модификациям.In accordance with claim 2, the number of bipolar transistors connected in parallel in the structure of the additional composite transistor 13 is four (N = 4) (13.1, 13.2, 13.3, 13.4), and identical current circuits are used as the first 4 and second 5 current mirrors mirrors sold, for example, according to Wilson’s scheme and its many modifications.

В соответствии с п.3 формулы изобретения в качестве дополнительного 14 источника питания используется общая шина положительного 6 и отрицательного 12 источников питания.In accordance with claim 3 of the claims, a common bus of positive 6 and negative 12 of power sources is used as an additional 14 power sources.

Буферный усилитель 7 с малым входным током может быть реализован как на полевых, так и на биполярных транзисторах по классическим схемам Дарлингтона. Входной дифференциальный каскад 1 в схеме фиг.3 реализован на входных транзисторах 15, 16 и источнике тока 17.The buffer amplifier 7 with a small input current can be implemented both on field and on bipolar transistors according to the classical Darlington circuits. The input differential stage 1 in the circuit of figure 3 is implemented on the input transistors 15, 16 and the current source 17.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля (Uсм) в схеме фиг.3, в которой буферный усилитель 7 имеет малые входные токи (IБУ≈0).Consider the factors that determine the systematic component of the bias voltage zero (U cm ) in the circuit of figure 3, in which the buffer amplifier 7 has small input currents (I BU ≈0).

Если учесть, что выходные токи для узлов 2 и 3 входного дифференциального каскада 1 удовлетворяют условиямGiven that the output currents for nodes 2 and 3 of the input differential stage 1 satisfy the conditions

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

то можно найти выходные токи токовых зеркал 4 и 5, в качестве которых рекомендуется использовать как классические токовые зеркала Вильсона с Ki12=-1, так и каскодные токовые зеркала (см. US 4.241.315)you can find the output currents of current mirrors 4 and 5, which are recommended to use both classic Wilson current mirrors with K i12 = -1, and cascode current mirrors (see US 4.241.315)

Figure 00000003
Figure 00000003

Figure 00000004
Figure 00000004

где Iсм.4=Iсм.5 - токи смещения нуля идентичных токовых зеркал 4 и 5;where I cm 4 = I cm 5 - zero bias currents of identical current mirrors 4 and 5;

Iбр=Iэ/βi - токи базы входных n-p-n транзисторов 15 и 16 схемы ОУ фиг.3 при их эмиттерном токе

Figure 00000005
;I br = I e / β i are the base currents of the input npn transistors 15 and 16 of the op-amp circuit of Fig. 3 with their emitter current
Figure 00000005
;

βi - коэффициент усиления по току базы n-p-n транзисторов схемы;β i is the current gain of the base npn of the transistors of the circuit;

Ki12.4=Ki12.5=1 - коэффициент передачи по току идентичных токовых зеркала 4 и 5.K i12.4 = K i12.5 = 1 - current transfer coefficient of identical current mirrors 4 and 5.

Таким образом, при идентичных токовых зеркалах 4 и 5 на вход третьего каскадного токового зеркала на транзисторах 8 и 10 поступает ток I4=I0=I5.Thus, with identical current mirrors 4 and 5, the current I 4 = I 0 = I 5 is supplied to the input of the third cascade current mirror on transistors 8 and 10.

Введение в схему ОУ составного транзистора 13 при N=4 обеспечивает следующие эмиттерный (Iэ) и коллекторный (Iк) токи транзистора 8The introduction of a composite transistor 13 at N = 4 into the opamp circuit provides the following emitter (I e ) and collector (I k ) currents of the transistor 8

Figure 00000006
Figure 00000006

Figure 00000007
Figure 00000007

где

Figure 00000008
Where
Figure 00000008

Таким образом, в схеме фиг.2 в высокоимпедансном узле «А» обеспечивается полная взаимная компенсация токов I5 и Iк8, обусловленных неидентичностью транзисторов 8 и 10 третьего токового зеркала. Поэтому систематическая составляющая напряжения смещения нуля в схеме фиг.3 близка к нулю (Uсм≈0).Thus, in the circuit of figure 2 in the high-impedance node "A" provides full mutual compensation of the currents I 5 and I k8 , due to the non-identity of the transistors 8 and 10 of the third current mirror. Therefore, the systematic component of the zero bias voltage in the circuit of FIG. 3 is close to zero (U cm ≈ 0).

В частном случае коллекторы биполярных транзисторов 13.1…13.N могут использоваться как источники тока, устанавливающие статический режим транзисторов буферного усилителя 7, или подключаться к общей шине источника питания.In the particular case, the collectors of bipolar transistors 13.1 ... 13.N can be used as current sources, setting the static mode of the transistors of the buffer amplifier 7, or connected to a common bus of the power source.

Результаты компьютерного моделирования известной (фиг.4) и предлагаемой (фиг.5) схем ОУ, представленные на фиг.6 и 7 показывают, что схема фиг.5 имеет более чем на порядок меньшее значение Uсм, его температурный (фиг.6), а также радиационный дрейф (фиг.7).The results of computer simulation of the known (Fig. 4) and proposed (Fig. 5) op-amp circuits shown in Figs. 6 and 7 show that the circuit of Fig. 5 has more than an order of magnitude lower U cm , its temperature (Fig. 6) , as well as radiation drift (Fig.7).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.Thus, the claimed device has significant advantages in comparison with the prototype in terms of the value of the static error of amplification of DC signals.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка-ХХI», 2001, стр.225.1. Operational amplifiers and comparators [Text]. - M .: Publishing house "Dodeka-XXI", 2001, p. 225.

2. Полонников Д.Е. Операционные усилители: принципы построения, теория, схемотехника [Текст] / Д.Е.Полонников. - М., 1983, с.203.2. Polonnikov D.E. Operational amplifiers: principles of construction, theory, circuitry [Text] / D.E. Polonnikov. - M., 1983, p.203.

3. Операционные усилители и компараторы. - М.: Издательский дом «Додэка-XXI», 2001, стр.106 (ОУ СА3078).3. Operational amplifiers and comparators. - M.: Dodeka-XXI Publishing House, 2001, p. 106 (OU CA3078).

4. Матавкин В.В. Быстродействующие операционные усилители [Текст] / В.В.Матавкин. - М.: Радио и связь, 1989. - Рис.2.12.4. Matavkin V.V. High-speed operational amplifiers [Text] / V.V. Matavkin. - M .: Radio and communications, 1989. - Fig. 2.12.

5. Шкритек П. Справочное руководство по звуковой схемотехнике [Текст]: Пер. с нем. / П.Шкритек - М.: Мир, 1991. - С.96, рис.8.2.1.5. Shkritek P. Reference manual for sound circuitry [Text]: Per. with him. / P. Shkritek - M.: Mir, 1991. - P.96, Fig. 8.2.1.

6. Патент США №4783602.6. US patent No. 4783602.

7. Патент США №4176323.7. US Patent No. 4,176,323.

8. Патент США №5371476.8. US patent No. 5371476.

9. Патент США RE 30.587.9. US Patent RE 30.587.

10. Патент США №4241315.10. US patent No. 4241315.

11. Патент США №4267519.11. US patent No. 4267519.

12. Патент США №4361815.12. US patent No. 4361815.

13. Патент США №3439542.13. US patent No. 3439542.

14. Патент США №5880639.14. US patent No. 5880639.

15. A.св. СССР №361605.15. A. St. USSR No. 361605.

16. Патент ФРГ №2551068.16. The patent of Germany No. 2551068.

17. Патент ФРГ №2620999.17. German patent No. 2620999.

18. Патент США №5936568.18. US patent No. 5936568.

19. Патент США №5497124.19. US Patent No. 5497124.

20. Патент США №3979689.20. US patent No. 3979689.

21. Патент США №5399991.21. US patent No. 5399991.

22. Патент США №4618832.22. US patent No. 4618832.

Claims (3)

1. Операционный усилитель с малым напряжением смещения нуля, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, связанными со входами соответствующих первого (4) и второго (5) токовых зеркал, согласованными с первой (6) шиной источника питания, буферный усилитель (7), вход которого соединен с выходом второго (5) токового зеркала и коллектором первого (8) выходного транзистора третьего токового зеркала, первый (9) р-n переход третьего токового зеркала, включенный между базой первого (8) выходного транзистора третьего токового зеркала, подключенной к выходу первого (4) токового зеркала и базой второго (10) выходного транзистора третьего токового зеркала, второй (11) р-n переход третьего токового зеркала, включенный параллельно эмиттерно-базовому переходу второго (10) выходного транзистора третьего токового зеркала, вторую (12) шину источника питания, связанную с эмиттером второго (10) выходного транзистора третьего токового зеркала, причем коллектор второго (10) выходного транзистора третьего токового зеркала связан с эмиттером первого (8) выходного транзистора третьего токового зеркала, отличающийся тем, что в схему введен дополнительный составной транзистор (13), содержащий N параллельно включенных биполярных транзисторов (13.1, 13.2,… 13.N), база которого соединена с эмиттером первого (8) выходного транзистора третьего токового зеркала, эмиттер подключен ко второй (12) шине источника питания, а коллектор соединен с дополнительным (14) источником питания.1. An operational amplifier with a low zero bias voltage, comprising an input differential stage (1) with first (2) and second (3) current outputs connected to the inputs of the corresponding first (4) and second (5) current mirrors, matched with the first ( 6) the power supply bus, a buffer amplifier (7), the input of which is connected to the output of the second (5) current mirror and the collector of the first (8) output transistor of the third current mirror, the first (9) pn junction of the third current mirror, connected between the base the first (8) output transistor one third its current mirror connected to the output of the first (4) current mirror and the base of the second (10) output transistor of the third current mirror, the second (11) pn junction of the third current mirror, connected in parallel with the emitter-base junction of the second (10) output transistor of the third a current mirror, a second (12) power supply bus coupled to an emitter of a second (10) output transistor of a third current mirror, wherein a collector of a second (10) output transistor of a third current mirror is connected to an emitter of a first (8) output trans torus of the third current mirror, characterized in that an additional composite transistor (13) is introduced into the circuit, containing N parallel-connected bipolar transistors (13.1, 13.2, ... 13.N), the base of which is connected to the emitter of the first (8) output transistor of the third current mirror , the emitter is connected to the second (12) bus of the power source, and the collector is connected to an additional (14) power source. 2. Операционный усилитель с малым напряжением смещения нуля по п.1, отличающийся тем, что в качестве первого (4) и второго (5) токовых зеркал используются идентичные токовые зеркала, а число параллельно включенных биполярных транзисторов в структуре дополнительного составного транзистора (13) равно N=4 (13.1, 13.2, 13.3, 13.4).2. An operational amplifier with a low zero bias voltage according to claim 1, characterized in that identical current mirrors are used as the first (4) and second (5) current mirrors, and the number of bipolar transistors connected in parallel in the structure of an additional composite transistor (13) equal to N = 4 (13.1, 13.2, 13.3, 13.4). 3. Операционный усилитель с малым напряжением смещения нуля по п.1, отличающийся тем, в качестве дополнительного (14) источника питания используется общая шина источников питания. 3. An operational amplifier with a low zero bias voltage according to claim 1, characterized in that the common bus of the power sources is used as an additional (14) power source.
RU2011133728/08A 2011-08-10 2011-08-10 Operating amplifier with low zero offset voltage RU2462812C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2011133728/08A RU2462812C1 (en) 2011-08-10 2011-08-10 Operating amplifier with low zero offset voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2011133728/08A RU2462812C1 (en) 2011-08-10 2011-08-10 Operating amplifier with low zero offset voltage

Publications (1)

Publication Number Publication Date
RU2462812C1 true RU2462812C1 (en) 2012-09-27

Family

ID=47078631

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011133728/08A RU2462812C1 (en) 2011-08-10 2011-08-10 Operating amplifier with low zero offset voltage

Country Status (1)

Country Link
RU (1) RU2462812C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241315A (en) * 1979-02-23 1980-12-23 Harris Corporation Adjustable current source
RU2292636C1 (en) * 2005-07-21 2007-01-27 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Differential amplifier characterized in enhanced common-mode signal attenuation
EP1863171A1 (en) * 2006-05-31 2007-12-05 STMicroelectronics S.r.l. Operational amplifier of class AB
RU2331975C1 (en) * 2007-04-26 2008-08-20 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Differential amplifier with minor zero offset voltage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241315A (en) * 1979-02-23 1980-12-23 Harris Corporation Adjustable current source
RU2292636C1 (en) * 2005-07-21 2007-01-27 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Differential amplifier characterized in enhanced common-mode signal attenuation
EP1863171A1 (en) * 2006-05-31 2007-12-05 STMicroelectronics S.r.l. Operational amplifier of class AB
RU2331975C1 (en) * 2007-04-26 2008-08-20 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Differential amplifier with minor zero offset voltage

Similar Documents

Publication Publication Date Title
RU2462812C1 (en) Operating amplifier with low zero offset voltage
RU2455757C1 (en) Precision operational amplifier
RU2595927C1 (en) Bipolar-field operational amplifier
RU2615070C1 (en) High-precision two-stage differential operational amplifier
RU2414808C1 (en) Operational amplifier with low voltage of zero shift
RU2419187C1 (en) Cascode differential amplifier with increased zero level stability
RU2441316C1 (en) Differential amplifier with low supply voltage
RU2393629C1 (en) Complementary cascode differential amplifier
RU2412530C1 (en) Complementary differential amplifier
RU2411634C1 (en) Differential amplifier with low voltage of zero shift
RU2621289C1 (en) Two-stage differential operational amplifier with higher gain
RU2402150C1 (en) Current mirror with load circuit in form of cascade at transistor with common emitter
RU2446555C2 (en) Differential operational amplifier
RU2319291C1 (en) Cascade differential amplifier
RU2820341C1 (en) Gallium arsenide operational amplifier based on "bent" cascode
RU2416152C1 (en) Differential operating amplifier
RU2444119C1 (en) Precision operational amplifier
RU2432666C1 (en) Differential operational amplifier with low supply voltage
RU2390921C1 (en) Operational amplifier with low voltage of zero shift
RU2444114C1 (en) Operational amplifier with low-resistance load
RU2449465C1 (en) Precision operational amplifier
RU2459348C1 (en) Operational amplifier having gain adjustment circuit
RU2820562C1 (en) Gallium arsenide operational amplifier with high gain and low level of systematic component of zero offset voltage
RU2815912C1 (en) Resistorless gallium arsenide differential cascade and operational amplifier based on it with low zero offset voltage
RU2450425C1 (en) Precision operational amplifier

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130811