RU2331975C1 - Differential amplifier with minor zero offset voltage - Google Patents

Differential amplifier with minor zero offset voltage Download PDF

Info

Publication number
RU2331975C1
RU2331975C1 RU2007115969/09A RU2007115969A RU2331975C1 RU 2331975 C1 RU2331975 C1 RU 2331975C1 RU 2007115969/09 A RU2007115969/09 A RU 2007115969/09A RU 2007115969 A RU2007115969 A RU 2007115969A RU 2331975 C1 RU2331975 C1 RU 2331975C1
Authority
RU
Russia
Prior art keywords
current
input
output
current mirror
differential stage
Prior art date
Application number
RU2007115969/09A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Даниил Николаевич Конев (RU)
Даниил Николаевич Конев
Андрей Васильевич Хорунжий (RU)
Андрей Васильевич Хорунжий
Original Assignee
ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) filed Critical ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС)
Priority to RU2007115969/09A priority Critical patent/RU2331975C1/en
Application granted granted Critical
Publication of RU2331975C1 publication Critical patent/RU2331975C1/en

Links

Images

Abstract

FIELD: electricity.
SUBSTANCE: invention may be used for amplification of analogue signals within the structures of different functional analogue microchips (for example, operational amplifiers, and comparators). Differential amplifier includes complementary input differential stage (1) having anti-phase current outputs 1 (2) and 2 (3) matched with positive power supply bus (4), anti-phase current outputs 3 (5) and 4 (6) matched with negative power supply bus (7), current mirror 1 (8), 2 (9) and 3 (10). Current mirror input (8) is connected to input differential stage (1) current output 1 (2), and current mirror input 2 (9) is connected to input differential stage (1) current output 2 (3), while current mirror input 3 (10) is connected to input differential stage (1) current output 4 (6). Current mirror output 1 (8) is linked with current mirror 3 input (10), current mirror outputs 2 (9) and 3 (10) being coupled with differential amplifier output (11). Circuit is supplemented with additional current mirror (12) with current output connected to current mirror input 3 (10), with its input linked to input differential stage (1) current output 3 (5).
EFFECT: decrease in zero offset voltage component.
6 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах).The invention relates to the field of radio engineering and communications and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, operational amplifiers (op amps), comparators).

Известны схемы дифференциальных усилителей (ДУ) на основе входных копмлементарных дифференциальных каскадов на n-p-n и p-n-p транзисторах и выходных токовых зеркал [1-16]. В связи с высокой популярностью такой архитектуры ДУ на их модификации выдано более 30 патентов для ведущих производителей микроэлектронных изделий. Предлагаемое изобретение относится к данному подклассу устройств.There are known schemes of differential amplifiers (DU) based on input complementary differential stages on n-p-n and p-n-p transistors and output current mirrors [1-16]. Due to the high popularity of such a remote control architecture, more than 30 patents have been issued for their modification for leading manufacturers of microelectronic products. The present invention relates to this subclass of devices.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США № 6974940, содержащий комплементарный входной дифференциальный каскад 1, имеющий первый 2 и второй 3 противофазные токовые выходы, согласованные с шиной положительного источника питания 4, третий 5 и четвертый 6 противофазные токовые выходы, согласованные с шиной отрицательного источника питания 7, первое 8, второе 9, третье 10 токовые зеркала, причем вход первого токового зеркала 8 соединен с первым 2 токовым выходом комплементарного входного дифференциального каскада 1, вход второго токового зеркала 9 соединен со вторым токовым выходом 3 комплементарного входного дифференциального каскада 1, вход третьего токового зеркала 10 соединен с четвертым 6 токовым выходом комплементарного входного дифференциального каскада 1, выход первого токового зеркала 8 связан со входом третьего токового зеркала 10, а выходы второго 9 и третьего 10 токовых зеркал соединены с выходом дифференциального усилителя 11.The closest prototype (figure 1) of the claimed device is a differential amplifier described in US patent No. 6974940, containing a complementary input differential stage 1, having first 2 and second 3 antiphase current outputs, matched with the bus positive power supply 4, third 5 and fourth 6 antiphase current outputs matched to the negative power supply bus 7, first 8, second 9, third 10 current mirrors, the input of the first current mirror 8 being connected to the first 2 current output of the complementary input differential cascade 1, the input of the second current mirror 9 is connected to the second current output 3 of the complementary input differential cascade 1, the input of the third current mirror 10 is connected to the fourth 6 current output of the complementary input differential cascade 1, the output of the first current mirror 8 is connected to the input of the third current mirror 10, and the outputs of the second 9 and third 10 current mirrors are connected to the output of the differential amplifier 11.

Существенный недостаток известного ДУ состоит в том, что он имеет сравнительно большое значение напряжения смещения нуля Uсм (э.д.с. смещения нуля) даже при совершенно идентичных транзисторах.A significant drawback of the known DE is that it has a relatively large value of the bias voltage of zero U cm (emf bias zero) even with completely identical transistors.

Основная цель предлагаемого изобретения состоит в уменьшении составляющей напряжения смещения нуля, обусловленной влиянием токовых зеркал.The main objective of the invention is to reduce the component of the zero bias voltage due to the influence of current mirrors.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем комплементарный входной дифференциальный каскад 1, имеющий первый 2 и второй 3 противофазные токовые выходы, согласованные с шиной положительного источника питания 4, третий 5 и четвертый 6 противофазные токовые выходы, согласованные с шиной отрицательного источника питания 7, первое 8, второе 9, третье 10 токовые зеркала, причем вход первого токового зеркала 8 соединен с первым 2 токовым выходом комплементарного входного дифференциального каскада 1, вход второго токового зеркала 9 соединен со вторым токовым выходом 3 комплементарного входного дифференциального каскада 1, вход третьего токового зеркала 10 соединен с четвертым 6 токовым выходом комплементарного входного дифференциального каскада 1, выход первого токового зеркала 8 связан со входом третьего токового зеркала 10, а выходы второго 9 и третьего 10 токовых зеркал соединены с выходом дифференциального усилителя 11, предусмотрены новые элементы и связи - в схему введено дополнительное токовое зеркало 12, токовый выход которого соединен со входом третьего токового зеркала 10, а вход - подключен к третьему 5 токовому выходу комплементарного входного дифференциального каскада 1.This goal is achieved in that in the differential amplifier of Fig. 1, containing a complementary input differential stage 1, having first 2 and second 3 antiphase current outputs, matched with the bus positive power supply 4, the third 5 and fourth 6 antiphase current outputs matched with the bus negative power supply 7, first 8, second 9, third 10 current mirrors, and the input of the first current mirror 8 is connected to the first 2 current output of a complementary input differential stage 1, the input is of the current mirror 9 is connected to the second current output 3 of the complementary input differential stage 1, the input of the third current mirror 10 is connected to the fourth 6 current output of the complementary input differential stage 1, the output of the first current mirror 8 is connected to the input of the third current mirror 10, and the outputs of the second 9 and the third 10 current mirrors are connected to the output of the differential amplifier 11, new elements and connections are provided - an additional current mirror 12 is introduced into the circuit, the current output of which is connected to the course of the third current mirror 10, and the input is connected to the third 5 current output of a complementary input differential stage 1.

На чертеже фиг.2 показана типовая схема входного комплементарного дифференциального каскада 1 на n-p-n и p-n-p транзисторах с источниками опорного тока в общей эмиттерной цепи.The drawing of figure 2 shows a typical circuit input complementary differential stage 1 on n-p-n and p-n-p transistors with reference current sources in a common emitter circuit.

На чертеже фиг.3 показана схема заявляемого устройства и обозначены статические выходные токи основных подсхем.The drawing of figure 3 shows a diagram of the inventive device and indicates the static output currents of the main subcircuits.

На чертежах фиг.4 - 5 показаны схемы известного (фиг.4) и заявляемого (фиг.5) устройств в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».In the drawings, Figures 4 to 5 show diagrams of a known (Fig. 4) and claimed (Fig. 5) devices in a computer simulation environment PSpice on models of integrated transistors of FSUE NPP Pulsar.

Чертеж фиг.6 характеризует зависимость напряжения смещения нуля Uсм от численных значений коэффициентов передачи по току Ki применяемых токовых зеркал 8, 9, 10, 11 заявляемого (фиг.5) и известного (фиг.4) ДУ.The drawing of FIG. 6 characterizes the dependence of the zero bias voltage U cm on the numerical values of the current transfer coefficients K i of the applied current mirrors 8, 9, 10, 11 of the claimed (FIG. 5) and known (FIG. 4) remote control.

Дифференциальный усилитель фиг.3 содержит комплементарный входной дифференциальный каскад 1, имеющий первый 2 и второй 3 противофазные токовые выходы, согласованные с шиной положительного источника питания 4, третий 5 и четвертый 6 противофазные токовые выходы, согласованные с шиной отрицательного источника питания 7, первое 8, второе 9, третье 10 токовые зеркала, причем вход первого токового зеркала 8 соединен с первым 2 токовым выходом комплементарного входного дифференциального каскада 1, вход второго токового зеркала 9 соединен со вторым токовым выходом 3 комплементарного входного дифференциального каскада 1, вход третьего токового зеркала 10 соединен с четвертым 6 токовым выходом комплементарного входного дифференциального каскада 1, выход первого токового зеркала 8 связан со входом третьего токового зеркала 10, а выходы второго 9 и третьего 10 токовых зеркал соединены с выходом дифференциального усилителя 11. В схему введено дополнительное токовое зеркало 12, токовый выход которого соединен со входом третьего токового зеркала 10, а вход - подключен к третьему 5 токовому выходу комплементарного входного дифференциального каскада 1.The differential amplifier of Fig. 3 comprises a complementary input differential stage 1 having first 2 and second 3 antiphase current outputs matched to a positive power supply bus 4, third 5 and fourth 6 antiphase current outputs matched to a negative power supply bus 7, first 8, second 9, third 10 current mirrors, wherein the input of the first current mirror 8 is connected to the first 2 current output of a complementary input differential stage 1, the input of the second current mirror 9 is connected to the second by the output 3 of the complementary input differential stage 1, the input of the third current mirror 10 is connected to the fourth 6 current output of the complementary input differential stage 1, the output of the first current mirror 8 is connected to the input of the third current mirror 10, and the outputs of the second 9 and third 10 current mirrors are connected to the output of the differential amplifier 11. An additional current mirror 12 is introduced into the circuit, the current output of which is connected to the input of the third current mirror 10, and the input is connected to the third 5 current output to complementary input differential stage 1.

Рассмотрим работу заявляемого ДУ фиг.3.Consider the operation of the claimed remote control of Fig.3.

Если коэффициенты передачи по току всех токовых зеркал 8 и 12 равны единице (Кi=1), то в схемах фиг.1 и фиг.3 напряжение смещения нуля Uсм при идентичных транзисторах и одинаковом статическом режиме близко к нулю, т.к. отсутствует систематическая ошибка передачи статических выходных токов входного комплементарного каскада на выход 11 ДУ. Однако в практических схемах ДУ коэффициент передачи по току токовых зеркал 8-10 (особенно при их реализации по классической архитектуре (фиг.4)) всегда отличается от единицы, что приводит к появлению в цепи выхода 11 разностного тока Iн, который и обуславливает смещение нуля ДУ:If the current transfer coefficients of all current mirrors 8 and 12 are equal to unity (K i = 1), then in the circuits of Fig. 1 and Fig. 3, the zero bias voltage U cm for identical transistors and the same static mode is close to zero, because There is no systematic error in transmitting the static output currents of the input complementary cascade to the output 11 of the remote control. However, in practical remote control circuits, the current transfer coefficient of current mirrors 8-10 (especially when implemented according to the classical architecture (Fig. 4)) always differs from unity, which leads to the appearance of a differential current I n in the output circuit 11, which causes the bias zero remote control:

Figure 00000002
Figure 00000002

где SДУ - крутизна преобразования входного напряжения ДУ в его выходной ток.where S ДУ - steepness of conversion of the input voltage ДУ in its output current.

Так, для схемы заявляемого ДУ фиг.3 ток в нагрузке Rн при нулевом входном сигналеSo, for the circuit of the claimed control of FIG. 3, the current in the load R n at a zero input signal

Figure 00000003
Figure 00000003

где Iпт9=I3Ki12.9,where I pt9 = I 3 K i12.9 ,

Figure 00000004
Figure 00000004

I3=I2=I5=I6=I1 - выходные статические токи входного комплементарного ДУ 1,I 3 = I 2 = I 5 = I 6 = I 1 - output static currents of the input complementary remote control 1,

Ki12.mn - коэффициент передачи по току nm-токового зеркала.K i12.mn is the current transfer coefficient of the nm-current mirror.

Таким образом, выходной статический ток ошибки ДУ, обусловленный отличием от единицы коэффициентов передачи его токовых зеркал Ki12.9=Ki12.10=Ki12.11=Ki12.8=К1, определяется формулойThus, the output static error current of the remote control caused by the difference from the unity of the transmission coefficients of its current mirrors K i12.9 = K i12.10 = K i12.11 = K i12.8 = K 1 is determined by the formula

Figure 00000005
Figure 00000005

При этом приращение тока в нагрузке Rн, вызванное изменением коэффициентов передач токовых зеркалIn this case, the current increment in the load R n caused by a change in the gear ratios of current mirrors

Figure 00000006
Figure 00000006

To есть при одинаковых приращениях ΔКi12, обусловленных схемотехническими особенностями токовых зеркал, влиянием температуры или напряжений питания, приращение тока в нагрузке заявляемого ДУ близко к нулю ΔIн≈0. Это свидетельствует о более высокой стабильности напряжения смещения нуля ΔIн в заявляемой схеме, которое зависит от численных значений ΔIн и крутизны преобразования входного напряжения ДУ в его выходной ток SДУ. Действительно, в ДУ-прототипе (фиг.1) чувствительность Iн к ΔKi значительно вышеThat is, with the same increments ΔK i12 , due to the circuitry features of current mirrors, the influence of temperature or supply voltages, the current increment in the load of the claimed remote control is close to zero ΔI n ≈0. This indicates a higher stability of the zero bias voltage ΔI n in the claimed circuit, which depends on the numerical values of ΔI n and the steepness of the conversion of the input voltage of the remote control into its output current S remote control . Indeed, in the remote control prototype (figure 1), the sensitivity of I n to ΔK i is much higher

Figure 00000007
Figure 00000007

Полученные выше выводы подтверждаются результатами моделирования предлагаемой (фиг.5) и известной (фиг.4) схем ДУ в среде PSpice (фиг.6). Так, при коэффициентах усиления по току токовых зеркал Ki12=0,9 выигрыш по величине Uсм достигает одного порядка.The conclusions obtained above are confirmed by the simulation results of the proposed (Fig. 5) and known (Fig. 4) remote control schemes in the PSpice environment (Fig. 6). So, with the current-current gain of current mirrors K i12 = 0.9, the gain in U cm reaches one order of magnitude.

Источники информацииInformation sources

1. Патент США № 6844781 В1.1. US patent No. 6844781 B1.

2. Патентная заявка US 2006/0226908.2. Patent application US 2006/0226908.

3. Авт. свид. СССР 530425.3. Auth. testimonial. USSR 530425.

4. Патент США 4757273.4. US patent 4757273.

5. Патентная заявка US 2001/0052818 A1.5. Patent application US 2001/0052818 A1.

6. Патент США № 5729177.6. US patent No. 5729177.

7. Патент США № 6642789.7. US Patent No. 6642789.

8. Патент США № 6628168 В2.8. US patent No. 6628168 B2.

9. Патент США № 4463319.9. US patent No. 4463319.

10. Патент США № 6696894 В1.10. US patent No. 6696894 B1.

11. Патент США № 4377789.11. US patent No. 4377789.

12. Патент США № 6794940 В2.12. US Patent No. 6794940 B2.

13. Патент США № 4636743.13. US patent No. 4636743.

14. Патент WO 98/00911.14. Patent WO 98/00911.

15. Патентная заявка US 2005/0024140 A1.15. Patent application US 2005/0024140 A1.

Claims (1)

Дифференциальный усилитель с малым напряжением смещения нуля, содержащий комплементарный входной дифференциальный каскад (1), имеющий первый (2) и второй (3) противофазные токовые выходы, согласованные с шиной положительного источника питания (4), третий (5) и четвертый (6) противофазные токовые выходы, согласованные с шиной отрицательного источника питания (7), первое (8), второе (9), третье (10) токовые зеркала, причем вход первого токового зеркала (8) соединен с первым (2) токовым выходом комплементарного входного дифференциального каскада (1), вход второго токового зеркала (9) соединен со вторым токовым выходом (3) комплементарного входного дифференциального каскада (1), вход третьего токового зеркала (10) соединен с четвертым (6) токовым выходом комплементарного входного дифференциального каскада (1), выход первого токового зеркала (8) связан со входом третьего токового зеркала (10), а выходы второго (9) и третьего (10) токовых зеркал соединены с выходом дифференциального усилителя (11), отличающийся тем, что в схему введено дополнительное токовое зеркало (12), токовый выход которого соединен со входом третьего токового зеркала (10), а вход подключен к третьему (5) токовому выходу комплементарного дифференциального каскада (1).A differential amplifier with a low zero bias voltage, containing a complementary input differential stage (1), having the first (2) and second (3) antiphase current outputs matched with the bus of the positive power supply (4), the third (5) and fourth (6) out-of-phase current outputs matched to the negative power supply bus (7), first (8), second (9), third (10) current mirrors, the input of the first current mirror (8) connected to the first (2) current output of the complementary differential input cascade (1), entrance to of the current mirror (9) is connected to the second current output (3) of the complementary input differential stage (1), the input of the third current mirror (10) is connected to the fourth (6) current output of the complementary input differential stage (1), the output of the first current mirror ( 8) is connected to the input of the third current mirror (10), and the outputs of the second (9) and third (10) current mirrors are connected to the output of the differential amplifier (11), characterized in that an additional current mirror (12) is introduced into the circuit, the current output which is connected to the third current mirror (10), and the input is connected to the third (5) current output of the complementary differential cascade (1).
RU2007115969/09A 2007-04-26 2007-04-26 Differential amplifier with minor zero offset voltage RU2331975C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007115969/09A RU2331975C1 (en) 2007-04-26 2007-04-26 Differential amplifier with minor zero offset voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007115969/09A RU2331975C1 (en) 2007-04-26 2007-04-26 Differential amplifier with minor zero offset voltage

Publications (1)

Publication Number Publication Date
RU2331975C1 true RU2331975C1 (en) 2008-08-20

Family

ID=39748162

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007115969/09A RU2331975C1 (en) 2007-04-26 2007-04-26 Differential amplifier with minor zero offset voltage

Country Status (1)

Country Link
RU (1) RU2331975C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2462812C1 (en) * 2011-08-10 2012-09-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Operating amplifier with low zero offset voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2462812C1 (en) * 2011-08-10 2012-09-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Operating amplifier with low zero offset voltage

Similar Documents

Publication Publication Date Title
US20060186928A1 (en) Comparators capable of output offset calibration
EP1843464B1 (en) Voltage-to-current converter
US10804859B2 (en) Transimpedance amplifiers with feedforward current
JP2007174029A (en) Gain variable circuit and automatic gain control amplifier using the same
KR100877626B1 (en) Class AB Amplifier and Input stage circuit for the same
US20080284634A1 (en) Differential amplifying circuit
US7557657B2 (en) Variable gain amplifier with wide gain variation and wide bandwidth
RU2331975C1 (en) Differential amplifier with minor zero offset voltage
RU2346388C1 (en) Differential amplifier
RU2354041C1 (en) Cascode differential amplifier
US7057463B2 (en) Differential amplifier with improved frequency characteristic
US20050231275A1 (en) Operational amplifier
US9246455B2 (en) Three stage amplifier
US7956690B2 (en) Operational amplification circuit
US9362873B2 (en) Instrumentation amplifier
RU2365029C1 (en) Cascode difference amplifier with low offset voltage
RU2293433C1 (en) Differential amplifier with increased weakening of input cophased signal
KR20200081238A (en) An amplifier circuit and method for controlling a gain-bandwidth of an operational amplifier
JP4725472B2 (en) Subtraction circuit and operational amplifier
KR20110006329U (en) Analog multiplier
RU2331968C1 (en) Differential amplifier with high common mode rejection
RU2331966C1 (en) Differential amplifier with minor zero offset voltage
RU2332782C1 (en) Differential amplifier with increased attenuation of common-mode signal
RU2284647C1 (en) Differential amplifier
RU2292634C1 (en) Differential amplifier characterized in enhanced common-mode signal attenuation

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20120427