RU2459348C1

RU2459348C1 - Operational amplifier having gain adjustment circuit

Info

Publication number: RU2459348C1
Application number: RU2011120204/08A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Александр Игоревич Серебряков (RU); Александр Игоревич Серебряков; Илья Викторович Пахомов (RU); Илья Викторович Пахомов
Priority date: 2011-05-19
Filing date: 2011-05-19
Publication date: 2012-08-20

Abstract

FIELD: radio engineering.

SUBSTANCE: operational amplifier having a gain adjustment circuit has an input differential stage, a current mirror, an output transistor, a two-terminal collector load, an output buffer amplifier, a gain adjustment circuit and an additional two-terminal feedback.

EFFECT: creating conditions for including into an operational amplifier elements for advance frequency compensation in order to generate given amplitude-frequency characteristics of the operational amplifier and providing amplitude and phase stability margin, as well as controlling the value K_c for those cases when the disclosed architecture is used as a device with programmable parameters.

10 cl, 12 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с управляемыми параметрами, а также аналоговых микросхемах (AM) с цепями частотной коррекции коэффициента усиления или программируемых AM).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals, in the structure of analog microcircuits for various functional purposes (for example, in comparators and solving amplifiers with controlled parameters, as well as analog microcircuits (AM) with frequency correction frequency amplification circuits or programmable AM).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с двухканальной активной нагрузкой, обеспечивающей непосредственное управление двухтактным выходным буферным усилителем [1-10]. Такие ОУ имеют двухканальную передачу сигнала через управляемую активную нагрузку (АН) и характеризуются более высоким диапазоном рабочих частот благодаря наличию каскодной структуры и наибольшим быстродействием, которое обеспечивается исключением нелинейных режимов в данной АН.In modern electronic equipment, differential operational amplifiers (op amps) with significant different parameters are used. A special place is occupied by an op amp with a two-channel active load, which provides direct control of a push-pull output buffer amplifier [1-10]. Such opamps have two-channel signal transmission through a controlled active load (AN) and are characterized by a higher range of operating frequencies due to the presence of cascode structure and the highest speed, which is ensured by the exclusion of nonlinear modes in this AN.

Предлагаемое изобретение относится также к классу ОУ на базе несимметричных входных каскадов [1÷10], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.The present invention also relates to a class of op-amps based on asymmetric input stages [1 ÷ 10], which until now have been used only in devices with low requirements for stability of zero level.

Наиболее близким по технической сущности к заявляемому схемотехническому решению является классическая схема ОУ фиг.1, представленная в патенте US 3.697.882, fig.2 (или SE 362177, fig.2), которая также присутствует в большом числе других патентов и монографий, например [1÷10], имеющих в качестве цепи нагрузки входных транзисторов двухканальные токовые зеркала с несимметричным включением (по отношению к входному каскаду). Это одна из перспективных архитектур ОУ, так как она обеспечивает (при минимально возможной сложности) получение двуполярных амплитуд выходного напряжения, близких к напряжениям питания, и имеет хорошие показатели по частотному диапазону благодаря каскодной структуре.Closest to the technical nature of the claimed circuit solution is the classic op-amp circuit of Fig. 1, presented in patent US 3.697.882, fig.2 (or SE 362177, fig.2), which is also present in a large number of other patents and monographs, for example [1 ÷ 10], having as a load circuit of the input transistors two-channel current mirrors with asymmetric inclusion (with respect to the input stage). This is one of the promising OA architectures, since it provides (at the lowest possible complexity) the obtaining of bipolar amplitudes of the output voltage close to the supply voltages and has good performance in the frequency range due to the cascode structure.

Существенный недостаток известного ОУ фиг.1 состоит в том, что в нем не предусмотрена (физически не реализуется) «опережающая» коррекция коэффициента усиления (К_у) в частотной области, что не позволяет увеличивать К_у с повышением частоты и компенсировать таким образом отрицательное влияние на частотную характеристику и на показатели устойчивости ОУ физических инерционностей схемы (емкостей на подложку транзисторов, емкостей коллектор-база, паразитных емкостей и т.п.).A significant drawback of the well-known opamp 1 is that it does not provide (is not physically implemented) “advanced” correction of the gain (K _y ) in the frequency domain, which does not allow increasing K _y with increasing frequency and thus compensate for the negative effect on the frequency response and on the stability indicators of the op-amp of the physical inertia of the circuit (capacitance on the substrate of transistors, collector-base capacitance, stray capacitance, etc.).

Кроме этого, в известном ОУ изменение К_у возможно только путем управления статическим режимом транзисторов, т.е. величиной потребляемого тока от источника питания, что не всегда допустимо.In addition, in the well-known op amp, a change in K _{y is} possible only by controlling the static mode of the transistors, i.e. the amount of current consumed from the power source, which is not always acceptable.

Основная задача предлагаемого изобретения состоит в создании условий для введения в ОУ элементов «опережающей» частотной коррекции с целью формирования заданных амплитудно-частотных характеристик ОУ и обеспечения запаса устойчивости по амплитуде и фазе, а также управления величиной К_у в тех случаях, когда заявляемая архитектура используется в качестве устройства с программируемыми параметрами.The main objective of the invention is to create conditions for introducing into the op-amp the elements of the "leading" frequency correction in order to form the specified amplitude-frequency characteristics of the op-amp and to provide a margin of stability in amplitude and phase, as well as to control the value of K _y in those cases when the claimed architecture is used as a device with programmable parameters.

Поставленная задача решается тем, что в операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, эмиттерная цепь которого связана с первой 4 шиной источника питания, токовое зеркало 5, согласованное со второй 6 шиной источника питания, вход которого соединен со вторым 3 токовым выходом входного дифференциального каскада 1, а выход подключен к первому 2 токовому выходу входного дифференциального каскада 1 и базе выходного транзистора 7, двухполюсник коллекторной нагрузки 8, включенный между коллектором выходного транзистора 7 и первой 4 шиной источника питания, выходной буферный усилитель 9, вход которого соединен с коллектором выходного транзистора 7, причем эмиттер выходного транзистора 7 связан со входом токового зеркала 5, предусмотрены новые элементы и связи - эмиттер выходного транзистора 7 связан со входом токового зеркала 5 через цепь коррекции коэффициента усиления 10 и соединен со второй 6 шиной источника питания через дополнительный двухполюсник обратной связи 11.The problem is solved in that in the operational amplifier of figure 1, containing an input differential stage 1 with a first 2 and a second 3 current outputs, the emitter circuit of which is connected to the first 4 bus of the power source, the current mirror 5, matched with the second 6 bus of the power source, the input of which is connected to the second 3 current output of the input differential stage 1, and the output is connected to the first 2 current output of the input differential stage 1 and the base of the output transistor 7, two-terminal collector load 8, included m I am waiting for the collector of the output transistor 7 and the first 4 bus of the power source, the output buffer amplifier 9, the input of which is connected to the collector of the output transistor 7, and the emitter of the output transistor 7 is connected to the input of the current mirror 5, new elements and communications are provided - the emitter of the output transistor 7 is connected with the input of the current mirror 5 through the gain correction circuit 10 and is connected to the second 6 bus power source through an additional two-terminal feedback 11.

Схема ОУ-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого ОУ в соответствии с п.1, п.3 формулы изобретения.The scheme of the op-amp prototype is shown in the drawing of figure 1. In the drawing of figure 2 presents a diagram of the claimed OS in accordance with claim 1, claim 3 of the claims.

На чертеже фиг.3 показана схема ОУ фиг.2 с конкретным выполнением токового зеркала 5 (п.2 формулы изобретения), цепи коррекции коэффициента усиления 10 (п.6 формулы изобретения), дополнительного двухполюсника обратной связи 11 (п.4 формулы изобретения), а также п.5 формулы изобретения, характеризующего включение согласующего p-n перехода 17.The drawing of Fig. 3 shows a diagram of the opamp of Fig. 2 with a specific embodiment of a current mirror 5 (claim 2), a gain correction circuit 10 (claim 6), an additional feedback 2-pole 11 (claim 4) , as well as claim 5 of the claims characterizing the inclusion of matching pn junction 17.

На чертежах фиг.4 приведены частные варианты построения цепи коррекции коэффициента усиления 10, которые соответствуют:In the drawings of Fig. 4, particular embodiments of constructing a gain correction circuit 10 are shown, which correspond to:

- фиг.4а - п.6 формулы изобретения,- figa - p.6 of the claims,

- фиг.4б - п.7 формулы изобретения,- figb - p. 7 claims,

- фиг.4в - п.8 формулы изобретения,- figv - p.8 of the claims,

- фиг.4г - п.9 формулы изобретения,- Fig.4g - claim 9 of the claims,

- фиг.4д - п.10 формулы изобретения.- Fig.4d - p.10 of the claims.

На чертеже фиг.5 представлена схема предлагаемого ОУ (п.6, п.3 формулы изобретения) в среде Cadence на моделях SiGe интегральных транзисторов. В частном случае, при выборе сопротивления дополнительного резистора 18 R₁₈=R₁₀=n var=0, данная схема соответствует схеме ОУ-прототипа фиг.1.The drawing of figure 5 presents a diagram of the proposed op-amp (claim 6, claim 3 of the claims) in a Cadence environment on SiGe models of integrated transistors. In the particular case, when choosing the resistance of the additional resistor 18 R ₁₈ = R ₁₀ = n var = 0, this circuit corresponds to the circuit of the op-amp prototype of figure 1.

На чертеже фиг.6 показаны логарифмические амплитудно-частотные характеристики коэффициента усиления по напряжению ОУ фиг.5 при разных значениях сопротивления резистора R10 данной схемы (резистора 18 фиг.3 цепи коррекции коэффициента усиления 10: R₁₈=R₁₀=r=n var).The drawing of Fig. 6 shows the logarithmic amplitude-frequency characteristics of the voltage gain of the op-amp of Fig. 5 for different values of the resistance of resistor R10 of this circuit (resistor 18 of Fig. 3 of the gain correction circuit 10: R ₁₈ = R ₁₀ = r = n var) .

На чертеже фиг.7 показаны логарифмические амплитудно-частотные характеристики коэффициента усиления по напряжению ОУ фиг.5 при разных значениях параметров цепи коррекции 10, реализованной в соответствии с п.7 формулы изобретения и чертежом фиг.4б в виде конденсатора.The drawing of Fig. 7 shows the logarithmic amplitude-frequency characteristics of the voltage gain of the op-amp of Fig. 5 for different values of the parameters of the correction circuit 10 implemented in accordance with claim 7 and the drawing of Fig. 4b in the form of a capacitor.

На чертеже фиг.8 показаны логарифмические амплитудно-частотные характеристики коэффициента усиления ОУ фиг.5 при разных значениях сопротивления резистора R₁₀=R_корn var (резистора цепи коррекцииThe drawing of Fig. 8 shows the logarithmic amplitude-frequency characteristics of the gain of the op-amp of Fig. 5 for different values of the resistor resistance R ₁₀ = R _cor n var (correction circuit resistor

коэффициента усиления 10, соответствующей фиг.4а и п.6 формулы изобретения).gain 10, corresponding figa and claim 6 of the claims).

На чертеже фиг.9 приведена схема предлагаемого ОУ в среде Cadence на моделях SiGe интегральных транзисторов при реализации цепи коррекции коэффициента усиления 10 в соответствии с чертежом фиг.4в и п.8 формулы изобретения.The drawing of Fig.9 is a diagram of the proposed op-amp in a Cadence environment on SiGe integrated transistor models when implementing a gain correction circuit 10 in accordance with the drawing of Fig. 4c and claim 8.

На чертеже фиг.10 приведены амплитудно-частотные характеристики коэффициента усиления схемы фиг.9 при разных значениях емкости конденсатора С=C_var входящего в структуру цепи коррекции коэффициента усиления 10.The drawing of Fig. 10 shows the amplitude-frequency characteristics of the gain of the circuit of Fig. 9 for different values of the capacitance of the capacitor C = C _var included in the structure of the correction circuit of the gain 10.

На чертеже фиг.11 приведена схема предлагаемого ОУ в среде Cadence на моделях SiGe интегральных транзисторов при реализации цепи коррекции коэффициента усиления 10 в соответствии с чертежом фиг.2. В частном случае при выборе сопротивления резистора R₁₁=0 данная схема соответствует схеме ОУ-прототипа.The drawing of Fig.11 shows a diagram of the proposed op-amp in a Cadence environment on SiGe models of integrated transistors when implementing a gain correction circuit 10 in accordance with the drawing of Fig.2. In the particular case, when choosing the resistance of the resistor R ₁₁ = 0, this circuit corresponds to the circuit of an op-amp prototype.

На чертеже фиг.12 приведены логарифмические амплитудно-частотные характеристики коэффициента усиления по напряжению схемы фиг.11 при разных значениях емкости конденсатора C_var, входящего в цепь коррекции коэффициента усиления 10, соответствующую фиг.2.The drawing of Fig. 12 shows the logarithmic amplitude-frequency characteristics of the voltage gain of the circuit of Fig. 11 for different capacitance values of the capacitor C _var included in the gain correction circuit 10 corresponding to Fig. 2.

Операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, эмиттерная цепь которого связана с первой 4 шиной источника питания, токовое зеркало 5, согласованное со второй 6 шиной источника питания, вход которого соединен со вторым 3 токовым выходом входного дифференциального каскада 1, а выход подключен к первому 2 токовому выходу входного дифференциального каскада 1 и базе выходного транзистора 7, двухполюсник коллекторной нагрузки 8, включенный между коллектором выходного транзистора 7 и первой 4 шиной источника питания, выходной буферный усилитель 9, вход которого соединен с коллектором выходного транзистора 7, причем эмиттер выходного транзистора 7 связан со входом токового зеркала 5. Эмиттер выходного транзистора 7 связан со входом токового зеркала 5 через цепь коррекции коэффициента усиления 10 и соединен со второй 6 шиной источника питания через дополнительный двухполюсник обратной связи 11.The operational amplifier of figure 2 contains an input differential stage 1 with a first 2 and a second 3 current outputs, the emitter circuit of which is connected to the first 4 bus of the power source, a current mirror 5, matched with the second 6 bus of the power source, the input of which is connected to the second 3 current output input differential stage 1, and the output is connected to the first 2 current output of the input differential stage 1 and the base of the output transistor 7, a two-terminal collector load 8 connected between the collector of the output transistor 7 and the first 4 bus power source, the output buffer amplifier 9, the input of which is connected to the collector of the output transistor 7, and the emitter of the output transistor 7 is connected to the input of the current mirror 5. The emitter of the output transistor 7 is connected to the input of the current mirror 5 through the gain correction circuit 10 and is connected with the second 6 bus power supply through an additional two-pole feedback 11.

Кроме этого, на чертеже фиг.2, в соответствии с п.3 формулы изобретения, дополнительный двухполюсник обратной связи 11 выполнен в виде второго 14 дополнительного прямосмещенного p-n перехода.In addition, in the drawing of FIG. 2, in accordance with claim 3, the additional feedback double-terminal 11 is made in the form of a second 14 additional forward biased p-n junction.

На чертеже фиг.3, в соответствии с п.2 формулы изобретения, токовое зеркало 5 содержит первый 12 вспомогательный транзистор, эмиттер которого подключен ко второй 6 шине источника питания, база соединена со входом токового зеркала 5, коллектор - с его выходом, а между базой первого 12 вспомогательного транзистора и второй 6 шиной источника питания включен первый 13 дополнительный p-n переход.In the drawing of FIG. 3, in accordance with claim 2, the current mirror 5 contains a first 12 auxiliary transistor, the emitter of which is connected to the second 6 bus of the power source, the base is connected to the input of the current mirror 5, the collector with its output, and between the base of the first 12 auxiliary transistor and the second 6 bus power supply included the first 13 additional pn junction.

На чертеже фиг.3, в соответствии с п.4 формулы изобретения, дополнительный двухполюсник обратной связи 11 выполнен в виде двух параллельно включенных третьего 15 и четвертого 16 дополнительных прямосмещенных p-n переходов. Такое решение обеспечивает одинаковые потенциалы между узлами, к которым подключается цепь коррекции коэффициента усиления 10.In the drawing of figure 3, in accordance with paragraph 4 of the claims, the additional two-terminal feedback 11 is made in the form of two parallel connected third 15 and fourth 16 additional forward biased p-n junctions. This solution provides the same potentials between the nodes to which the gain correction circuit 10 is connected.

Кроме этого, на чертеже фиг.3, в соответствии с п.5 формулы изобретения, выход токового зеркала 5 подключен к первому 2 токовому выходу входного дифференциального каскада 1 и базе выходного транзистора 7 через согласующий p-n переход 17. Это обеспечивает идентичность статических режимов по напряжению коллектор-база входных транзисторов 25, 26 дифференциального каскада 1 и минимизирует напряжение смещения нуля ОУ.In addition, in the drawing of figure 3, in accordance with paragraph 5 of the claims, the output of the current mirror 5 is connected to the first 2 current output of the input differential stage 1 and the base of the output transistor 7 through the matching pn junction 17. This ensures that the static modes are identical in voltage the collector-base of the input transistors 25, 26 of the differential stage 1 and minimizes the voltage of the zero bias of the op-amp.

Кроме этого, на чертежах фиг.3 и фиг.4а, в соответствии с п.6 формулы изобретения, цепь коррекции коэффициента усиления 10 выполнена в виде первого 18 дополнительного резистора.In addition, in the drawings of FIG. 3 and FIG. 4a, in accordance with claim 6, the gain correction circuit 10 is configured as a first 18 additional resistor.

На чертеже фиг.4б, в соответствии с п.7 формулы изобретения, цепь коррекции коэффициента усиления 10 выполнена в виде первого 19 дополнительного конденсатора, который формирует желаемую амплитудно-частотную характеристику ОУ.On the drawing figb, in accordance with paragraph 7 of the claims, the correction circuit gain 10 is made in the form of the first 19 additional capacitor, which forms the desired amplitude-frequency characteristic of the op-amp.

На чертеже фиг.4в, в соответствии с п.8 формулы изобретения, цепь коррекции коэффициента усиления 10 выполнена в виде последовательно соединенных второго 20 дополнительного резистора и второго 21 дополнительного конденсатора. Такое решение позволяет «выключить» влияние конденсатора 21 на высоких частотах.On the drawing figv, in accordance with paragraph 8 of the claims, the correction circuit gain 10 is made in the form of series-connected second 20 additional resistor and second 21 additional capacitor. This solution allows you to "turn off" the effect of the capacitor 21 at high frequencies.

На чертеже фиг.4г, в соответствии с п.9 формулы изобретения, цепь коррекции коэффициента усиления 10 выполнена в виде первой дополнительной индуктивности 22. В этом случае с повышением частоты суммарный К_у операционного усилителя повышается.In the drawing of FIG. 4d, in accordance with claim 9, the gain correction circuit 10 is made in the form of a first additional inductance 22. In this case, with increasing frequency, the total K of _the operational amplifier increases.

На чертеже фиг.4д, в соответствии с п.10 формулы изобретения, цепь коррекции коэффициента усиления 10 выполнена в виде последовательно соединенных второй дополнительной индуктивности 23 и третьего 24 дополнительного конденсатора.In the drawing of FIG. 4d, in accordance with claim 10, the gain correction circuit 10 is made in the form of a second additional inductance 23 and a third additional 24 capacitor connected in series.

Во всех рассматриваемых схемах ОУ входной дифференциальный каскад 1 выполнен на транзисторах 25, 26 и источнике тока 27.In all the considered op amp circuits, the input differential stage 1 is made on transistors 25, 26 and a current source 27.

Рассмотрим факторы, определяющие зависимость коэффициента усиления по напряжению от параметров цепи коррекции 10 при ее выполнении в виде резистора 18.Consider the factors that determine the dependence of the voltage gain on the parameters of the correction circuit 10 when it is performed in the form of a resistor 18.

Определим два предельных значения коэффициента усиления (К_у) ОУ фиг.3, которые реализуются при двух крайних значениях сопротивления резистора 18 цепи коррекции коэффициента усиления 10: R₁₈=0 и R₁₀=∞.We define two limit values of the gain (K _y ) of the opamp of Fig. 3, which are realized at two extreme values of the resistance of the resistor 18 of the gain correction circuit 10: R ₁₈ = 0 and R ₁₀ = ∞.

При R₁₈=0 схема фиг.3 совпадает со схемой ОУ-прототипа и ее коэффициент усиления К_у1 определяется по формулеWhen R ₁₈ = 0, the scheme of figure 3 coincides with the scheme of the op-amp prototype and its gain coefficient K _y1 is determined by the formula

где i₃≈i₂ - приращения выходных токов узлов 3 и 2 входного каскада 1, обусловленные изменением u_вх;where i ₃ ≈i ₂ - increments of the output currents of nodes 3 and 2 of the input stage 1, due to a change in u _I ;

R_c - эквивалентное сопротивление в узле «C»;R _c - equivalent resistance in the node "C";

- дифференциальные сопротивления эмиттерных переходов входных транзисторов 25, 26 входного дифференциального каскада 1 при токе эмиттера I_эi=I₀;

- differential resistance of the emitter junctions of the

input transistors

25, 26 of the input differential stage 1 at the emitter current I _ei = I ₀ ;

φ_т≈25 мВ - температурный потенциал.φ _t ≈25 mV - temperature potential.

Если R₁₈=∞, то коэффициент усиления схемы ОУ фиг.3 (K_у.2) существенно возрастает и определяется произведением K_у2=K₁K₂,If R ₁₈ = ∞, then the gain of the op-amp circuit of Fig. 3 (K _у.2 ) increases substantially and is determined by the product K _у2 = K ₁ K ₂ ,

где K₁ - коэффициент усиления по напряжению подсхемы, образованный входным дифференциальным каскадом 1 и токовым зеркалом 5where K ₁ - gain voltage subcircuit formed by the input differential stage 1 and the current mirror 5

K₂ - коэффициент усиления по напряжению от узла 2 к узлу «C» (входу буферного усилителя 9)K ₂ - voltage gain from node 2 to node "C" (input buffer amplifier 9)

Если учесть, что

, а эквивалентное сопротивление R2 в узле 2 при R₁₈=0 определяется входным сопротивлением транзистора 7 (r_вх.7), то суммарный коэффициент усиления ОУ в рассматриваемом режиме:Given that

And the equivalent resistance R2 at node 2 when R ₁₈ = 0 is determined by the input impedance of transistor 7 (r _vh.7), the total gain of opamp in this mode:

гдеWhere

где r_вых.2 - выходное сопротивление входного каскада 1 относительно узла 2;where r _ovy.2 - output impedance of the input stage 1 relative to the node 2;

R_вых.5 - выходное сопротивление токового зеркала 5;R _oy.5 - output impedance of the current mirror 5;

r_э7 - сопротивление эмиттерного перехода транзистора 7;r _e7 is the resistance of the emitter junction of the transistor 7;

r_э15.16 - эквивалентное сопротивление в эмиттере транзистора 7.r _e15.16 - equivalent resistance in the emitter of the transistor 7.

Таким образомIn this way

Из последних уравнений можно найти диапазон перестройки К_у:From the last equation can be found to the tuning range _from:

Таким образом, при изменении сопротивления двухполюсника 10 (для фиг.3 - резистора R18) в диапазоне 0÷∞, коэффициент усиления ОУ изменяется в β₇ раз (50÷100 раз или на 25÷40 дБ).Thus, when changing the resistance of the two-terminal 10 (for Fig. 3, the resistor R18) in the range 0 ÷ ∞, the gain of the op-amp changes by β ₇ times (50 ÷ 100 times or 25 ÷ 40 dB).

Следует заметить, что узлы «A» и «B» в схеме фиг.3 эквипотенциальны, т.е. через двухполюсник 18 протекает нулевой статический ток. Это обеспечивается (при I₈=2I₀) параллельным включением p-n переходов 15 и 16 (фиг.3).It should be noted that the nodes "A" and "B" in the scheme of figure 3 are equipotential, i.e. Through the two-terminal network 18, a zero static current flows. This is ensured (with I ₈ = 2I ₀ ) by the parallel inclusion of pn junctions 15 and 16 (Fig. 3).

В качестве переменного резистора 18 (R18, фиг.3) в заявляемых схемах могут применяться полевые транзисторы. Это позволяет выполнять ОУ с программируемым коэффициентом усиления.As a variable resistor 18 (R18, FIG. 3), field effect transistors can be used in the claimed circuits. This allows you to perform opamp with programmable gain.

Авторы рекомендуют выбирать ток двухполюсника 8 на уровне I₈=2I₀. При этом статический ток базы транзистора 7 будет равен величине 2Iбn, что обеспечивает в схеме фиг.3 близкое к нулю напряжение смещения нуля (U_см). При других значениях I₈ и других вариантах реализации двухполюсника обратной связи U_см≠0.The authors recommend choosing a two-terminal current 8 at the level of I ₈ = 2I ₀ . In this case, the static base current of the transistor 7 will be equal to 2Ibn, which provides a zero bias voltage (U _cm ) close to zero in the circuit of Fig. 3. For other values of I ₈ and other variants of the implementation of the two-terminal feedback U _cm ≠ 0.

Для минимизации влияния напряжения Эрли входных транзисторов 25 и 26 входного дифференциального каскада 1 вводится согласующий p-n переход 17 (фиг.3), который обеспечивает равенство U_A=U₂, что также уменьшает U_см.To minimize the influence of the Earley voltage of the input transistors 25 and 26 of the input differential stage 1, a matching pn junction 17 is introduced (Fig. 3), which ensures the equality U _A = U ₂ , which also reduces U _see

Компьютерное моделирование схем фиг.5, фиг.9, фиг.11 подтверждает данные теоретические выводы (фиг.6, фиг.7, фиг.8, фиг.10, фиг.12).Computer simulation of the circuits of Fig.5, Fig.9, Fig.11 confirms these theoretical conclusions (Fig.6, Fig.7, Fig.8, Fig.10, Fig.12).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом.Thus, the claimed device has significant advantages in comparison with the prototype.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент RU №2193293, fig.2, АООТ завод «Микрон» г.Зеленоград.1. Patent RU No. 2193293, fig.2, AOOT plant "Micron" Zelenograd.

2. Патент США №4.250.460.2. US Patent No. 4,250,460.

3. Патент США №3.843.935, fig.2.3. US Patent No. 3,843.935, fig. 2.

4. Патент США №4.366.442.4. US Patent No. 4,366,442.

5. Патент США №3.569.848, fig.7 (А2-В2).5. US Patent No. 3,569.848, fig. 7 (A2-B2).

6. Патент Японии JP 52-149946.6. Japan Patent JP 52-149946.

7. Полонников, Д.Е. Операционные усилители: Принципы построения, теория, схемотехника [Текст] / Д.Е.Полонников. - М., 1983. - стр.141, рис.4.14.7. Polonnikov, D.E. Operational amplifiers: principles of construction, theory, circuitry [Text] / D.E. Polonnikov. - M., 1983. - p. 141, Fig. 4.14.

8. Операционные усилители и компараторы. - М.: Издательский дом «Додэка-XXI», 2001, стр.259 (микросхема 1450УД1, ТАА 2761).8. Operational amplifiers and comparators. - M .: Dodeka-XXI Publishing House, 2001, p. 259 (microcircuit 1450UD1, TAA 2761).

9. Журнал «Схемотехника» №3, 2001, стр.3.9. The journal "Circuitry" No. 3, 2001, p.3.

10. Справочник «Electronics information series: Linear integrated circuit D.A.T.A. bock», Edition 21, 1979, Condura Company, US, New Jersey, P212, fig.A358, HA1-4625, HA1-4605, www.datasheetarchive.com/HA-4625-5-datasheet.html - США.10. Reference "Electronics information series: Linear integrated circuit D.A.T.A. bock ", Edition 21, 1979, Condura Company, US, New Jersey, P212, fig.A358, HA1-4625, HA1-4605, www.datasheetarchive.com/HA-4625-5-datasheet.html - USA.

Claims

1. An operational amplifier with a gain correction circuit, comprising an input differential stage (1) with first (2) and second (3) current outputs, the emitter circuit of which is connected to the first (4) bus of the power supply, a current mirror (5), matched with a second (6) power supply bus, the input of which is connected to the second (3) current output of the input differential stage (1), and the output is connected to the first (2) current output of the input differential stage (1) and the base of the output transistor (7), collector load bipolar (8), vk located between the collector of the output transistor (7) and the first (4) bus of the power source, the output buffer amplifier (9), the input of which is connected to the collector of the output transistor (7), and the emitter of the output transistor (7) is connected to the input of the current mirror (5) characterized in that the emitter of the output transistor (7) is connected to the input of the current mirror (5) through the gain correction circuit (10) and is connected to the second (6) power supply bus via an additional feedback two-pole (11).

2. An operational amplifier with a gain correction circuit according to claim 1, characterized in that the current mirror (5) contains a first (12) auxiliary transistor, the emitter of which is connected to the second (6) bus of the power source, the base is connected to the input of the current mirror ( 5), the collector - with its output, and between the base of the first (12) auxiliary transistor and the second (6) power supply bus, the first (13) additional pn junction is included.

3. An operational amplifier with a gain correction circuit according to claim 2, characterized in that the additional two-terminal feedback loop (11) is made in the form of a second (14) additional forward biased pn junction.

4. An operational amplifier with a gain correction circuit according to claim 2, characterized in that the additional feedback double-pole (11) is made in the form of two third (15) and fourth (16) additional forward biased pn junctions connected in parallel.

5. An operational amplifier with a gain correction circuit according to claim 4, characterized in that the output of the current mirror (5) is connected to the first (2) current output of the input differential stage (1) and the base of the output transistor (7) through a matching p-n transition (17).

6. An operational amplifier with a gain correction circuit according to claim 1, characterized in that the gain correction circuit (10) is made in the form of a first (18) additional resistor.

7. An operational amplifier with a gain correction circuit according to claim 1, characterized in that the gain correction circuit (10) is made in the form of a first (19) additional capacitor.

8. An operational amplifier with a gain correction circuit according to claim 1, characterized in that the gain correction circuit (10) is made in the form of a second (20) additional resistor and a second (21) additional capacitor connected in series.

9. An operational amplifier with a gain correction circuit according to claim 1, characterized in that the gain correction circuit (10) is made in the form of a first additional inductance (22).

10. An operational amplifier with a gain correction circuit according to claim 1, characterized in that the gain correction circuit (10) is made in the form of a second additional inductance (23) and a third (24) additional capacitor connected in series.