RU2815912C1 - Resistorless gallium arsenide differential cascade and operational amplifier based on it with low zero offset voltage - Google Patents
Resistorless gallium arsenide differential cascade and operational amplifier based on it with low zero offset voltage Download PDFInfo
- Publication number
- RU2815912C1 RU2815912C1 RU2023128605A RU2023128605A RU2815912C1 RU 2815912 C1 RU2815912 C1 RU 2815912C1 RU 2023128605 A RU2023128605 A RU 2023128605A RU 2023128605 A RU2023128605 A RU 2023128605A RU 2815912 C1 RU2815912 C1 RU 2815912C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- current
- terminal network
- gallium arsenide
- Prior art date
Links
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 24
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 239000002131 composite material Substances 0.000 claims abstract description 4
- 230000009897 systematic effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
Description
Предполагаемое изобретение относится к области радиотехники и может использоваться в качестве базового функционального узла (операционного усилителя) многих устройств автоматики, вычислительной техники, систем связи и приборостроения.The proposed invention relates to the field of radio engineering and can be used as a basic functional unit (operational amplifier) of many automation devices, computer technology, communication systems and instrument making.
Введение отрицательной обратной связи по синфазному сигналу в симметричных активных нагрузках на двух транзисторных источниках опорного тока входного дифференциального каскада операционного усилителя (ОУ) широко используется в современной микросхемотехнике [1-4], в т.ч. в серийных ОУ фирмы AnalogDevicesAD4041, AD4042, а также в патентах фирм TexasInstrumentsUS 7411451, 2008 г., фиг. 2 и MaximIntegratedProductsUS 5952882, фиг. 9, 1999 г.The introduction of negative feedback on a common-mode signal in symmetrical active loads on two transistor reference current sources of the input differential stage of an operational amplifier (op-amp) is widely used in modern microcircuitry [1-4], incl. in serial op-amps from AnalogDevicesAD4041, AD4042, as well as in patents from TexasInstrumentsUS 7411451, 2008, fig. 2 and MaximIntegratedProductsUS 5952882, FIG. 9, 1999
В практических схемах ОУ транзисторные источники опорного тока в динамических нагрузках входного дифференциального каскада ОУ реализуются как на p-n-p [1], так и на n-p-n [2] биполярных транзисторах, что определяется используемыми технологическими процессами. Однако, перспективный арсенид-галлиевый техпроцесс [5], осваиваемый Минским НИИ радиоматериалов (https://mniirm.by/)в интересах Союзного государства, обеспечивает создание только p-n-p биполярных и nJFet полевых транзисторов. Отсутствие n-p-n транзисторов создает схемотехнические проблемы построения GaAs ОУ. Это не позволяет выпускать высокотемпературные GaAs ОУ, востребованные в ряде важных отраслей науки и техники - космическом приборостроении, нефтегазовой, автомобильной и авиационной промышленности.In practical op-amp circuits, transistor sources of reference current in dynamic loads of the input differential stage of the op-amp are implemented on both p-n-p [1] and n-p-n [2] bipolar transistors, which is determined by the technological processes used. However, the promising gallium arsenide technical process [5], mastered by the Minsk Research Institute of Radio Materials (https://mniirm.by/) in the interests of the Union State, ensures the creation of only pnp bipolar and nJFet field-effect transistors. The absence of n-p-n transistors creates circuit design problems for GaAs op-amps. This does not allow the production of high-temperature GaAs op-amps, which are in demand in a number of important branches of science and technology - space instrument making, oil and gas, automotive and aviation industries.
Ближайшим прототипом (фиг. 1) заявляемого устройства является операционный усилитель, представленный в монографии «Архитектура и схемотехника дифференциальных усилителей с повышенным ослаблением синфазных сигналов : монография / Н.Н. Прокопенко, С.В. Крюков. – Шахты : ГОУ ВПО «ЮРГУЭС», 2008. – С. 25, рис. 1.26». Он содержит первый 1 и второй 2 входы, первый 3 и второй 4 входные трехполюсники, базовый вход 5 первого 3 входного трехполюсника соединен с первым 1 входом устройства, базовый вход 6 второго 4 входного трехполюсника соединен со вторым 2 входом устройства, эмиттерный вход 7 первого 3 входного трехполюсника соединен с эмиттерным входом 8 второго 4 входного трехполюсника и через токостабилизирующий двухполюсник 9 соединен с первой 10 шиной источника питания, коллекторный вход 11 первого 3 транзисторного входного трехполюсника подключен к коллектору первого 12 выходного транзистора и соединен с базой второго 13 выходного транзистора, коллекторный выход 14 второго 4 входного трехполюсника соединен с коллектором третьего 15 выходного транзистора и базой четвертого 16 выходного транзистора, объединенные эмиттеры второго 13 и четвертого 16 выходных транзисторов соединены с базами первого 12 и третьего 15 выходных транзисторов и через согласующий двухполюсник 17 соединены со второй 18 шиной источника питания, к которой подключены эмиттеры первого 12 и третьего 15 выходных транзисторов, коллектор второго 13 выходного транзистора соединен с первым 19 токовым выходом устройства, а коллектор четвертого 16 выходного транзистора связан со вторым 20 токовым выходом устройства.The closest prototype (Fig. 1) of the proposed device is an operational amplifier, presented in the monograph “Architecture and circuit design of differential amplifiers with increased attenuation of common-mode signals: monograph / N.N. Prokopenko, S.V. Kryukov. – Mines: State Educational Institution of Higher Professional Education “YURGUES”, 2008. – P. 25, fig. 1.26". It contains the first 1 and second 2 inputs, the first 3 and second 4 input tripoles, the base input 5 of the first 3 input tripole is connected to the first 1 input of the device, the base input 6 of the second 4 input tripole is connected to the second 2 input of the device, the emitter input 7 of the first 3 input three-terminal network is connected to the emitter input 8 of the second 4 input three-terminal network and through a current-stabilizing two-terminal network 9 is connected to the first 10 bus of the power source, the collector input 11 of the first 3 transistor input three-terminal network is connected to the collector of the first 12 output transistor and connected to the base of the second 13 output transistor, collector output 14 of the second 4 input three-terminal network is connected to the collector of the third 15 output transistor and the base of the fourth 16 output transistor, the combined emitters of the second 13 and fourth 16 output transistors are connected to the bases of the first 12 and third 15 output transistors and, through a matching two-terminal network 17, are connected to the second 18 power supply bus , to which the emitters of the first 12 and third 15 output transistors are connected, the collector of the second 13 output transistor is connected to the first 19 current output of the device, and the collector of the fourth 16 output transistor is connected to the second 20 current output of the device.
Существенный недостаток ОУ – прототипа состоит в том, что он не реализуется, например, в рамках арсенид-галлиевого технологического процесса, осваиваемого Минским НИИ радиоматериалов, из-за отсутствия n-p-n арсенид-галлиевых транзисторов, без которых невозможна реализация n-p-n токовых зеркал, подключаемых к первому 19 и второму 20 токовым выходам, и других функциональных узлов ОУ с традиционной схемотехникой. A significant disadvantage of the prototype op-amp is that it is not implemented, for example, within the framework of the gallium arsenide technological process mastered by the Minsk Research Institute of Radio Materials, due to the lack of n-p-n gallium arsenide transistors, without which the implementation of n-p-n current mirrors connected to the first one is impossible 19 and second 20 current outputs, and other functional units of the op-amp with traditional circuitry.
Основная задача предполагаемого изобретения состоит в создании схемы входного дифференциального каскада и операционного усилителя на его основе, которая реализуется в рамках совмещенного GaAs технологического процесса, позволяющего создавать только p-n-p биполярные и nJFet полевые транзисторы. Первая дополнительная задача – создание схемы ОУ с малым уровнем систематической составляющей напряжения смещения нуля (Uсм) без применения токовых зеркал на n-p-n или nJFet транзисторах. Вторая дополнительная задача – построение схемы ОУ только на арсенид-галлиевых транзисторах – без применения интегральных резисторов, которые неудовлетворительно работают при высоких температурах. The main objective of the proposed invention is to create a circuit for an input differential stage and an operational amplifier based on it, which is implemented within the framework of a combined GaAs technological process that allows the creation of only pnp bipolar and nJFet field-effect transistors. The first additional task is to create an op-amp circuit with a low level of the systematic component of the zero bias voltage (U cm ) without the use of current mirrors on npn or nJFet transistors. The second additional task is to build an op-amp circuit using only gallium arsenide transistors - without the use of integral resistors, which operate unsatisfactorily at high temperatures.
Поставленные задачи достигаются тем, что в дифференциальном каскаде фиг. 1, содержащем первый 1 и второй 2 входы, первый 3 и второй 4 входные трехполюсники, базовый вход 5 первого 3 входного трехполюсника соединен с первым 1 входом устройства, базовый вход 6 второго 4 входного трехполюсника соединен со вторым 2 входом устройства, эмиттерный вход 7 первого 3 входного трехполюсника соединен с эмиттерным входом 8 второго 4 входного трехполюсника и через токостабилизирующий двухполюсник 9 соединен с первой 10 шиной источника питания, коллекторный вход 11 первого 3 транзисторного входного трехполюсника подключен к коллектору первого 12 выходного транзистора и соединен с базой второго 13 выходного транзистора, коллекторный выход 14 второго 4 входного трехполюсника соединен с коллектором третьего 15 выходного транзистора и базой четвертого 16 выходного транзистора, объединенные эмиттеры второго 13 и четвертого 16 выходных транзисторов соединены с базами первого 12 и третьего 15 выходных транзисторов и через согласующий двухполюсник 17 соединены со второй 18 шиной источника питания, к которой подключены эмиттеры первого 12 и третьего 15 выходных транзисторов, коллектор второго 13 выходного транзистора соединен с первым 19 токовым выходом устройства, а коллектор четвертого 16 выходного транзистора связан со вторым 20 токовым выходом устройства, предусмотрены новые элементы и связи - согласующий двухполюсник17 выполнен в виде двух параллельно включенных эмиттерных p-n переходов биполярных транзисторов, первый 19 токовый выход устройства связан с общей шиной источников питания, токостабилизирующий двухполюсник 9 выполнен в виде двух идентичных и параллельно включенных первого 21 и второго 22 источников опорного тока на арсенид-галлиевых полевых транзисторах, второй 20 токовый выход устройства связан с первой 10 шиной источника питания через выходной источник опорного тока 23 на арсенид-галлиевых полевых транзисторах, схема которого идентична схемам первого 21 и второго 22 источников опорного тока, первый 3 и второй 4 входные трехполюсники реализованы на арсенид-галлиевых каскодных составных полевых транзисторах 26 и 27.The objectives are achieved by the fact that in the differential stage of Fig. 1, containing the first 1 and second 2 inputs, the first 3 and second 4 input three-terminal networks, the base input 5 of the first 3 input three-terminal network is connected to the first 1 input of the device, the base input 6 of the second 4 input three-terminal network is connected to the second 2 input of the device, the emitter input 7 of the first The 3 input three-terminal network is connected to the emitter input 8 of the second 4 input three-terminal network and through the current-stabilizing two-terminal network 9 is connected to the first 10 bus of the power source, the collector input 11 of the first 3 transistor input three-terminal network is connected to the collector of the first 12 output transistor and connected to the base of the second 13 output transistor, collector the output 14 of the second 4 input three-terminal network is connected to the collector of the third 15 output transistor and the base of the fourth 16 output transistor, the combined emitters of the second 13 and fourth 16 output transistors are connected to the bases of the first 12 and third 15 output transistors and, through a matching two-terminal network 17, are connected to the second 18 source bus power supply, to which the emitters of the first 12 and third 15 output transistors are connected, the collector of the second 13 output transistor is connected to the first 19 current output of the device, and the collector of the fourth 16 output transistor is connected to the second 20 current output of the device, new elements and connections are provided - a matching two-terminal network 17 is made in the form of two parallel-connected emitter pn junctions of bipolar transistors, the first 19 current output of the device is connected to a common power supply bus, the current-stabilizing two-terminal network 9 is made in the form of two identical and parallel-connected first 21 and second 22 reference current sources on gallium arsenide field-effect transistors, the second The 20 current output of the device is connected to the first 10 power supply bus through the output reference current source 23 on gallium arsenide field-effect transistors, the circuit of which is identical to the circuits of the first 21 and second 22 reference current sources, the first 3 and second 4 input tripoles are implemented on gallium arsenide cascode composite field-effect transistors 26 and 27.
На фиг. 1 показана схема операционного усилителя – прототипа.In fig. Figure 1 shows the circuit of the prototype operational amplifier.
На фиг. 2 представлена схема заявляемого операционного усилителя в соответствии с формулой изобретения.In fig. Figure 2 shows a diagram of the proposed operational amplifier in accordance with the claims.
На фиг. 3 приведен статический режим безрезистивного ОУ фиг. 2 в среде LTspice при t=27 °C, Vcc=10 В, Vee=-10 В, Cк=5 пФ, ширине канала JFet транзисторов 3 мкм.In fig. Figure 3 shows the static mode of the resistive op-amp of Fig. 2 in the LTspice environment at t=27 °C, Vcc=10 V, Vee=-10 V, Cc=5 pF, JFet transistor channel width 3 µm.
На чертеже фиг. 4 показана логарифмическая амплитудно-частотная характеристика безрезистивного ОУ фиг. 3 в среде LTspice при t=27 °C, Vcc=10 В, Vee=-10 В, Cк=5 пФ и ширине канала JFET транзисторов 3 мкм.In the drawing FIG. Figure 4 shows the logarithmic amplitude-frequency response of the resistive op-amp of Fig. 3 in LTspice environment at t=27 °C, Vcc=10 V, Vee=-10 V, Cc=5 pF and JFET transistor channel width 3 µm.
Безрезистивный арсенид-галлиевый операционный усилитель на основе дифференциального каскада с малым напряжением смещения нуля фиг. 2 содержит первый 1 и второй 2 входы, первый 3 и второй 4 входные трехполюсники, базовый вход 5 первого 3 входного трехполюсника соединен с первым 1 входом устройства, базовый вход 6 второго 4 входного трехполюсника соединен со вторым 2 входом устройства, эмиттерный вход 7 первого 3 входного трехполюсника соединен с эмиттерным входом 8 второго 4 входного трехполюсника и через токостабилизирующий двухполюсник 9 соединен с первой 10 шиной источника питания, коллекторный вход 11 первого 3 транзисторного входного трехполюсника подключен к коллектору первого 12 выходного транзистора и соединен с базой второго 13 выходного транзистора, коллекторный выход 14 второго 4 входного трехполюсника соединен с коллектором третьего 15 выходного транзистора и базой четвертого 16 выходного транзистора, объединенные эмиттеры второго 13 и четвертого 16 выходных транзисторов соединены с базами первого 12 и третьего 15 выходных транзисторов и через согласующий двухполюсник 17 соединены со второй 18 шиной источника питания, к которой подключены эмиттеры первого 12 и третьего 15 выходных транзисторов, коллектор второго 13 выходного транзистора соединен с первым 19 токовым выходом устройства, а коллектор четвертого 16 выходного транзистора связан со вторым 20 токовым выходом устройства, отличающийся тем, что согласующий двухполюсник17 выполнен в виде двух параллельно включенных эмиттерных p-n переходов биполярных транзисторов, первый 19 токовый выход устройства связан с общей шиной источников питания, токостабилизирующий двухполюсник 9 выполнен в виде двух идентичных и параллельно включенных первого 21 и второго 22 источников опорного тока на арсенид-галлиевых полевых транзисторах, второй 20 токовый выход устройства связан с первой 10 шиной источника питания через выходной источник опорного тока 23 на арсенид-галлиевых полевых транзисторах, схема которого идентична схемам первого 21 и второго 22 источников опорного тока, первый 3 и второй 4 входные трехполюсники реализованы на арсенид-галлиевых каскодных составных полевых транзисторах 26 и 27. Resistive-free gallium arsenide operational amplifier based on a differential stage with a low zero offset voltage FIG. 2 contains the first 1 and second 2 inputs, the first 3 and second 4 input tripoles, the base input 5 of the first 3 input tripole is connected to the first 1 input of the device, the base input 6 of the second 4 input tripole is connected to the second 2 input of the device, the emitter input 7 of the first 3 input three-terminal network is connected to the emitter input 8 of the second 4 input three-terminal network and through a current-stabilizing two-terminal network 9 is connected to the first 10 bus of the power source, the collector input 11 of the first 3 transistor input three-terminal network is connected to the collector of the first 12 output transistor and connected to the base of the second 13 output transistor, collector output 14 of the second 4 input three-terminal network is connected to the collector of the third 15 output transistor and the base of the fourth 16 output transistor, the combined emitters of the second 13 and fourth 16 output transistors are connected to the bases of the first 12 and third 15 output transistors and, through a matching two-terminal network 17, are connected to the second 18 power supply bus , to which the emitters of the first 12 and third 15 output transistors are connected, the collector of the second 13 output transistor is connected to the first 19 current output of the device, and the collector of the fourth 16 output transistor is connected to the second 20 current output of the device, characterized in that the matching two-terminal network 17 is made in the form of two parallel-connected emitter pn junctions of bipolar transistors, the first 19 current output of the device is connected to a common power supply bus, the current-stabilizing two-terminal network 9 is made in the form of two identical and parallel-connected first 21 and second 22 reference current sources on gallium arsenide field-effect transistors, the second 20 current output The device is connected to the first 10 bus of the power supply through the output reference current source 23 on gallium arsenide field-effect transistors, the circuit of which is identical to the circuits of the first 21 and second 22 reference current sources, the first 3 and second 4 input tripoles are implemented on gallium arsenide cascode composite field-effect transistors 26 and 27.
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, второй 20 токовый выход устройства связан со входом буферного усилителя 28, выход которого 29 является потенциальным выходом операционного усилителя.In the drawing FIG. 2, in accordance with claim 2 of the claims, the second 20 current output of the device is connected to the input of a buffer amplifier 28, the output of which 29 is the potential output of the operational amplifier.
Рассмотрим работу заявляемого ОУ фиг. 2.Let us consider the operation of the proposed op-amp Fig. 2.
Статический режим операционного усилителя фиг. 2 устанавливается идентичными источниками опорного тока 21, 22 и 23, выходные токи которых (I0 и 2I0) выбираются разработчиком и зависят от ширины канала входного 25 и выходного 24 полевых транзисторов. Static mode of the operational amplifier Fig. 2 is set by identical reference current sources 21, 22 and 23, the output currents of which (I 0 and 2I 0 ) are selected by the developer and depend on the channel width of the input 25 and output 24 field-effect transistors.
Для токов, протекающих в элементах схемы, справедливы следующие уравнения Кирхгофа:For currents flowing in circuit elements, the following Kirchhoff equations are valid:
где Iбn – ток базы первого 12, третьего 15, второго 13, четвертого 16 выходных p-n-p транзисторов, который определяется их коэффициентом усиления по току базы , причем where I bn is the base current of the first 12, third 15, second 13, fourth 16 output pnp transistors, which is determined by their base current gain , and
где - ток эмиттера p-n-p транзистора.Where - emitter current of the pnp transistor.
При нулевом входном токе буферного усилителя 28 разностный ток в высокоимпедансном узле 20 определяется уравнениемAt zero input current of the buffer amplifier 28 difference current in high-impedance node 20 is determined by the equation
Поэтому систематическая составляющая напряжения смещения нуля ОУ на чертеже фиг.2 (при идентичных первом 3 и втором 4 входных трехполюсниках) близка к нулюTherefore, the systematic component of the zero bias voltage of the op-amp in the drawing of Fig. 2 (with identical first 3 and second 4 input tripoles) is close to zero
где крутизна усиления входного дифференциального каскада со входов 1, 2 к высокоимпедансному узлу 20. Where slope of the gain of the input differential stage from inputs 1, 2 to high-impedance node 20.
Результаты компьютерного моделирования фиг. 3 показывают, что систематическая составляющая напряжения смещения нуля предлагаемого ОУ, который не содержит токовых зеркал на n-p-n транзисторах, принимает небольшие значения (порядка 267 мкВ), которые определяются эффектами второго порядка малости.Computer simulation results Fig. 3 show that the systematic component of the zero bias voltage of the proposed op-amp, which does not contain current mirrors on n-p-n transistors, takes small values (of the order of 267 μV), which are determined by the effects of the second order of smallness.
Таким образом, заявляемое устройство не содержит интегральных резисторов, неудовлетворительно работающих при высоких температурах, имеет существенные преимущества по напряжению смещения нуля в сравнении с ОУ-прототипом. Рассмотренные схемотехнические решения могут использоваться для построения высокотемпературных микросхем на GaAs и на других широкозонных полупроводниках (GaN, SiC).Thus, the inventive device does not contain integral resistors that operate unsatisfactorily at high temperatures, and has significant advantages in terms of zero bias voltage in comparison with the op-amp prototype. The considered circuit solutions can be used to build high-temperature microcircuits on GaAs and other wide-gap semiconductors (GaN, SiC).
БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHICAL LIST
1. Архитектура и схемотехника дифференциальных усилителей с повышенным ослаблением синфазных сигналов : монография / Н.Н. Прокопенко, С.В. Крюков. – Шахты : ГОУ ВПО «ЮРГУЭС», 2008. – С. 25, рис. 1.26.1. Architecture and circuit design of differential amplifiers with increased attenuation of common-mode signals: monograph / N.N. Prokopenko, S.V. Kryukov. – Mines: State Educational Institution of Higher Professional Education “YURGUES”, 2008. – P. 25, fig. 1.26.
2. Патент фирмы Texas Instruments US 7411451, фиг. 2, 2008 г.2. Texas Instruments patent US 7411451, fig. 2, 2008
3. Патент фирмы Maxim Integrated Products US 5952882, фиг. 9, 1999 г.3. Maxim Integrated Products patent US 5952882, fig. 9, 1999
4. Полонников Д.Е. Операционные усилители. Принципы построения, теория, схемотехника. – М.: Энергоатомиздат, 1983. – С. 130, рис. 4.4.4. Polonnikov D.E. Operational amplifiers. Construction principles, theory, circuit design. – M.: Energoatomizdat, 1983. – P. 130, fig. 4.4.
5. Унифицированные схемотехнические решения аналоговых арсенид-галлиевых микросхем / Дворников О.В., Павлючик А.А., Прокопенко Н.Н., Чеховский В.А., Кунц А.В., Чумаков В.Е. // Известия вузов. Электроника. 2022. Т. 27. № 4. С. 475–488. DOI: https://doi.org/10.24151/1561-5405-2022-27-4-475-488.5. Unified circuit solutions for analog gallium arsenide microcircuits / Dvornikov O.V., Pavlyuchik A.A., Prokopenko N.N., Chekhovsky V.A., Kunz A.V., Chumakov V.E. // News of universities. Electronics. 2022. T. 27. No. 4. pp. 475–488. DOI: https://doi.org/10.24151/1561-5405-2022-27-4-475-488.
Claims (2)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2815912C1 true RU2815912C1 (en) | 2024-03-25 |
Family
ID=
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4600893A (en) * | 1983-10-24 | 1986-07-15 | Kabushiki Kaisha Toshiba | Differential amplifier with improved dynamic range |
| RU2652504C1 (en) * | 2017-09-20 | 2018-04-26 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | High-speed differential operational amplifier |
| RU2786422C1 (en) * | 2022-04-01 | 2022-12-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | High-speed operational amplifier based on a two-stroke "bended" cascode |
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4600893A (en) * | 1983-10-24 | 1986-07-15 | Kabushiki Kaisha Toshiba | Differential amplifier with improved dynamic range |
| RU2652504C1 (en) * | 2017-09-20 | 2018-04-26 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | High-speed differential operational amplifier |
| RU2786422C1 (en) * | 2022-04-01 | 2022-12-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | High-speed operational amplifier based on a two-stroke "bended" cascode |
Non-Patent Citations (1)
| Title |
|---|
| Н.Н. ПРОКОПЕНКО, С.В. КРЮКОВ Архитектура и схемотехника дифференциальных усилителей с повышенным ослаблением синфазных сигналов: монография, Шахты: ГОУ ВПО "ЮРГУЭС", 2008, рис. 1.26. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2624565C1 (en) | Instrument amplifier for work at low temperatures | |
| RU2684489C1 (en) | Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures | |
| RU2815912C1 (en) | Resistorless gallium arsenide differential cascade and operational amplifier based on it with low zero offset voltage | |
| RU2812914C1 (en) | Low offset gallium arsenide op amp | |
| RU2687161C1 (en) | Buffer amplifier for operation at low temperatures | |
| RU2813281C1 (en) | Gallium arsenide operational amplifier based on pnp bipolar and field-effect transistors with control pn junction | |
| RU2615066C1 (en) | Operational amplifier | |
| RU2321159C1 (en) | Cascode differential amplifier | |
| RU2414808C1 (en) | Operational amplifier with low voltage of zero shift | |
| RU2814681C1 (en) | Non-resistive gallium arsenide operational amplifier with low level of systematic component of zero offset voltage | |
| RU2813370C1 (en) | Precision gallium arsenide operational amplifier with low level of systematic component of zero offset voltage and high gain | |
| RU2621289C1 (en) | Two-stage differential operational amplifier with higher gain | |
| RU2814685C1 (en) | Gallium arsenide operational amplifier for operation in wide temperature range | |
| RU2784666C1 (en) | Gallium arsenide operational amplifier with a low zero-bias voltage | |
| RU2792710C1 (en) | Multichannel differential amplifier based on gallium arsenide field-effect and bipolar transistors | |
| RU2319288C1 (en) | Differential amplifier using low-voltage power supply | |
| RU2621286C1 (en) | Differential operational amplifier for operating at low temperatures | |
| RU2452077C1 (en) | Operational amplifier with paraphase output | |
| RU2411636C1 (en) | Cascode differential amplifier with low voltage of zero shift | |
| RU2771316C1 (en) | Gallium buffer amplifier | |
| RU2784373C1 (en) | Source signal follower with a low systematic component of the zero offset voltage | |
| RU2589323C1 (en) | Bipolar-field operational amplifier | |
| RU2770912C1 (en) | Differential amplifier on arsenide-gallium field-effect transistors | |
| RU2813140C1 (en) | Gallium arsenide operational amplifier | |
| RU2780220C1 (en) | Operational amplifier based on two-stroke "inverse" cascode and complementary fet-steristors with control pn-junction |