RU2148872C1 - Мощная гибридная интегральная схема свч диапазона - Google Patents

Мощная гибридная интегральная схема свч диапазона Download PDF

Info

Publication number
RU2148872C1
RU2148872C1 RU98111687/28A RU98111687A RU2148872C1 RU 2148872 C1 RU2148872 C1 RU 2148872C1 RU 98111687/28 A RU98111687/28 A RU 98111687/28A RU 98111687 A RU98111687 A RU 98111687A RU 2148872 C1 RU2148872 C1 RU 2148872C1
Authority
RU
Russia
Prior art keywords
crystal
protrusion
board
hole
base
Prior art date
Application number
RU98111687/28A
Other languages
English (en)
Other versions
RU98111687A (ru
Inventor
В.А.(RU) Иовдальский
В.А. Иовдальский
Э.В.(RU) Айзенберг
Э.В. Айзенберг
В.И.(RU) Бейль
В.И. Бейль
Original Assignee
Самсунг Электроникс Ко., Лтд.
Иовдальский Виктор Анатольевич
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсунг Электроникс Ко., Лтд., Иовдальский Виктор Анатольевич filed Critical Самсунг Электроникс Ко., Лтд.
Publication of RU98111687A publication Critical patent/RU98111687A/ru
Application granted granted Critical
Publication of RU2148872C1 publication Critical patent/RU2148872C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Использование: полупроводниковая микроэлектроника. Сущность изобретения: в мощной гибридной интегральной схеме СВЧ диапазона на обратной стороне платы под выступом основания выполнено углубление с отверстиями в дне определенных размеров, при этом верхняя часть выступа основания, свободная от кристалла, электрически соединена с дном углубления, причем заземление части контактных площадок кристалла выполнено через отверстия в дне углубления, расстояние между кристаллом и стенками отверстия, в котором он установлен, менее 150 мкм, а расстояние между отверстием под кристалл и отверстием для заземления менее 150 мкм. Техническим результатом изобретения является улучшение электрических и массогабаритных характеристик интегральной схемы, а также повышение ее технологичности. 3 з.п.ф-лы, 6 ил.

Description

Изобретение относится к области электронной техники, а более точно касается мощной гибридной интегральной схемы СВЧ диапазона, и может быть использовано в полупроводниковой микроэлектронике.
Известна гибридная интегральная схема СВЧ диапазона, в которой диэлектрическая плата с топологическим рисунком металлизации на лицевой стороне и экранной заземляющей металлизацией на обратной стороне закреплена на металлическом основании с выступом, который расположен в отверстии платы и имеет в верхней своей части посадочную площадку, на которой расположен кристалл полупроводникового прибора. Заземляющий контакт выполнен в виде прямоугольной части выступа основания, причем верхняя часть заземляющего контакта на выступе основания и лицевая поверхность кристалла расположены в одной плоскости с лицевой поверхностью платы. Контактные площадки кристалла, расположенные со стороны металлического заземляющего выступа, соединены с ним, а контактные площадки, расположенные в центре кристалла, соединены через выступ с топологическим рисунком металлизации платы ("Усилитель на транзисторах", N М 42213, 6Ш2030295 ТУ, Ред. 2-89, ТС2.030.150СБ, 1989).
Вышеописанной гибридной интегральной схеме СВЧ диапазона присущи низкие электрические и массогабаритные характеристики и сложность изготовления, связанная с необходимостью точного изготовления выступа на основании и отверстия в плате.
Известна гибридная интегральная схема СВЧ диапазона, в которой диэлектрическая плата с топологическим рисунком металлизации на лицевой стороне и экранной заземляющей металлизацией на обратной стороне платы также закреплена на металлическом основании с выступом, который также расположен в отверстии платы и имеет в верхней своей части посадочную площадку, на которой расположен кристалл полупроводникового прибора. Выступ имеет два заземляющих контакта в виде металлических параллелепипедов, расположенных с двух противоположных сторон кристалла и находящихся в одной плоскости с лицевой поверхностью кристалла и лицевой поверхностью платы. Выводы (истока и стока) транзистора расположены с двух противоположных сторон и электрически соединены с топологическим рисунком металлизации платы, а затворы транзистора соединены между собой и с заземляющими контактами металлического выступа, что позволило по сравнению с вышеописанной схемой сократить длину вывода и тем самым улучшить характеристики, но не достаточно ("Усилитель транзисторный", N М 42213, 6Ш2030295 ТУ, Ред. 2-89, КРПГ 434815.005СБ, 1989).
Указанной схеме присущи недостаточно высокие электрические и массогабаритные характеристики и сложность изготовления, связанная с необходимостью точного изготовления выступа на металлическом основании и отверстия в плате.
В основу изобретения была положена задача создания мощной гибридной интегральной схемы СВЧ диапазона, конструктивное выполнение которой позволило бы улучшить электрические и массогабаритные характеристики и повысить технологичность.
Это достигается тем, что в мощной гибридной интегральной схеме СВЧ диапазона, содержащей металлическое электро- и теплопроводящее основание с выступом, на котором установлен и закреплен кристалл бескорпусного полупроводникового прибора с контактными площадками, расположенную на основании диэлектрическую плату с топологическим рисунком металлизации на лицевой стороне платы и экранной заземляющей металлизацией на обратной стороне и отверстием, причем выступ с кристаллом расположен в отверстии платы таким образом, что плоскость лицевой поверхности кристалла совпадает с плоскостью лицевой поверхности платы, часть контактных площадок кристалла электрически соединена с сигнальными проводниками топологического рисунка металлизации, а часть заземлена соединением с выступом металлического основания, согласно настоящему изобретению на обратной стороне платы над выступом основания выполнено углубление длиной и шириной, превышающей длину и ширину выступа на 0,1-1,0 мм, с отверстиями в дне диаметром 0,1-0,5 мм или эквивалентные по площади сечения прямоугольные металлизированные отверстия по меньшей мере частично заполненные электро- и теплопроводящим материалом, при этом верхняя часть выступа основания, свободная от кристалла, электрически соединена с дном углубления, причем заземление части контактных площадок кристалла выполнено через отверстия в дне углубления, а расстояние между кристаллом и стенками отверстия, в котором он установлен, менее 150 мкм, а расстояние между отверстием под кристалл и отверстиями для заземления менее 150 мкм.
По краям металлического основания может быть выполнен выступ в виде рамки, а по краю платы с обратной ее стороны выполнена выборка также в виде рамки, при этом рамочный выступ может быть расположен в выборке и герметично соединен с дном выборки, причем толщина платы в выборке равна толщине дна в углублении, расстояние между боковой поверхностью платы в выборке и металлическим рамочным выступом основания должно быть равно половине превышения длины и ширины углубления над длиной и шириной выступа.
Желательно, чтобы заземление контактных площадок кристалла осуществлялось по стороне отверстия под кристалл.
Выводы, соединяющие контактные площадки, подлежащие заземлению, могут быть расположены между стенками отверстия в плате и боковой поверхностью кристалла и электрически соединены с металлическим выступом под кристаллом.
Патентуемая мощная гибридная интегральная схема СВЧ диапазона позволяет:
- во-первых, сократить длину соединительных проводников за счет уменьшения расстояния между контактными площадками кристалла и топологическим рисунком металлизации и между контактными площадками кристалла и заземляющими отверстиями и тем самым уменьшить их паразитную индуктивность, а значит улучшить электрические параметры схемы;
- во-вторых, уменьшить площадь заземляющего контакта на плате за счет замены заземляющего контакта выступа на заземляющее отверстие, заполненное электропроводящим материалом, и тем самым улучшить массогабаритные характеристики;
- в-третьих, снизить требования к точности изготовления углубления, выборки, выступа, рамочного выступа, расположения отверстия для кристалла, а также снизить требования к точности сборки платы и основания и кристалла и основания и тем самым повысить технологичность.
Далее изобретение поясняется описанием конкретных примеров его выполнения и прилагаемыми чертежами, на которых:
фиг. 1 изображает патентуемую мощную гибридную интегральную схему СВЧ диапазона (разрез);
фиг. 2 - то же, что на фиг. 1 (вид сверху);
фиг. 3 - другой вариант выполнения патентуемой гибридной интегральной схемы СВЧ диапазона (разрез);
фиг. 4 - то же, что на фиг. 3 (вид сверху);
фиг. 5 - еще один вариант выполнения патентуемой гибридной интегральной схемы СВЧ диапазона (разрез);
фиг. 6 - то же, что на фиг. 5 (вид сверху).
Патентуемая мощная гибридная интегральная схема СВЧ диапазона содержит металлическое электро- и теплопроводящее основание 1 (фиг. 1) с выступом 2, на котором установлен и закреплен кристалл 3 бескорпусного полупроводникового прибора, например транзистора 3П603Б-5, размером 0,5 х 0,45 х 0,3 мм с контактными площадками 4, расположенную на основании 1 диэлектрическую плату 5, например поликоровую, размером 30 х 48 х 0,5 мм с топологическим рисунком 6 металлизации на лицевой стороне платы 5 и экранной заземляющей металлизацией 7 на обратной стороне, например, имеющих структуру Ti (0,02 мкм) - Pd (0,2 мкм) - Au (3 мкм), и отверстием 8 размером, например, 0,6 х 0,55 мм. Выступ 2 с кристаллом 3 расположен в отверстии 8 платы 5 таким образом, что плоскость лицевой поверхности кристалла 3 совпадает с плоскостью лицевой поверхности платы 5. Часть контактных площадок 4 кристалла 3 электрически соединена с сигнальными проводниками 9 (фиг. 2) топологического рисунка 6 металлизации, а часть заземлена соединением с выступом 2 (фиг. 1) металлического основания 1.
На обратной стороне платы 5 над выступом 2 основания 1 выполнено углубление 10, превышающее длину и ширину выступа 2 основания, например, на 1 мм, а глубина углубления 10 выбрана, например, равной 0,2 мм. Дно углубления 10 длиной и шириной превышает длину и ширину выступа 2 на 0,5 мм. Верхняя часть выступа 2 основания 1, свободная от кристалла 3, электрически соединена с дном углубления 10, например припаяна припоем (Au-Si), или электрически соединена методом диффузионной сварки. Заземление части контактных площадок 4 кристалла 3 выполнено через отверстие 11 в дне углубления 10, заполненное электро- и теплопроводящим материалом, например припоем (Au-Si), которым припаяно дно углубления 10 к выступу 2, или отверстия могут быть заращены гальванически, например, медью с последующим покрытием никелем и золотом. Расстояние между кристаллом 3 и отверстием 11 для заземления выбрано равным 100 мкм, а расстояние между кристаллом 3 и стенками отверстия 8 также выбрано равным 100 мкм. По краям металлического основания 1 выполнен выступ в виде рамки 12, например, шириной 1 мм, высотой 0,3 мм, а по краям платы 5 с обратной ее стороны выполнена выборка 13 в виде рамки, например, шириной 1,25 мм, глубиной 0,2 мм. Рамочный выступ 12 расположен в выборке 13 и герметично соединен, например, припоем Au-Si эвтектического состава с дном выборки 13. Толщина платы 5 в выборке 13 равна толщине в углублении 10. Расстояние между боковой поверхностью платы 5 в выборке 13 и металлическим рамочным выступом 12 основания 1 равно половине превышения длины и ширины углубления 10 над длиной и шириной выступа 2, то есть 0,25 мм. Пространства под платой 5 и над платой 5 соединены отверстием 14 для выравнивания давления.
Выводы, соединяющие контактные площадки 4, подлежащие заземлению, расположены между стенками отверстия 8 в плате 5 и боковой поверхностью кристалла 3 и электрически соединены с металлическим выступом 2 над кристаллом 3.
На фиг. 3 и 4 представлен вариант выполнения патентуемой схемы, когда заземление проходит по боковой стенке отверстия 8 под кристалл 3.
На фиг. 5 и 6 представлен еще один вариант выполнения патентуемой схемы с заземляющими выводами 15, расположенными между стенками отверстия 8 в плате 5 и кристаллом 3 и электрически соединенными с выступом 2 металлического основания 1 под кристаллом 3 полупроводникового прибора.
Таким образом, предлагаемая патентуемая мощная гибридная интегральная схема СВЧ диапазона позволяет:
- во-первых, уменьшить длины выводов, а значит их паразитные индуктивности и емкости и тем самым улучшить электрические параметры;
- во-вторых, сократить площадь заземляющего контакта и придать ему форму, обеспечивающую лучшее теплорастекание, и тем самым улучшить массогабаритные характеристики схемы;
- в-третьих, снизить требования к точности изготовления основания и платы, а также снизить требования к точности сборки платы и основания, кристалла и основания и тем самым повысить технологичность.
Кроме того, из конструкции могут быть исключены рамочные прокладки между основанием и платой и тем самым дополнительно могут быть улучшены массогабаритные характеристики, а также упрощена конструкция.
При описании рассматриваемых вариантов осуществления изобретения для ясности используется конкретная узкая терминология. Однако изобретение не ограничивается принятыми терминами, и необходимо иметь в виду, что каждый такой термин охватывает все эквивалентные термины, работающие аналогично и используемые для решения тех же задач.
Хотя настоящее изобретение описано в связи с предпочтительным видом реализации, понятно, что могут иметь место изменения и варианты без отклонения от идеи и объема изобретения, что компетентные в данной области лица легко поймут.
Эти изменения и варианты считаются не выходящими за рамки сущности и объема изобретения и прилагаемых пунктов формулы изобретения.

Claims (4)

1. Мощная гибридная интегральная схема СВЧ диапазона, содержащая металлическое электро- и теплопроводящее основание с выступом, на котором установлен и закреплен кристалл бескорпусного полупроводникового прибора с контактными площадками, расположенную на основании диэлектрическую плату с топологическим рисунком металлизации на лицевой стороне платы и экранной заземляющей металлизацией на обратной стороне и отверстием, причем выступ с кристаллом расположен в отверстии платы так, что плоскость лицевой поверхности кристалла совпадает с плоскостью лицевой поверхности платы, часть контактных площадок кристалла электрически соединена с сигнальными проводниками топологического рисунка металлизации, а часть заземлена соединением с выступом металлического основания, отличающаяся тем, что на обратной стороне платы над выступом основания выполнено углубление длиной и шириной, превышающей длину и ширину выступа на 0,1 - 1,0 мм, с отверстиями в дне диаметром 0,1 - 0,5 мм или эквивалентные по площади сечения прямоугольные металлизированные отверстия, по меньшей мере, частично заполненные электро- и теплопроводящим материалом, при этом верхняя часть выступа основания, свободная от кристалла, электрически соединена с дном углубления, причем заземление части контактных площадок кристалла выполнено через отверстие в дне углубления, а расстояние между кристаллом и стенками отверстия, в котором он установлен, менее 150 мкм, а расстояние между отверстием под кристалл и отверстиями для заземления менее 150 мкм.
2. Мощная гибридная интегральная схема СВЧ диапазона по п.1, отличающаяся тем, что по краям металлического основания выполнен выступ в виде рамки, а по краю платы с обратной ее стороны выполнена выборка также в виде рамки, при этом рамочный выступ расположен в выборке и герметично соединен с дном выборки, причем толщина платы в выборке равна толщине дна в углублении, расстояние между боковой поверхностью платы в выборке и металлическим рамочным выступом основания равно половине превышения длины и ширины углубления над длиной и шириной выступа.
3. Мощная гибридная интегральная схема СВЧ диапазона по п.1 или 2, отличающаяся тем, что заземление контактных площадок кристалла осуществлено по стороне отверстия под кристалл.
4. Мощная гибридная интегральная схема СВЧ диапазона по п.1 или 2, отличающаяся тем, что выводы, соединяющие контактные площадки, подлежащие заземлению, расположены между стенками отверстия в плате и боковой поверхностью кристалла и электрически соединены с металлическим выступом под кристаллом.
RU98111687/28A 1996-09-26 1996-09-26 Мощная гибридная интегральная схема свч диапазона RU2148872C1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000276 WO1998013874A1 (fr) 1996-09-26 1996-09-26 Circuit integre hybride, de grande puissance et a frequences micro-ondes

Publications (2)

Publication Number Publication Date
RU98111687A RU98111687A (ru) 2000-04-20
RU2148872C1 true RU2148872C1 (ru) 2000-05-10

Family

ID=20130039

Family Applications (1)

Application Number Title Priority Date Filing Date
RU98111687/28A RU2148872C1 (ru) 1996-09-26 1996-09-26 Мощная гибридная интегральная схема свч диапазона

Country Status (6)

Country Link
US (1) US6057599A (ru)
JP (1) JP3354575B2 (ru)
KR (1) KR100420792B1 (ru)
RU (1) RU2148872C1 (ru)
SE (1) SE522049C2 (ru)
WO (1) WO1998013874A1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2659752C1 (ru) * 2017-05-22 2018-07-03 Андрей Александрович Григорьев Мощная гибридная интегральная схема свч-диапазона
RU2750860C1 (ru) * 2020-09-21 2021-07-05 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Гибридная интегральная схема свч-диапазона
RU2782313C1 (ru) * 2021-11-30 2022-10-25 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" Гибридная интегральная схема свч-диапазона

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062610A1 (en) * 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
KR100547709B1 (ko) * 2003-07-07 2006-01-31 삼성전자주식회사 자기 치유 파장분할다중방식 수동형 광 가입자망
DE102008026765A1 (de) 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
CN111586964A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基板的高密度高频微波组件制备方法及微波组件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (ru) * 1973-03-10 1974-11-13
DE3501710A1 (de) * 1985-01-19 1986-07-24 Allied Corp., Morristown, N.J. Leiterplatte mit integralen positioniermitteln
US4975065A (en) * 1989-09-26 1990-12-04 Avantek, Inc. Microwave circuit module connector
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Усилитель транзисторный, N М4413, 6Ш2030295 ТУ, Ред. 2-89 КРПГ 434815.005 СБ, 1989. Иовдальский В.А. и др. Улучшение тепловых характеристик ГИС. - Электронная техника. Сер.СВЧ-техника, вып.1(467), 1996, с.34-38. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2659752C1 (ru) * 2017-05-22 2018-07-03 Андрей Александрович Григорьев Мощная гибридная интегральная схема свч-диапазона
RU2750860C1 (ru) * 2020-09-21 2021-07-05 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Гибридная интегральная схема свч-диапазона
RU2782313C1 (ru) * 2021-11-30 2022-10-25 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" Гибридная интегральная схема свч-диапазона

Also Published As

Publication number Publication date
JP3354575B2 (ja) 2002-12-09
SE522049C2 (sv) 2004-01-07
US6057599A (en) 2000-05-02
KR100420792B1 (ko) 2004-05-31
WO1998013874A1 (fr) 1998-04-02
KR19990071662A (ko) 1999-09-27
JP2000503482A (ja) 2000-03-21
SE9801793L (sv) 1998-05-20
SE9801793D0 (sv) 1998-05-20

Similar Documents

Publication Publication Date Title
RU2148873C1 (ru) Гибридная интегральная схема свч-диапазона
US5235208A (en) Package for microwave integrated circuit
US5574314A (en) Packaged semiconductor device including shielded inner walls
US4259684A (en) Packages for microwave integrated circuits
US20020014694A1 (en) Capsule for semiconductor components
GB1305412A (ru)
JPS6114668B2 (ru)
CN102280420B (zh) 半导体模块以及半导体装置
KR19990071997A (ko) 파워 마이크로웨이브 하이브리드 집적회로
RU2148872C1 (ru) Мощная гибридная интегральная схема свч диапазона
EP1250717A2 (en) Ldmos power package with a plurality of ground signal paths
US4067040A (en) Semiconductor device
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
RU2390877C1 (ru) Гибридная интегральная схема свч-диапазона
JPH0210756A (ja) マイクロウェーブ・チップの相互接続及び保護のためのデバイス
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP3178452B2 (ja) 半導体装置用パッケージとその実装構造
JPH04219937A (ja) パワー半導体素子
RU2079931C1 (ru) Корпус интегральной схемы свч-диапазона
RU2161346C2 (ru) Мощная гибридная интегральная схема свч-диапазона
JPH08274248A (ja) 超広帯域集積回路装置
RU98111687A (ru) Мощная гибридная интегральная схема свч диапазона
RU2183367C2 (ru) Гибридная интегральная схема свч диапазона
RU2073936C1 (ru) Гибридное интегральное вакуумное микрополосковое устройство
RU2302056C1 (ru) Гибридная интегральная схема свч-диапазона

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20040927