KR19990071662A - 파워 마이크로웨이브 하이브리드 집적회로 - Google Patents

파워 마이크로웨이브 하이브리드 집적회로

Info

Publication number
KR19990071662A
KR19990071662A KR1019980703938A KR19980703938A KR19990071662A KR 19990071662 A KR19990071662 A KR 19990071662A KR 1019980703938 A KR1019980703938 A KR 1019980703938A KR 19980703938 A KR19980703938 A KR 19980703938A KR 19990071662 A KR19990071662 A KR 19990071662A
Authority
KR
South Korea
Prior art keywords
chip
hole
protrusion
dielectric plate
recess
Prior art date
Application number
KR1019980703938A
Other languages
English (en)
Other versions
KR100420792B1 (ko
Inventor
빅토르 아나톨례비치 이오브달스키
에드워드 볼포비치 아이젠베르그
블라지미르 일리치 베일
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990071662A publication Critical patent/KR19990071662A/ko
Application granted granted Critical
Publication of KR100420792B1 publication Critical patent/KR100420792B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 파워 마이크로웨이브 하이브리드 집적회로에 있어서, 리세스(10)는 기판(1)의 돌출부(2) 아래의 유전체판(5)의 배면상에 형성되고, 상기 리세스(10)는 그 저부에 일정한 크기의 구멍(11)을 갖는 반면, 칩(3)과 접촉하지 않는 상기 기판(1)의 상기 돌출부(2)의 상부는 상기 리세스(10)의 저부에 전기적으로 연결되고, 상기 칩(3)의 접합 패드(4)의 일부는 상기 리세스(10)의 저부에 형성된 구멍(11)을 통해 접지되며, 상기 칩(3)과 상기 칩(3)을 지지하기 위한 구멍(8)의 벽사이의 간격은 150μm 이하이고, 상기 칩 구멍(8)과 상기 접지 구멍(11)사이의 간격은 150μm 이하이다.

Description

파워 마이크로웨이브 하이브리드 집적회로
이미 기술적으로 공지된 마이크로웨이브 하이브리드 집적 회로에 있어서, 표면상에 위상 금속화 패턴층(topological metallization pattern)이 형성되고 그 배면에는 시일드 접지 금속화층 (shield grounding metallization)이 형성되는 유전체판은, 상기 유전체판의 구멍속에 위치하고 그 상부쪽에 지지 패드가 놓인 돌출부를 가지며, 상기 지지 패드상에 반도체칩이 배치되는, 금속 기판상에 고착된다. 접지 접촉부는 상기 금속 기판 돌출부의 장방형부로서 형성되고, 상기 접지 접촉부의 상부 및 상기 칩의 표면은 상기 유전체판의 표면과 동일 평면상에 있다. 금속 접지 돌출부를 갖는 면상에 위치하는 칩 접합 패드는 상기 돌출부를 통해 상기 위상 금속화 패턴층에 전기적으로 연결된다("transistorized amplifier", No. M42213, 6Ⅲ2030295TY, Var.2-89, TC2,030,150CE, 1989 참조).
전술한 마이크로웨이브 하이브리드 집적회로는 저전력 및 중량-크기(weight-size) 특성을 가지며, 상기 금속 기판의 돌출부 및 상기 유전체판의 구멍을 정확히 형성해야 하는 필요성과 관련하여 제조가 복잡한 단점이 있다.
기술적으로 공지된 또다른 마이크로웨이브 하이브리드 집적 회로에 있어서도, 표면상에 위상 금속화 패턴층이 형성되고 그 배면에는 시일드 접지 금속화 층이 형성되는 유전체판은, 상기 유전체판의 구멍속에 위치하고 그 상부쪽에 지지 패드가 놓인 돌출부를 가지며, 상기 지지 패드상에 반도체칩이 배치되는, 금속 기판상에 고착된다. 상기 돌출부는 두 개의 대향 칩면상에 위치하고, 상기 칩 표면 및 상기 유전체판 표면과 동일 평면상에 위치하는 금속 평행육면체로서 형성된 두 개의 접지 접촉부를 갖는다. 트랜지스터 단자(소스 및 드레인 단자)는 두 개의 대향면상에 위치하고 위상 금속화 패턴층에 전기적으로 연결되는 한편, 트랜지스터의 게이트들은 상호 연결되고 상기 금속 돌출부의 접지 접촉부에 전기적으로 연결됨으로써, 트랜지스터 단자의 길이가 줄어들어, 비록 충분하진 않지만 회로의 특성이 향상된다("transistorized amplifier", No. M42213, 6Ⅲ2030295TY, Var.2-89, KPIIT 434815.005CE, 1989 참조).
상기 집적회로 역시, 저전력 및 중량-크기 특성을 가지며, 상기 금속 기판의 돌출부 및 상기 유전체판의 구멍을 정확히 형성해야 하는 필요성과 관련하여 제조가 복잡한 단점이 있다.
본 발명은 전자 공학, 특히 파워 마이크로웨이브 하이브리드 집적 회로(power microwave hybrid integrated circuit)에 관한 것이다.
도 1은 본 발명의 제 1 실시예에 따른 파워 마이크로웨이브 하이브리드 집적회로를 나타낸 종단면도이다.
도 2는 도 1의 평면도이다.
도 3은 본 발명의 제 2 실시예에 따른 파워 마이크로웨이브 하이브리드 집적회로를 나타낸 종단면도이다.
도 4는 도 3의 종단면도이다.
도 5는 본 발명의 제 3 실시예에 따른 파워 마이크로웨이브 하이브리드 집적회로를 나타낸 종단면도이다.
도 6는 도 5의 종단면도이다.
따라서, 본 발명의 목적은 상기 종래기술에 따른 문제점을 극복하고, 회로의 저전력 및 중량-크기 특성과 그 제조능력을 향상시킬수 있는 구조의 파워 마이크 웨이브 하이브리드 집적회로를 제공하는데 있다.
상기 목적을 달성하기 위해, 본원 발명의 특징에 따라, 접합패드를 구비한 순수 반도체칩이 장작되어 고정되는 돌출부를 갖는 전기 및 열 전도 금속기판 과, 상기 금속 기판상에 배치되되 표면상에는 위상 금속화 패턴층이 위치하고 배면상에는 시일드 접지 금속화층이 위치하며 구멍이 형성된 유전체판을 포함하는 파워 마이크로웨이브 하이브리드 집적회로로서, 상기 반도체칩을 지지하는 상기 돌출부가 상기 유전체판의 구멍에 위치함으로써 상기 반도체칩의 표면이 위치하는 평면이 상기 유전체판의 표면이 위치하는 평면과 동일면상에 있게 되고, 상기 반도체칩의 상기 접합 패드의 일부가 상기 위상 금속화 패턴층의 신호 도체에 전기적으로 연결되는 반면, 상기 칩 접합 패드의 또다른 부분이 상기 금속 기판의 상기 돌출부와의 전기적 연결을 통해 접지되는 파워 마이크로웨이브 하이브리드 집적회로가 제공되고, 상기 파워 마이크로웨이브 하이브리드 집적회로는, 리세스가 상기 금속 기판의 상기 돌출부 위쪽의 상기 유전체판의 배면상에 형성되되, 상기 리세스의 길이 및 폭은 상기 돌출부의 그것보다 0.1-1.0 mm정도 더 크고, 상기 리세스의 저부는 0.1-0.5 mm의 직경또는 적어도 부분적으로 전기 및 열 전도물질로 채워진 금속화된 장방형 구멍과 면적이 동일한 구멍을 구비하고, 상기 칩과 접촉하지 않는 상기 금속 기판의 상기 돌출부의 상부는 상기 리세스의 저부에 전기적으로 연결되고, 상기 칩의 상기 접합 패드의 상기 일부는 상기 리세스의 저부에 형성된 구멍을 통해 접지되고, 상기 칩과 상기 칩을 수용하는 상기 구멍의 벽 사이의 간격은 150μm 이하이고, 상기 칩 구멍과 상기 접지 구멍사이의 간격은 150μm 이하인 것을 특징으로 한다.
프레임 형상의 돌출부는 상기 금속 기판의 가장자리에 형성될수 있고, 프레임 형상의 그루브(groove)는 상기 금속 기판의 가장자리에 위치한 상기 유전체판의 배면상에 형성될 수 있는데, 상기 프레임 형상의 돌출부는 상기 프레임 형상의 그루브내에 위치하여 상기 그루브의 저부와 밀폐가능하게 결합되고, 상기 그루브내의 유전체판의 두께는 상기 리세스 저부의 두께와 동일하고, 상기 그루브내의 유전체판의 측면과 상기 금속 프레임형상의 돌출부사이의 간격은 상기 돌출부의 길이 및 폭보다 큰 상기 리세스의 길이 및 두께의 절반크기와 동일하다.
상기 칩을 위한 구멍(hole)의 측면을 따라 상기 칩 접합 패드를 접지시키는 것이 바람직하다.
접지될 상기 접합 패드와 상호연결되는 리드(lead)는 상기 유전체판내의 구멍속의 벽과 칩의 측면사이에 배치될수 있고, 상기 칩아래의 금속 돌출부에 전기적으로 연결될 수 있다.
본 발명에 따른 파워 마이크로웨이브 하이브리드 집적회로는 다음과 장점을 갖는다.
첫째, 상기 칩 접합 패드와 위상 금속화 패턴층사이의 거리 및 상기 칩 접합 패드와 접지 구멍사이의 거리가 보다 짧아져 연결 도체의 길이가 줄어듦으로써, 스퓨리어스 인덕턴스(spurious inductance)가 감소하고, 그 결과, 회로의 전기 파라미터가 향상될 수 있다.
둘째, 상기 돌출부의 접지 접촉부 대신에 전기 전도물질로 채워진 접지 구멍으로 대체함으로써, 상기 유전체판상의 접지 접촉부 영역이 감소되어, 집적회로의 중량-크기 특성을 향상시킬수 있다.
셋째, 상기 리세스, 그루브, 돌출부, 프레임 형상의 돌출부 및 칩 구멍의 위치에 대한 제조 정확도에 요구되는 요건은 물론, 상기 유전체판 및 금속 기판에 대한 조립 정확도에 요구되는 요건이 감소함으로써, 상기 제안된 회로의 제조능력이 향상된다.
첨부도면을 참조하여, 실시예를 통해 본 발명이 이하에 상세히 설명된다.
첨부 도면에서, 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 1에 도시된 바와같이, 본 발명의 제 1 실시예에 따른 파워 마이크로웨이브 하이브리드 집적회로는 접합패드 4를 구비한 0.5×0.45×0.3mm 크기의 3П603E-5 트랜지스터와 같은 순수 반도체칩 3이 장작되어 고정되는 돌출부 2를 갖는 전기 및 열 전도 금속기판 1 및, 상기 금속 기판 1상에 배치되되 표면상에는 위상 금속화 패턴층 6이 위치하고 배면상에는 Ti(0.02μm)-Pd(0.2μm)-Au(3μm)의 구조로 형성된 시일드 접지 금속화층 7이 위치하며 0.6×0.55mm 크기의 구멍 8이 형성된 Polycor 30×48×0.5mm 크기의 유전체판 5을 포함한다. 상기 반도체칩 3을 지지하는 돌출부 2는 상기 유전체판 5의 구멍 8에 위치함으로써, 상기 반도체칩 3의 표면이 위치하는 평면은 상기 유전체판 5의 표면이 위치하는 평면과 동일면상에 있게 된다. 상기 반도체칩 3의 상기 접합 패드 4의 일부는 상기 위상 금속화 패턴층 6의 신호 도체 9(도 2 참조)에 전기적으로 연결되는 반면, 상기 접합 패드의 또다른 부분은 상기 금속 기판 1의 돌출부 2(도 1 참조)와의 전기적 연결을 통해 접지된다.
리세스 10은 상기 금속 기판 1의 돌출부 2 위쪽의 상기 유전체판 5의 배면상에 형성되고, 상기 리세스 10의 길이 및 폭은 상기 돌출부 2의 그것보다 1 mm 더 크지만, 상기 리세스 10의 깊이는 0.2 mm이다. 상기 리세스 10의 저부의 길이 및 폭은 상기 돌기부 2의 그것보다 0.5 mm 더 크다. 상기 칩 3과 접촉하지 않는 상기 금속 기판 1의 돌출부 2의 상부는 Au-Si 경질 땜납으로 납땜되거나, 확산 용접기술을 이용하여 결합되는 등의 방법으로, 상기 리세스 10의 저부에 전기적으로 연결된다. 상기 칩 3의 접합패드 4의 일부는 상기 리세스 10의 저부에서 구멍 11을 통해 접지되는데, 상기 구멍 11은 상기 리세스 10의 저부를 상기 돌출부 2에 납땜한 Au-Si 경질 땜납과 같은 전기 및 열 전도물질로 채워지거나, 구리로 전기도금한 후, 그것을 니켈 및 금으로 코팅시켜 폐쇄될 수도 있다. 상기 칩 3과 접지 구멍 11사이의 간격은 100μm이고, 상기 칩 3과 상기 접지구멍 8의 벽사이의 간격은 100μm이다. 1 mm의 폭과 0.3 mm의 높이를 갖는 프레임 형상의 돌출부 12는 상기 금속기판 1의 가장자리에 형성되고, 1.25 mm의 폭과 0.2 mm의 깊이를 갖는 상기 프레임 형상의 그루브 13은 상기 금속기판 1의 가장자리의 상기 유전체판 5의 배면상에 형성된다. 상기 프레임 형상의 돌출부 12는 상기 프레임 형상의 그루브 13내에 위치하고, 공정(共晶) Au-Si 경질 땜납을 사용하여 상기 그루브의 저부와 밀폐가능하게 결합된다. 상기 그루브 13내의 상기 유전체판 5의 두께는 상기 리세스 10의 저부의 두께와 동일하다. 상기 그루브 13내의 상기 유전체판 5의 표면과 상기 금속 기판 1의 상기 금속 프레임 형상의 돌출부 12간의 간격은 상기 돌출부 2의 길이 및 폭보다 큰 상기 리세스 10의 길이 및 폭의 절반크기와 동일한 0.25 mm이다. 상기 유전체판 5아래의 공간은 압력 조절구멍 14을 통해 상기 유전체판 5위의 공간과 통하게 된다.
접지될 상기 접합 패드 4와 상호연결되는 리드는 상기 유전체판 5의 구멍 8과 상기 칩 3의 측면사이에 배치되고, 상기 칩 3 아래의 금속 돌출부 2에 전기적으로 연결된다.
도 3 및 도 4는 상기 칩 3을 위한 구멍 8의 측벽을 따라 접지가 이루어지는, 본 발명의 제 2 실시예에 따른 파워 마이크로웨이브 하이브리드 집적회로를 도시한 것이다.
도 5 및 도 6은 접지 리드 15가 상기 유전체판 5의 구멍 8의 벽과 상기 칩 3사이에 배치되고, 상기 반도체칩 4아래의 금속 기판 1의 돌출부 2에 전기적으로 연결되는, 본 발명의 제 3 실시예에 따른 파워 마이크로웨이브 하이브리드 집적회로를 도시한 것이다.
따라서, 본 발명에 따른 파워 마이크로웨이브 하이브리드 집적회로의 장점은 다음과 같다:
첫째, 연결 리드의 길이가 줄어듦에 따라 그 스퓨리어스 인덕턴스 및 커패시턴스가 감소함으로써, 상기 집적회로의 전기 파라미터가 향상된다.
둘째, 접지 접촉부의 영역이 줄어들고, 보다 나은 열 확산을 위해 마련된 형태를 부여함으로써, 상기 집적회로의 중량-크기 특성이 향상된다.
셋째, 상기 금속 기판 및 플레이트의 제조 정확도에 요구되는 요건은 물론, 상기 유전체판과 기판 및 상기 칩과 기판의 조립 정확도에 요구되는 요건이 줄어듦으로써, 상기 집적회로의 제조능력이 향상된다.
더욱이, 상기 금속기판과 상기 유전체판사이의 프레임 형상의 개스킷이 제거될수도 있고, 그에 따라, 중량-크기 특성이 향상되고, 상기 집적회로의 구성을 단순화시킬수 있다.
본 발명에 따른 전술한 실시예들을 기술함에 있어서, 협의의 특정용어는 명료성 차원에서 사용된다. 그러나, 본 발명은 선택된 특정용어에 한정되는 것은 아니며, 그러한 각 용어들은 유사한 방식으로 작동하고 동일한 기술적 문제점의 해결을 위해 사용되는 모든 등가의 요소들을 포함한다는 것을 명심해야 한다.
지금까지, 특정의 바람직한 실시예및 그 대체 실시예와 관련하여 본 발명이 상세히 개시되고 설명되었지만, 상기 본 발명에 대한 개시는 단지 본 발명의 적용예에 불과한 것이고, 본 발명을 수행하기 위한 최상 모드로서 본 명세서에 개시된 특정 실시예에 국한되는 것은 아니다.
또한, 하기 특허청구의 범위에 의해 마련되는 본 발명의 사상이나 분야를 일탈하지 않는 범위내에서 본 발명이 다양하게 개조및 변경될 수 있다는 것을 당업계에서 통상의 지식을 가진자라면 용이하게 이해할 수 있을 것이다.
본 발명은 반도체 미소 전자공학(semiconductor microelectronics)분야에 사용될 수 있다.

Claims (4)

  1. 접합패드(4)를 구비한 순수 반도체칩(3)이 장착되어 고정되는 돌출부(2)를 갖는 전기 및 열 전도 금속기판(1)과, 상기 금속 기판(1)상에 배치되되 표면상에는 위상 금속화 패턴층(6)이 위치하고 배면상에는 시일드 접지 금속화층(7)이 위치하며 구멍(8)이 형성된 유전체판(5)을 포함하는 파워 마이크로웨이브 하이브리드 집적회로로서, 상기 반도체칩(3)을 지지하는 상기 돌출부(2)가 상기 유전체판(5)의 구멍(8)에 위치함으로써 상기 반도체칩(3)의 표면이 위치하는 평면이 상기 유전체판(5)의 표면이 위치하는 평면과 동일면상에 있게 되고, 상기 반도체칩(3)의 상기 접합 패드(4)의 일부가 상기 위상 금속화 패턴층(6)의 신호 도체(9)에 전기적으로 연결되는 반면, 상기 칩 접합 패드(4)의 또다른 부분이 상기 금속 기판(1)의 상기 돌출부(2)와의 전기적 연결을 통해 접지되는 파워 마이크로웨이브 하이브리드 집적회로에 있어서,
    리세스(10)가 상기 금속 기판(1)의 상기 돌출부(2) 위쪽의 상기 유전체판(5)의 배면상에 형성되되, 상기 리세스(10)의 길이 및 폭은 상기 돌출부(2)의 그것보다 0.1-1.0 mm 더 크고, 상기 리세스(10)의 저부는 0.1-0.5 mm의 직경또는 적어도 부분적으로 전기 및 열 전도물질로 채워진 금속화된 장방형 구멍(11)과 면적이 동일한 구멍(11)을 구비하고, 상기 칩(3)과 접촉하지 않는 상기 금속 기판(1)의 상기 돌출부(2)의 상부는 상기 리세스(10)의 저부에 전기적으로 연결되고, 상기 칩(3)의 상기 접합 패드(4)의 상기 일부는 상기 리세스(10)의 저부에 형성된 구멍(11)을 통해 접지되고, 상기 칩(3)과 상기 칩(3)을 수용하는 상기 구멍(8)의 벽 사이의 간격은 150 μm 이하이고, 상기 칩 구멍(8)과 상기 접지 구멍(11)사이의 간격은 150 μm 이하인 것을 특징으로 하는 파워 마이크로웨이브 하이브리드 집적회로.
  2. 제 1 항에 있어서, 프레임 형상의 돌출부(12)는 상기 금속 기판(1)의 가장자리에 형성되고, 프레임 형상의 그루브(13)는 상기 금속 기판(1)의 가장자리에 위치한 상기 유전체판(5)의 배면상에 형성되되, 상기 프레임 형상의 돌출부(12)는 상기 프레임 형상의 그루브(13)내에 위치하여 상기 그루브(13)의 저부와 밀폐가능하게 결합되고, 상기 그루브(13)내의 상기 유전체판(5)의 두께는 상기 리세스(10)의 저부의 두께와 동일하고, 상기 그루브(13)내의 유전체판(5)의 측면과 상기 금속 기판(1)의 상기 금속 프레임 형상의 돌출부(12)사이의 간격은 상기 돌출부(2)의 길이 및 폭보다 큰 상기 리세스(10)의 길이 및 폭의 절반크기와 동일한 것을 특징으로 하는 파워 마이크로웨이브 하이브리드 집적회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 칩(3)의 상기 접합 패드(4)는 상기 칩(3)의 구멍(8)의 측면을 따라 접지되는 것을 특징으로 하는 파워 마이크로웨이브 하이브리드 집적회로.
  4. 제 1 항 또는 제 2 항에 있어서, 접지될 상기 접합 패드(4)와 상호연결되는 리드(15)는 상기 유전체판(5)의 구멍(8)의 벽과 상기 칩(3)의 측면사이에 배치되고, 상기 칩(3) 아래의 상기 금속 돌출부(2)에 전기적으로 연결되는 것을 특징으로 하는 파워 마이크로웨이브 하이브리드 집적회로.
KR10-1998-0703938A 1996-09-26 1996-09-26 파워마이크로웨이브하이브리드집적회로 KR100420792B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000276 WO1998013874A1 (fr) 1996-09-26 1996-09-26 Circuit integre hybride, de grande puissance et a frequences micro-ondes

Publications (2)

Publication Number Publication Date
KR19990071662A true KR19990071662A (ko) 1999-09-27
KR100420792B1 KR100420792B1 (ko) 2004-05-31

Family

ID=20130039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0703938A KR100420792B1 (ko) 1996-09-26 1996-09-26 파워마이크로웨이브하이브리드집적회로

Country Status (6)

Country Link
US (1) US6057599A (ko)
JP (1) JP3354575B2 (ko)
KR (1) KR100420792B1 (ko)
RU (1) RU2148872C1 (ko)
SE (1) SE522049C2 (ko)
WO (1) WO1998013874A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062610A1 (en) * 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
KR100547709B1 (ko) * 2003-07-07 2006-01-31 삼성전자주식회사 자기 치유 파장분할다중방식 수동형 광 가입자망
DE102008026765A1 (de) 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
RU2659752C1 (ru) * 2017-05-22 2018-07-03 Андрей Александрович Григорьев Мощная гибридная интегральная схема свч-диапазона
CN111586964A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基板的高密度高频微波组件制备方法及微波组件
RU2750860C1 (ru) * 2020-09-21 2021-07-05 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Гибридная интегральная схема свч-диапазона

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (ko) * 1973-03-10 1974-11-13
DE3501710A1 (de) * 1985-01-19 1986-07-24 Allied Corp., Morristown, N.J. Leiterplatte mit integralen positioniermitteln
US4975065A (en) * 1989-09-26 1990-12-04 Avantek, Inc. Microwave circuit module connector
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology

Also Published As

Publication number Publication date
JP2000503482A (ja) 2000-03-21
KR100420792B1 (ko) 2004-05-31
RU2148872C1 (ru) 2000-05-10
SE9801793L (sv) 1998-05-20
SE522049C2 (sv) 2004-01-07
US6057599A (en) 2000-05-02
JP3354575B2 (ja) 2002-12-09
SE9801793D0 (sv) 1998-05-20
WO1998013874A1 (fr) 1998-04-02

Similar Documents

Publication Publication Date Title
RU2148873C1 (ru) Гибридная интегральная схема свч-диапазона
US3683241A (en) Radio frequency transistor package
EP0503200B1 (en) Package for microwave integrated circuit
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
KR100229858B1 (ko) 반도체 장치
JPS6114668B2 (ko)
KR20010071766A (ko) 반도체 소자용 캡슐
KR100420793B1 (ko) 파워마이크로웨이브하이브리드집적회로
US5319237A (en) Power semiconductor component
US4067040A (en) Semiconductor device
CN102280420A (zh) 半导体模块以及半导体装置
US5406120A (en) Hermetically sealed semiconductor ceramic package
US6046501A (en) RF-driven semiconductor device
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
KR100338655B1 (ko) 이중 접지를 지닌 알에프 전력 패키지
KR100420792B1 (ko) 파워마이크로웨이브하이브리드집적회로
JPH0210756A (ja) マイクロウェーブ・チップの相互接続及び保護のためのデバイス
JPH04219937A (ja) パワー半導体素子
EP0001890B1 (en) Improvements in or relating to microwave integrated circuit packages
JPS6267841A (ja) 低寄生容量超高周波回路
JP3178452B2 (ja) 半導体装置用パッケージとその実装構造
JP3715120B2 (ja) ハイブリッドモジュール
RU2161346C2 (ru) Мощная гибридная интегральная схема свч-диапазона
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
RU98111687A (ru) Мощная гибридная интегральная схема свч диапазона

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee