SE522049C2 - Integrerad mikrovåghybridströmkrets - Google Patents

Integrerad mikrovåghybridströmkrets

Info

Publication number
SE522049C2
SE522049C2 SE9801793A SE9801793A SE522049C2 SE 522049 C2 SE522049 C2 SE 522049C2 SE 9801793 A SE9801793 A SE 9801793A SE 9801793 A SE9801793 A SE 9801793A SE 522049 C2 SE522049 C2 SE 522049C2
Authority
SE
Sweden
Prior art keywords
chip
recess
projection
hole
card
Prior art date
Application number
SE9801793A
Other languages
English (en)
Other versions
SE9801793D0 (sv
SE9801793L (sv
Inventor
Viktor Anatolievich Iovdalsky
Eduard Volfovich Aizenberg
Vladimir Iliich Beil
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of SE9801793D0 publication Critical patent/SE9801793D0/sv
Publication of SE9801793L publication Critical patent/SE9801793L/sv
Publication of SE522049C2 publication Critical patent/SE522049C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

25 30 Q ø o a so 522 049 2 .. uno Den ovanstående integrerade kretsen har dåliga elektriska egenskaper och dåliga egenskaper beträffande vikt-storlek och den har också en komplexitet beträffande tillverkning, vilken komplexitet hör samman med ett behov att åstadkomma utsprånget på basen och hålet i kortet.
SAMMANFATTNING AV UPPFINNINGEN Huvudsyften med föreliggande uppfinning är att åstadkomma en integrerad mikrovåghybridströmkrets, som har ett konstruktivt arrangemang, som gör det möjligt att förbättra de elektriska egenskaperna och egenskaperna beträffande vikt-storlek hos kretsen samt att förbättra dess möjlighet till tillverkning.
Det föregående syftet uppnås beroende på det förhållandet att det i en integrerad mikrovåghybridströmkrets, som innefattar en elektriskt ledande samt värmeledande metallbas med ett utsprång, på vilken ett bart halvledarchip med bondningsmellanlägg är monterat och fastsatt, ett dielektriskt kort, som är beläget på basen och som har ett topologiskt metallmönster på sin framsida och en skärmjordningsmetallisering på sin baksida samt ett hål, varvid det chipbärande utsprånget är anordnat i korthålet på sådant sätt, att planet för chipets framsida ligger i samma plan som kortets framsida, varvid en del av chipbondningsmellanlägget är elektriskt anslutna till signalledare hos det topologiska metallmönstret, under det att en annan del av chipsbondningsmellanläggen är jordade genom en elektrisk anslutning till metallbasutsprånget, enligt uppfinningen finns en urtagning på kortets baksida ovanför basutsprånget, varvid längden och bredden av nämnda urtagning överstiger de för utsprånget med 0,1-1,0 mm, varvid urtagningens botten har hål med diametem 0,1-0,5 mm eller beträffande area motsvarande rektangulära metalliserade hål, som är åtminstone delvis fyllda med ett elektriskt ledande och värmeledande material, varvid den övre delen av basutsprånget, som inte upptages av chipet, är elektriskt ansluten till urtagets botten, varvid jordningen av delen för chipbondningsmellanläggen utförs genom hålen i urtagningens botten, varvid mellanrummet mellan chipet och väggarna hos det hål, som upptar chipet, år mindre än 150 pm och varvid mellanrummet mellan hålet för chipet och jordningshålen år mindre än 150 um.
Ett ramformat utsprång kan åstadkommas vid metallbasens kanter och ett ramformat spår kan också åstadkommas på baksidan av kortet vid dess kanter, varvid det ramformade utsprånget kan vara beläget i det ramformade spåret och tätande vara förenat med spårets botten, varvid tjockleken av kortet i spåret är lika med tjockleken av \\SPB\VOI3\u|en\EWR\DOK\WORD-DOK\P33583-b .doc ~ n u a nu |».|ø 10 15 20 25 30 522 049 3 n en n» urtagningens botten, varvid mellanrummet mellan kortets sidoyta i spåret och det metallramformade utsprånget skall vara lika med halva överskottet av urtagslängden och -bredden relativt utsprångslängden och -bredden.
Det är önskvärt att jorda chipbondningsmellanläggen utmed sidan av hålet för chipet.
Det ledare, som hopkopplar de bondningsmellanlägg, vilka skall jordas, kan vara placerade mellan hålets väggar i kortet och chipets sidoyta samt elektriskt anslutna till metallutsprången under chipet.
Den nya integrerade mikrovåghybridströmkretsen tillåter: - för det första att reducera längden av anslutningsdelarna beroende på ett kortare avstånd mellan chipbondningsmellanläggen och det topologiska metallmönstret, samt mellan chipbondningsmellanläggen och jordningshålen, varigenom deras inte önskade induktans minskas och följaktligen kretsens elektriska parametrar förbättras; - för det andra att minska arean för jordkontakten på kortet beroende på att utsprångets jordkontakt ersätts med jordningshålet, vilket fylls med ett elektriskt ledande material, varigenom kretsens egenskaper beträffande vikt-storlek förbättras; - för det tredje att minska de krav, som ställs beträffande tillverkningsnoggrannheten för urtagningen, spåret, utsprånget, det ramformade utsprånget samt platsen för hålet för chipet, samt de krav, som ställs även beträffande hopsättningsnoggrannheten för kortet och basen, varvid sålunda den föreslagna kretsens möjlighet för framställning ökas.
Kort beskrivning av ritníngarna Föreliggande uppfinning åskådliggörs ytterligare genom en detaljerad beskrivning av några speciella såsom exempel angivna utföringsformer, varvid hänvisning sker till de bifogade ritningama, varvid: Fig. 1 visar en sektionsvy av den nya integrerade mikrovåghybridströmkretsen; fig. 2 visar en planvy av fig. l; fig. 3 visar en sektionsvy av en annan utföringsform av den nya integrerade mikrovåghybridströmkretsen; fig. 4 visar en planvy av ñg. 3; fig. 5 visar en sektionsvy av ännu en utföringsform av den nya integrerade mikrovåghybridströmkretsen; och fig. 6 visar en planvy av fig. 5.
\\SPB\VOL3 \ulern\EWR\DOK\WORD-DOK\P33583-b .doc n ~ ~ | a a: mil» 10 15 20 25 30 q o - u oo 522 049 4 Bästa förfarande för att förverkliga uppfinningen Den nya integrerade mikrovåghybridströmkretsen innefattar en elektriskt ledande och värmeledande metallbas 1 (ñg. 1), som har ett utsprång 2, på vilket ett bart halvledarchip 3 är monterat och fastsatt, exempelvis transistom 3116035 med storleken 0,5 x 0,45 x 0,3 mm, varvid nämnda chip har bondningsmellanlägg 4, ett dielektriskt kort 5, tillverkat exempelvis av Polyoor med storleken 30 x 48 x 0,5 mm, varvid kortet är beläget på basen l och har ett topologiskt metallmönster 6 på sin framsida och en skärmjordningsmetallisering 7 på sin baksida, varvid metalliseringen har följande struktur: Ti(0,02 um) - Pd(0,2 um)-Au(3 um), samt ett hål 8, exempelvis med storleken 0,6 x 0,55 mm. Utsprånget 2, som uppbär chipet 3, är placerat i kortets 5 hål 8, så att chipets 3 framsida ligger i samma plan som kortets 5 framsida. En del av chipets 3 bondningsmellanlâgg 4 är elektriskt ansluten till signalledare 9 (fig. 2) hos det topologiska metallmönstret 6, under det att en annan del av bondningsmellanläggen är jordad genom elektrisk anslutning till utsprånget 2 (tig. 1) hos metallbasen 1.
En urtagning 10 är åstadkommen vid kortets 5 baksida ovanför basens 1 utsprång 2, varvid längden och bredden av nämnda urtagning överstiger de för basutsprånget 2 med exempelvis 1 mm, under det att urtagningens 10 djup är exempelvis 0,2 mm. Längden och bredden av urtagningens 10 botten överstiger de för utsprånget 2 med 0,5 mm. Den övre delen av basens 1 utsprång 2, som inte upptas av chipet 3, är elektriskt ansluten till urtagningens 10 botten, exempelvis fastlödd med Au-Si-hårdlod, eller sammanfogas med användning av diffusionssvetsningstekriik. En del av chipets 3 bondningsmellanlägg är jordade genom hålet 11 i urtagningens 10 botten, varvid hålet är fyllt med ett elektriskt ledande och värmeledande material, exempelvis det Au-Si-hårdlod, med vilket urtagningens 10 botten är fastlödd vid utsprånget 2, eller också kan hålet 11 tillslutas medelst elektroplätering med exempelvis koppar, vilket följs av beläggning med nickel och guld.
Avståndet mellan chipet 3 och jordningshålet ll är 100 um och även avståndet mellan chipet 3 och hålets 8 väggar är 100 pm. Ett ramformat utsprång 12, som har en bredd och en höjd av exempelvis 1 mm respektive 0,3 mm är åstadkommet vid metallbasens 1 kanter och ett ramformat spår 11 är åstadkommet på baksidan av kortet 5 vid dess kanter, varvid nämnda spår har en bredd och ett djup av exempelvis 1,25 mm respektive 0,2 mm. Det ramformade utsprånget 12 är beläget i det ramformade spåret 13 och är förenat genom tätning med spårets botten, varvid exempelvis det eutektiska Au-Si-hårdlodet används.
\\SPB\VOL3 \users\EWR\DOK\WORD-DOK\P33583-b.doc -z-»r 10 15 20 25 30 v n Q ~ .n 5 2 2 0 4 9 f¿::= g; . 3¿¿. .~'_I- 5 Tjockleken av kortet 5 i spåret 13 är lika med tjockleken av urtagningens 10 botten.
Mellanrummet mellan sidoytan hos kortet 5 i spåret 13 och det metallramformade utsprånget 12 hos basen 1 är lika med hälften av överskottet av längden och bredden hos urtagningen 10 i förhållande till längden och bredden hos utsprånget 2, dvs. 0,25 mm. Utrymmet under kortet 5 står i förbindelse med utrymmet ovanför kortet via ett tryckbalanseringshål 14.
De ledare, som hopkopplar de för jordning avsedda bondningsmellanläggen 4, är placerade mellan väggarna hos hålet 8 i kortet 5 och sidoytan hos chipet 3 och elektriskt anslutna till metallutsprången 2 under chipet 3.
Fig. 3 och 4 presenterar ännu en utfóringsform av den nya kretsen, varvid jordningen åstadkommes utmed sidoväggen av hålet 8 för chipet 3.
Fig. 5 och 6 åskådliggör ännu en utföringsform av den nya kretsen, varvid jordningsledare 15 är placerade mellan väggarna hos hålet 8 i kortet 5 och chipet 3 och är elektriskt anslutna till utsprånget 2 hos metallbasen 1 under halvledarchipet 4.
Sålunda tillåter den nya integrerade mikrovåghybridströmkretsen: - för det första att minska längden av anslutningsledama och följaktligen deras icke önskade induktans och kapacitans, varigenom kretsens elektriska parametrar förbättras; - för det andra att minska arean för jordkontakten och bibringa denna en form, som åstadkommer bättre värmeavledning, varigenom kretsens egenskaper förbättras beträffande vikt-storlek; - för det tredje att minska de krav, som ställts beträffande tillverkníngsnoggrannheten för basen och plattan samt de, vilka ställs beträffande hopsâttningsnoggrannhet för kortet och basen och även för chipet och basen, varvid sålunda kretsens tillverkningsmöjlighet ökas.
Vidare kan de ramformade tätningama mellan basen och kortet elimineras, varvid sålunda egenskapema beträffande vikt-storlek ytterligare förbättras och kretsens konstruktion förenklas.
Vid beskrivningen av de visade utföringsformema enligt föreliggande uppfinning användes specifik smal terminologi för tydlighetens skull. Uppñnningen är emellertid inte begränsad till de sålunda valda specifika uttrycken och det torde inses att varje sådant uttryck täcker alla motsvarande element, som fungerar på samma sätt och som används för att lösa samma problem.
\\SPB\VOL3 \users\EWR\DOK\WORD-DOK\P33583-b .doc . ø o o o. 5 2 2 0 4 9 gi: ;§§; . - I* 6 Även om föreliggande uppfinning här har beskrivits med hänvisning till den föredragna utföringsformen så torde inses att olika modiñkationer och altemativ kan förekomma beträffande konstruktionsdetaljema utan att man frångår uppñnningens ram, såsom lätt torde inses av fackmannen inom området. 5 Alla dessa modifikationer och ändringar bör anses ligga inom gränserna för uppfinningsidén och uppfinningens omfattning samt inom gränserna för haven.
Industriell tillämpbarhet Föreliggande uppfinning kan användas inom halvledarmikroelektronik.
.,|~I \\SPB\VOL3\ulers\EWR\DOK\WORD-DOK\P33583-b.doc

Claims (4)

.. o.. 5 2 2 0 4 9 f¿::= fïgçf; - j; (j: 7 Patentkrav
1. Integrerad mikrovåghybridströmkrets, vilken innefattar en elektriskt ledande och värmeledande metallbas ( 1) med ett utsprång (2), på vilket ett bart halvledarchip (3), som har bondningsmellanlägg (4), är monterat och fastsatt, ett dielektriskt kort (5), som är 5 beläget på basen och som har ett topologiskt metallmönster (6) på sin framsida och en skärmjordningsmetallisering (7) på sin baksida, samt ett hål (8), varvid det chipet (3) bärande utsprånget (2) är anordnat i hålet (8) hos kortet (5), så att chipets (3) framsida ligger i samma plan som kortets (5) framsida, varvid en del av bondningsmellanläggen (4) hos chipet (3) är elektriskt anslutna till signalledare (9) hos det topologiska metallmönstret 10 (6), under det att en annan del av bondningsmellanläggen (4) är jordade genom en elektrisk anslutning till utspränget (2) hos metallbasen (1), k ä n n e t e c k n a d av att en urtagning (10) âr bildad på kortets (5) baksida ovanför utsprånget (2) hos basen (1), varvid längden och bredden av nämnda urtagning (10) överstiger de för utsprånget (2) med 0,1-1,0 mm, varvid uttagningens (10) botten har hål (ll) med en diameter av O,1-0,5 mm eller 15 beträffande area motsvarande rektangulära metalliserade hål (1 1), som åtminstone delvis är fyllda med ett elektriskt ledande och värmeledande material, varvid den övre delen av basens (1) utsprång (2), som inte upptages av chipet (3), är elektriskt ansluten till urtagningens (10) botten, varvid jordningen av delen för bondningsmellanläggen (4) hos chipet (3) åstadkommes genom hålen (11) i urtagningens (10) botten, varvid avståndet 20 mellan chipet (3) och väggarna hos det chipet (3) mottagande hålet (8) är mindre än 150 um och varvid mellanrummet mellan hålet (8) för chipet och jordningshälen (11) är mindre än 150 um.
2. Integrerad mikrovåghybridströmkrets enligt kravet 1, k ä n n e t e c k n a d av att ett ramformat utsprång (2) är åstadkommet vid metallbasens (1) kanter och att ett 25 ramformat spår (13) är åstadkommet på baksidan av kortet (5) vid dess kanter, att det ramformade utsprånget (12) är beläget i det ramformade spåret (13) och med tätning förenat med spärets (13) botten, varvid tjockleken av kortet (5) i spåret ( 13) är lika med tjockleken av urtagningens (10) botten, varvid avståndet mellan kortets (5) framsida i spåret (13) och det metallramformade utsprånget (12) hos basen (1) är lika med halva överskottet av 30 urtagningens ( 10) längd och bredd relativt utsprångets (2) längd och bredd.
3. Integrerad mikrovåghybridströmkrets enligt kravet l eller 2, k ä n n e t e c k- lrrl> \\SPB\VOL3\users\EWR\DOK\WORD-DOK\P33583-b.doc 522 049 8 n . - 4 | n I I I ' " n a d av att jordningen av chipets (3) bondningsmellanlägg (4) ástadkommes utmed sidan av hålet (8) för chipet (3).
4. Integrerad mikrovåghybridströmkrets enligt kravet I eller 2, k ä n n e t e c k - n a d av att ledare (15), som hopkopplar de fór jordning avsedda bondningsmellanläggen 5 (4), är placerade mellan väggarna hos hålet (8) i kortet (5) och chipets (3) sidoyta samt är elektriskt anslutna till metallutsprången (2) under chipet (3). w... \\SPB\VOL3\users\EWR\DOK\WORD-DOK\P33583-b.doe
SE9801793A 1996-09-26 1998-05-20 Integrerad mikrovåghybridströmkrets SE522049C2 (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000276 WO1998013874A1 (fr) 1996-09-26 1996-09-26 Circuit integre hybride, de grande puissance et a frequences micro-ondes

Publications (3)

Publication Number Publication Date
SE9801793D0 SE9801793D0 (sv) 1998-05-20
SE9801793L SE9801793L (sv) 1998-05-20
SE522049C2 true SE522049C2 (sv) 2004-01-07

Family

ID=20130039

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9801793A SE522049C2 (sv) 1996-09-26 1998-05-20 Integrerad mikrovåghybridströmkrets

Country Status (6)

Country Link
US (1) US6057599A (sv)
JP (1) JP3354575B2 (sv)
KR (1) KR100420792B1 (sv)
RU (1) RU2148872C1 (sv)
SE (1) SE522049C2 (sv)
WO (1) WO1998013874A1 (sv)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062610A1 (en) * 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
KR100547709B1 (ko) * 2003-07-07 2006-01-31 삼성전자주식회사 자기 치유 파장분할다중방식 수동형 광 가입자망
DE102008026765A1 (de) 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
RU2659752C1 (ru) * 2017-05-22 2018-07-03 Андрей Александрович Григорьев Мощная гибридная интегральная схема свч-диапазона
CN111586964A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基板的高密度高频微波组件制备方法及微波组件
RU2750860C1 (ru) * 2020-09-21 2021-07-05 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Гибридная интегральная схема свч-диапазона

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (sv) * 1973-03-10 1974-11-13
DE3501710A1 (de) * 1985-01-19 1986-07-24 Allied Corp., Morristown, N.J. Leiterplatte mit integralen positioniermitteln
US4975065A (en) * 1989-09-26 1990-12-04 Avantek, Inc. Microwave circuit module connector
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology

Also Published As

Publication number Publication date
KR19990071662A (ko) 1999-09-27
JP2000503482A (ja) 2000-03-21
KR100420792B1 (ko) 2004-05-31
SE9801793D0 (sv) 1998-05-20
WO1998013874A1 (fr) 1998-04-02
US6057599A (en) 2000-05-02
RU2148872C1 (ru) 2000-05-10
JP3354575B2 (ja) 2002-12-09
SE9801793L (sv) 1998-05-20

Similar Documents

Publication Publication Date Title
JP6237912B2 (ja) パワー半導体モジュール
US4551747A (en) Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
CN105765716B (zh) 功率半导体模块和复合模块
SE522106C2 (sv) Integrerad mikrovåghybridkrets
JP5981660B2 (ja) 電子部品収納用パッケージおよび電子装置
US5247425A (en) Semiconductor device
US10074593B2 (en) Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module
KR102041645B1 (ko) 전력반도체 모듈
US20200194386A1 (en) Semiconductor device
JP6493317B2 (ja) 半導体装置
KR20150038364A (ko) 전력용 반도체 장치
JP2019169666A (ja) パワー半導体装置
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
CN105027276A (zh) 半导体装置
US20200286807A1 (en) Semiconductor device
CN102280420A (zh) 半导体模块以及半导体装置
US5406120A (en) Hermetically sealed semiconductor ceramic package
US20240186221A1 (en) Semiconductor device
JPH10335863A (ja) 制御装置
SE522049C2 (sv) Integrerad mikrovåghybridströmkrets
JP6460266B2 (ja) 半導体装置
US20240087984A1 (en) Semiconductor module assembly having a cooling body and at least one semiconductor module
CN109994441A (zh) 具有增强的高功率密度的电子组件
JP7413720B2 (ja) 半導体モジュール
JP3107385U (ja) チップの封入構造

Legal Events

Date Code Title Description
NUG Patent has lapsed