RU2101861C1 - Способ кодирования п-разрядных чисел - Google Patents

Способ кодирования п-разрядных чисел Download PDF

Info

Publication number
RU2101861C1
RU2101861C1 RU97106137A RU97106137A RU2101861C1 RU 2101861 C1 RU2101861 C1 RU 2101861C1 RU 97106137 A RU97106137 A RU 97106137A RU 97106137 A RU97106137 A RU 97106137A RU 2101861 C1 RU2101861 C1 RU 2101861C1
Authority
RU
Russia
Prior art keywords
signals
cop
sip
signal
digits
Prior art date
Application number
RU97106137A
Other languages
English (en)
Other versions
RU97106137A (ru
Inventor
Николай Дмитриевич Попов
Original Assignee
Николай Дмитриевич Попов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Николай Дмитриевич Попов filed Critical Николай Дмитриевич Попов
Priority to RU97106137A priority Critical patent/RU2101861C1/ru
Priority to PCT/RU1997/000405 priority patent/WO1998047066A1/ru
Priority to AU92432/98A priority patent/AU9243298A/en
Application granted granted Critical
Publication of RU2101861C1 publication Critical patent/RU2101861C1/ru
Publication of RU97106137A publication Critical patent/RU97106137A/ru

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Способ кодирования цифр К= 0,1. ..,(q-1) и чисел в q-ричных системах счисления с основанием q, от q=3 до q=9 состоит в формировании пар трехуровневых биполярных сигналов Cop (p) q (2πkp/q), Sip (p) q (2πkp/q) по специальным трехуровневым волновым функциям popq(φ), которые представлены двумя ортогональными составляющими: popq(φ) = copq(φ)+i•Sipq(φ) При этом каждую цифру К представляют фазой φ = 2πk/q и кодируют сочетанием значений уровней двух сигналов: Copq(2πkp/q) и Sip(2πkp/q). Техническим результатом изобретения является расширение функциональных возможностей кодирования чисел трехуровневыми сигналами. 1 з.п.ф-лы, 22 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для кодирования информации (цифр и чисел) трехуровневыми сигналами по ортогональным составляющим функций Попова.
Известен формирователь квазитроичного кода и способ его функционирования, содержащий основной счетный триггер, счетный вход которого соединен со входной шиной, дифференциальный усилитель, выход которого подключен к выходной шине; дополнительный счетный триггер,счетный вход которого через инвертор соединен со входной шиной. Выходы счетных триггеров соединены со входами дифференциального усилителя [1] Функционирует преобразователь следующим образом. Двоичный сигнал, подлежащий преобразованию в квазитроичный код, поступает на вход счетного триггера, и через инвертор на вход другого счетного триггера. Дифференциальный усилитель при совпадении уровней сигналов на выходах триггеров формирует нулевой уровень; при превышении уровня сигнала на выходе второго триггера формирует импульс положительной полярности; при превышении уровня сигнала на выходе первого триггера импульс отрицательной полярности.
Формирователь квазитроичного кода и способ его функционирования не обеспечивают кодирования числе в q-ричной позиционной системе счисления при q >Ю> 3.
Также известно устройство для преобразования двоичной последовательности в блочный балансный троичный код и способ его функционирования, содержащее преобразователь последовательного кода в параллельный, переключатель двоичных символов, кодирующую матрицу переключатель троичных символов, преобразователь параллельного кода в последовательный, формирователь балансного кода, генератор тактовой частоты, два делителя частоты и элемент И [2] Устройство работает следующим образом. Сигнал в виде бинарного кода поступает на преобразователь последовательного кода в параллельный. Четырехбитные блоки фиксируются на переключателе двоичных символов импульсами блочной синхронизации с прямого выхода первого делителя в интервалах остановок входного сигнала. Время фиксации три тактовых интервала троичного сигнала. Эти бинарные блоки поступают на вход кодирующей матрицы, в которой запиван алгоритм преобразования, задаваемый таблицей. Получающийся на выходе кодирующей матрицы параллельные троичные блоки стробируются в переключателе троичных символов импульсами блочной синхронизации для устранения влияния времени задержки к кодирующей матрице, параллельные троичные блоки поступают на вход преобразователя параллельного кода в последовательный, и с его входов импульсы отрицательной и положительной полярности поступают на входы формирователя балансного кода, на выходе которого и формируется смешанные импульсы троичного кода необходимой амплитуды, подаваемые на выход устройства. Это устройство и способ его функционирования не обеспечивают кодирования чисел в q-ричной позиционной системе счисления при q > 3.
Известен способ кодирования двоичных чисел трехуровневыми сигналами (Злотник Б. М. Помехоустойчивые коды в системах связи. М. Радио и связь, 1989, с.69-72). Этот способ основан на кодировании с чередованием полярности импульсов (ЧПИ, АМI), блочном кодировании типа кодов nBmT, FOMOT и др. Сущность способа состоит в том, что при таком кодировании исходную двоичную кодовую последовательность преобразуют в последовательность символов троичного алфавита (0,+1,-1).
Этот способ кодирования не обеспечивает формирование кодов q-ричных чисел для систем счисления с основанием q больше 2.
Известен способ кодирования трехзначных чисел троичных систем счисления, который принят за прототип изобретения [3] При таком способе кодирования трехуровневый биполярный сигнал представляется отрицательной полярностью сигнала число "0", нулевым уровнем число "1", сигналом положительной полярности число "2".
Такой способ кодирования обеспечивает представление троичных чисел и не обеспечивает кодирование q-ричных чисел при q > 3.
Техническим результатом изобретения является расширение функциональных возможностей кодирования чисел трехуровневыми сигналами. Расширение функциональных возможностей предусматривает кодирование цифр и чисел в системах счисления с различным основанием q, которое может изменяться от q 3 до q 9.
Для кодирования чисел автор изобретения ввел дискретные волновые трехуровневые, биполярные функции popq(2πk/q), различные для разных оснований q систем счисления и назвал их своим именем функции Попова. Эти функции представляют парой ортогональных составляющих
popq(2πk/q) = copq(2πk/q)+i•sipq(2πk/q), (1)
где q основание системы счисления, которое может принимать значения от q 3 до q 8.
k число-цифра, которая для одного разряда может принимать значения равные: 0,1,(q-1).
При этом каждую цифру k представляют фазой волновой функции Попова φkq= 2πk/q, а каждую фазу φkq кодируют сочетанием значений ортогональных составляющих copqkq) и sipqkq).
Значения ортогональных составляющих copq(2πk/q) и sipq(2πk/q) определяют через значения соответствующих им тригонометрических функций косинус и синус: cos(2πk/q) и sin(2πk/q). Для этого период 2π делят на q равных частей и назначают одинаковые по абсолютному значению положительный и отрицательный пороги ±ξ. Пример такого квантования по фазе для q 7 приведен на фиг.1. Значения тригонометрических функций в точках аргумента vkq= 2πk/q сравнивают с порогами. Если значение тригонометрической функции превышает положительное пороговое значение +ξ, то соответствующей ей трехуровневой ортогональной составляющей приписывают значение +1, если значение тригонометрической функции меньше отрицательного порогового значения -ξ, то соответствующей функции copφkq или sipφkq приписывают значение -1, если значение тригонометрической функции находится между пороговыми значения +ξ и -ξ, то соответствующей трехуровневой ортогональной составляющей приписывают значение 0. Таким образом, значения ортогональных составляющих трехуровневых волновых функций можно определить, как
Figure 00000002

Значения порогов ±ξ определяют из условия однозначного кодирования всех q фаз сочетаниями значений функций copqkq) и sipqkq) для всех оснований q от q 3 до q 8. При этом наихудшим случаем кодирования с точки зрения допустимого уровня порога является случай квантования периода для q 7. Для этого случая (фиг.1) в точках φ2,7= 4π/7 и φ5,7= 10π/7 значение cos cosφkq= -sinπ/14 ≅ -0,22, а в точках φ3,7= 6π/7 и φ4,7= 8π/7 значение sinφ = ±sinπ/7 ≅ ±0,433, и для однозначного кодирования семи фаз уровнями ортогональных составляющих абсолютное значение порогов ξ должно быть большие sinπ/14 и в то же время меньше sinπ/7, то есть для однозначного кодирования q фаз для всех q от q 3 до q 8 значение модуля порога ξ при определении значений дискретных функций сор copq(2πk/q) и sipq(2πk/q) можно выбирать любым в пределах
sinπ/7>ξ>sinπ/14 (4)
При таком определении дискретных волновых функций, используя сочетания значений ортогональных составляющих cop copq(2πk/q) и sipq(2πk/q), обеспечивают однозначное кодирование q фаз функций popq(2πk/q) и, следовательно, q цифр k 0,1,(q-1).
Функции рор popq(2πk/q), примененные для представления чисел в системе счисления с основанием q, могут быть использованы и для представления чисел в системе счисления с основанием (q+1). При этом для кодирования (q+1) цифр множество значений волновых функций дополняют сочетаниями значений ортогональных составляющих "0,0", когда обе ортогональные составляющие принимают нулевое значение. Например, для кодирования чисел в девятеричной системе счисления (q=9) сочетания значений ортогональных составляющих волновых функций для q=8 дополняют сочетанием "0,0", соответствующим цифре k 0, а способ кодирования остальных цифр аналогичен описанному выше с той разницей, что при таком способе кодируют цифры k k+1.
В табл. 1-6 представлены значения фаз φkq= 2πk/q и соответствующие им коды цифр для разных q от q 3 до q 8, а в табл. 7 представлены коды цифр девятеричной системы счисления.
Дискретные волновые функции не представляют собой физические сигналы. Для формирования сигналов, представляющих коды цифр, используют непрерывные трехуровневые биполярные функции, являющиеся обобщением дискретных функций для непрерывного аргумента.
Рассмотрим непрерывные трехуровневые биполярные функции Попова.
Трехуровневые биполярные функции непрерывного аргумента φ, который изменяется в пределах 0 ≤ φ < 2π, представленные ортогональными составляющими
popq(φ) = copq(φ) + i•sipq(φ), (5),
определяют через дискретные трехуровневые функции popq(2πk/q), принимая k = [φq/2π], где k[•] означает целую часть аргумента φq/2π. То есть ортогональные составляющие непрерывных функций copq(φ) и sipq(φ) сохраняют значения соответствующих им дискретных функций, которые они имели в точках φkq= 2πk/q, в секторе аргумента φ:
2πk/q≤φ<2π(k+1)/q (6)
Периодические волновые функции представляют собой непрерывные функции Попова, область определения которых периодически продолжена на всю числовую ось popq(φ+2πL) = popq(φ) при условиях (0≤φ<2π), а L 0, +1, +2,
ПВФ служат для представления с помощью функций Попова много разрядных чисел. При этом, в общем случае, предполагается, что целое число N представлено в позиционной системе счисления с варьируемым по разрядам основанием q в виде
Figure 00000003

где N представляемое число;
n разрядность числа N;
р номер разряда (р 0 для младшего разряда);
qm основание системы счисления, в которой представлен р-ый разряд;
kp цифра р-го разряда (kp 0,1, qp -1);
Figure 00000004
вес р-го разряда.
При этом для кодирования n-разрядных чисел, формируют ПВФ, представляемые n парами ортогональных составляющих
Figure 00000005

где λp длина волны волновой функции р-го разряда.
Для традиционной однородной позиционной q-ричной системы счисления, где все основания q одинаковы и равны q, число N представляют, как
Figure 00000006

Для кодирования таких чисел формируют n пар сигналов по функциям (8) с одинаковым для всех разрядов основанием
Figure 00000007

При этом n разрядное число однозначно представляют n фазами волновой функции pop (p) q φ(t) при t 0.
На фиг. 2 -7 представлены периодические непрерывные двухразрядные волновые функции Попова для систем счисления с основанием q от q 3 до q 8.
На фиг. 1 а,б представлены соответственно графики косинуса и синуса дискретного φkq= 2πk/q (сплошные ординаты) и непрерывного φ (пунктир) аргументов.
На фиг. 1 в, г представлены соответственно графики дискретных ортогональных составляющих cop7(2πk/q) и sip7(2πk/q) (сплошные ординаты) функции Попова и составляющих сигналов cop7(φ) и sip7(φ) (пунктир), непрерывной функции Попова при q 7.
На фиг. 2 представлены двухразрядные непрерывные волновые функции Попова положительного и отрицательного аргументов для троичной системы счисления; на фиг. 3 то же, для четверичной системы счисления; на фиг. 4 двухразрядные волновые функции Попова для пятеричной системы счисления; на фиг. 5 - двухразрядные волновые функции Попова положительного и отрицательного аргументов для шестеричной системы счисления; на фиг. 6 двухразрядные волновые функции Попова для семеричной системы счисления; на фиг. 7 то же, для восьмеричной системы счисления; на фиг. 8 представлена структурная электрическая схема генератора непрерывных сигналов для кодирования последовательности n разрядных чисел по ортогональным составляющим функций Попова; на фиг. 9 и 10 представлены принципиальная электрическая схема формирователя непрерывных сигналов по ортогональным составляющим функций Попова для троичной системы счисления и диаграммы сигналов на ее входах и выходах для q 3; на фиг. 11 и 12 то же, для четвертичной системы счисления и диаграммы сигналов на ее входах и выходах для q 4; на фиг. 13 и 14 то же, для пятеричной системы счисления и диаграммы сигналов на ее входах и выходах для q 5; на фиг. 15 и 16 то же, для шестеричной системы счисления и диаграммы сигналов на ее входах и выходах для q 6; на фиг. 17 и 18 то же, для семеричной системы счисления и диаграммы сигналов на ее входах и выходах для q 7; на фиг. 19 и 20 то же, для восьмеричной системы счисления и диаграммы сигналов на ее входах и выходах для q 8; на фиг. 21 и 22 то же, для пятеричной системы счисления и диаграммы сигналов на ее входах и выходах.
На фигурах введены обозначения: 1 входящая шина; 2 делитель частоты (ДЧ); 3 дешифратор (ДШ); 4 и 5 первый и второй дифференциальные усилители (ДУ); 6 блок-схема генератора сигналов для кодирования последовательности цифр первого младшего разряда; 7 блок генератора сигналов для кодирования последовательности цифр второго разряда; n блок генератора сигналов для кодирования последовательности цифр n-го разряда, все n блоков выполняются по блок-схеме поз.6 фиг.8; 8 резистор (R).
Генератор сигналов тактовой частоты может быть выполнен по известным схемам автогенераторов с ограничением.
Входная шина 1 представляет собой проводник.
Счетчик-делитель 2 и дешифратор 3 могут быть выполнены на одной интегральной микросхеме, например, типа К561ИЕ8.
Дифференциальные усилители 4 и 5 могут быть выполнены на операционных усилителях.
Технический результат изобретения достигается благодаря тому, что способ кодирования цифр основан на формировании трехуровневых сигналов, по непрерывным функциям Попова (5).
Для кодирования одноразрядных чисел цифр k 0,1, (q-1) q-ричной системы счисления (q может изменяться от q 3 до q 8) формируют два сигнала copq(2πk/q и sinq(2πk/q) по трехуровневым непрерывным волновым функциям Попова (5), представленным двумя ортогональными составляющими:
popq(φ) = copq(φ) + i•sipq(φ), (5)
где k = [φq/2π] целая часть аргумента;
φ непрерывная фаза 0≤φ<2π
При этом каждую цифру k представляют фазой v = 2πk/q, а каждую фазу-цифру кодируют сочетанием двух значений уровней трехуровневых сигналов Copq(2πk/q) и Sipq(2πk/q).
Для кодирования n разрядных чисел q-ричной системы счисления формируют n пар сигналов Cop (p) q (2πkp/q) и Sip (p) q (2πkp/q), кодирующих цифр kp p-го разряда этих чисел.
По определению волновых функций Попова ортогональная составляющая Copq(φ) обладает четной симметрией, а Sipq(φ) нечетной симметрией. Это свойство функций определяет логику формирования сигналов для кодирования цифр.
Для кодирования цифры k 0 при любом основании q формируют сигнал положительной полярности Copq(0) 1 и сигнал нулевого уровня Sipq(0) 0.
Способы формирования сигналов для кодирования цифр систем счисления с четным основанием q 4,6,8 и систем счисления с нечетным основанием q 3,5,7 различные.
При кодировании цифр систем счисления с четным основанием q 4,6,8:
для кодирования цифры k q/2 формируют сигналы отрицательной полярности Copq(π) = -1 и сигнал нулевого уровня Sipq(π) = 0;
для кодирования цифр 0 < k < q/2 формируют сигналы положительной полярности Sipq(2πk/q) = 1, а для кодирования цифр q/2 < k < q формируют сигналы отрицательной полярности Sipq(2πk/q) = -1;
для кодирования цифр k q/2±1 при q 4 формируют сигнал нулевого уровня Copq(2πk/q) = 0, а при q 6,8 сигналы отрицательной полярности Copq(2πk/q) = -1;
для кодирования цифр k 1 и k q 1, при q 6,8, формируют сигналы отрицательной полярности Copq(2πk/q) = -1;
для кодирования цифр k q/2±2 при q 8 формируют сигналы нулевого уровня Copq(2πk/q) = 0.
При кодировании цифр системы счисления с нечетным основанием q 3,5,7:
для кодирования цифр 0 < k ≤ (q 1)/2 и (q 1)/2 < k ≤(q 1) формируют сигналы положительной Sipq(2πk/q) = 1 и отрицательной полярности Sipq(2πk/q) = -1, соответственно;
для кодирования цифр k (q±1)/2 формируют сигналы отрицательной полярности Copq(2πk/q) = -1;
для кодирования цифр k (q±3)/2 при q 5,7 формируют сигналы нулевого уровня Copq(2πk/q) = 0;
для кодирования цифр k 1 и k q 1 при q 7 формируют сигналы положительной полярности Copq(2πk/q) = 1.
При кодировании (q + 1) цифр, цифру k 0 кодируют нулевыми уровнями обеих ортогональных составляющих Copq(0)=0 и Sip(0)=0. Способ кодирования остальных цифр аналогичен описанному выше с той разницей, что при таком способе кодируют цифры ki k + 1.
Технический результат исполнения изобретения достигается благодаря следующим отличительным признакам: формирование n пар сигналов трехуровневых биполярных волн по ортогональным составляющим трехуровневых биполярных функций Попова, при кодировании цифр в системах счисления с разными основанием q от 3 до 9; представление цифр фазами волн этих сигналов; кодирование фазы-цифры трехуровневых волн q сочетаниями двух значений уровней двух ортогональных трехуровневых сигналов; дополнение множества значений сочетаний ортогональных сигналов сочетанием "0,0" нулевых уровней обеих ортогональных составляющих, при кодировании (q 1) цифр с использованием сигналов, сформированных для кодирования q цифр.
Непрерывные сигналы Cop (p) q φ(t) и Sip (p) q φ(t) для кодирования последовательности чисел q-ричных систем счисления с разными основаниями от q 3 до q 8 могут быть сформированы с помощью генераторов трехуровневых сигналов, приведенных на фиг.8.
Генератор сигналов для кодирования последовательности n разрядных чисел, содержит n одинаковых по составу генераторов сигналов для кодирования последовательности цифр (фиг.8). Генераторы сигналов для кодирования последовательности цифр, для каждого р-го разряда числа N, содержат входную шину 1, счетчик-делитель 2 на q, дешифратор 3, первый 4 и второй 5 суммирующие дифференциальные усилители. Вход счетчика 2 соединен с входной шиной, а выходы разрядов соединены с входами дешифратора 3. Выходы дешифратора 3 соединены со входами первого и второго суммирующих дифференциальных усилителей 4 и 5.
Генератор 6 сигналов для кодирования последовательности цифр работает следующим образом. На счетный вход счетчика-делителя 2 подается сигнал тактовой частоты Ur. На q выходах дешифратора с первого выхода по q-ый выход формируются импульсные сигналы Uo Uq-1 с первого периода сигналов тактовой частоты по q-ый период соответственно длительностью равной периоду тактовой частоты. При этом первый выход дешифратора 3 соединен со входом делителя второго разряда.
Для кодирования цифр 0, 1 и 2 одного разряда, например младшего, троичной системы счисления счетчик-делитель 2 включают в режим деления на 3 и используют первые три выхода дешифратор 3, на которых формируются импульсы Uo, U1 и U2 (фиг. 9 и 10). Сигнал Uo с первого выхода дешифратора 3 через резистор R1 подают на неинвертирующий вход первого дифференциального усилителя 4. Сигнал U1 со второго выхода дешифратора 3 через резистор R2 подают на инвертирующий вход того же усилителя 4 и через резистор R4 на неинвертирующий вход второго дифференциального усилителя 5. Сигнал U2 с третьего выхода дешифратора через резистор R3 подают на инвертирующий вход дифференциального усилителя 4 и, через резистор R5 на инвертирующий вход дифференциального усилителя 5. При этом на выходе первого дифференциального усилителя 4 формируется сигнал Cop3φ(t), а на выходе второго дифференциального усилителя 5 сигнал Sip3φ(t).
Для кодирования цифр 0, 1, 2, 3 и 4 четверичной системы счисления счетчик-делитель 2 включается в режим деления на 4 и используют первые четыре выхода дешифратора 3, на которых формируются импульсы U0, U1, U2, U3 (фиг. 11 и 12). Сигнал Uo с первого выхода дешифратора через резистор R1 подают на неинвертирующий вход первого дифференциального усилителя, а на инвертирующий вход этого усилителя через R2 подают сигнал U2 с третьего выхода дешифратора. На неинвертирующий вход второго дифференциального усилителя 5 через резистор R3, подают сигнал U1 со второго выхода дешифратора 3, а на инвертирующий вход через резистор R4 подают сигнал U3 с четвертого выхода дешифратора 3 через резистор R4 подают сигнал U3 с четвертого выхода дешифратора 3. При этом на выходе первого дифференциального усилителя 4 формируется сигнал Cop4φ(t), а на выходе второго дифференциального усилителя 5 сигнал Sip4φ(t) (фиг.11).
Для кодирования цифр 0, 1, 2, 3 и 4 пятеричной системы счисления счетчик-делитель 2 включают в режим деления на 5 и используют первые пять выходов дешифратора 3, на которых формируются импульсы U0, U1, U2, U3, U4 (фиг. 13 и 14).
Сигнал Uo с первого выхода дешифратора через резистор R1 подают на неинвертирующий вход первого дифференциального усилителя 4. Сигнал U1 со второго выхода дешифратора 3 через резистор R5 подают на неинвертирующий вход второго дифференциального усилителя 5. Сигнал U2 с третьего выхода дешифратора 3 через резистор R2 подают на инвертирующий вход первого дифференциального усилителя 4 и через резистор R на неинвертирующий вход второго дифференциального усилителя 5. Сигнал U3 с четвертого выхода дешифратора 3 через резистор R3, подают на инвертирующий вход первого дифференциального усилителя 4, и через резистор R6 на инвертирующий вход второго дифференциального усилителя 5. Сигнал U4 с пятого выхода дешифратора 3 через резистор R7 подают на инвертирующий вход второго дифференциального усилителя 5. При этом на выходе первого дифференциального усилителя 4 формируется сигнал Cop5φ(t), а на выходе второго дифференциального усилителя 5 сигнал Sip5φ(t).
Для кодирования цифр 0, 1, 2, 3, 4 и 5 шестеричной системы счисления счетчик-делитель 2 включают в режим деления на 6 и используют первые шесть выходов дешифратора 3, на которых формируются импульсные сигналы U0, U1, U2, U3, U4, U5 (фиг. 15 и 16).
Сигналы U0, U1 и U5 через резисторы R1, R2, R3, соответственно подают на неинвертирующий вход первого дифференциального усилителя 4. На инвертирующий вход этого дифференциального усилителя подают сигналы U2, U3, U4 через резисторы R4, R5, R6. Сигналы U1, U2 через резисторы R7, R8 подают на неинвертирующий вход второго дифференциального усилителя 5, а на инвертирующий вход этого дифференциального усилителя, через резисторы R9, R10 подают сигналы U4, U5. При этом на выходе первого дифференциального усилителя 4 формируется сигнал Cop6φ(t), а на выходе второго дифференциального усилителя 5 сигнал Sip6φ(t).
Для кодирования цифр 0, 1, 2, 3, 4, 5, 6 семеричной системы счисления счетчик-делитель 2 включают в режим деления на 7 и используют первые семь выходов дешифратора 3, на которых формируются импульсные сигналы U0, U1, U2, U3, U4, U5 U6 (фиг. 17 и 18). Сигналы U0, U1 и U6 через резисторы R1, R2, R3, подают на неинвертирующий вход первого дифференциального усилителя 4. На инвертирующий вход этого дифференциального усилителя через резисторы R4, R5 подают сигналы U3, U4. Сигналы U1, U2, U3 через резисторы R6, R7, R8 подают на неинвертирующий вход второго дифференциального усилителя 5, на инвертирующий вход которого через резисторы R9, R10, R11 подают сигналы U4, U5, U6. При этом на выходе первого дифференциального усилителя 4 формируется сигнал Cop7φ(t), а на выходе второго дифференциального усилителя 5 сигнал Sip7φ(t).
Для кодирования цифр 0, 1, 2, 3, 4, 5, 6, 7 восьмеричной системы счисления счетчик-делитель 2 включают в режим деления на 8 и используют первые восемь выходов дешифратора 3, на которых формируются импульсные сигналы U0, U1, U2, U3, U4, U5, U6, U7 (фиг. 19 и 20). Сигналы U0, U1, U7 через резисторы R1, R2, R3 подают на неинвертирующий вход первого дифференциального усилителя 4, на инвертирующий вход которого, через резисторы R4, R5, R6 подают сигналы U3, U4, U5. Сигналы U1, U2, U3 через резисторы R7, R8, R9 подают на неинвертирующий вход второго дифференциального усилителя 5, на инвертирующий вход которого подают через резисторы R10, R11, R12 сигналы U5, U6, U7. При этом на выходе первого дифференциального усилителя 4 формируются сигналы Cop8φ(t), а на выходе второго дифференциального усилителя 5 сигнал Sip8φ(t).
Для кодирования цифр 0,1,2 q, в системах счисления с основанием q1 q + 1 формируют сигналы Cop(q+1)φ(t) и Sip(q+1)φ(t). Пример и схема формирователя сигналов (q + 1)=5 показаны на фиг. 21 и 22. Для формирования этих сигналов используют устройства аналогичные выше описанным устройствам для кодирования цифр в системах счисления с основанием q. Отличие состоит в том, что счетчик-делитель 2 включают в режим деления на q + 1 и сигнал U0 не используют для формирования сигналов Cop(q+1)φ(t) и Sip(q+1)φ(t), а сигналы U1, U2, Uq используют вместо сигналов U0, U1, Uq-1 в соответствующих устройствах.
Для кодирования цифр n разрядных чисел в каждом разряде используют описанные выше устройства. При этом сигнал U0 предыдущего по старшинству разряда используют в качестве сигнала тактовой частоты
Figure 00000009
для запуска счетчика-делителя 2 устройства кодирования цифр следующего по старшинству разряда.
При этом счетчик-делитель 2 (р + 1)-го разряда включают в режим деления на qp+1 и используют соответствующему схему формирования сигналов Cop(q+1)φ(t) и Sip(q+1)φ(t).
Пример. Коды цифр и чисел можно получить с помощью n-разрядных генераторов последовательности чисел (фиг.8).
Сигналы, представляющие код двухразрядного числа N, формируются на выходах генераторов 6,7,n (фиг.8) сигналов для кодирования последовательности цифр во время (N+1)-го периода тактовой частоты. Например, код числа 2 формируется во время третьего периода тактовой частоты. Для системы счисления по основанию q 8 (фиг. 7 и 20) это код:
Figure 00000010

Код числа 10 формируется во время 11-го периода тактовой частоты и ему соответствуют уровни сигналов двух разрядов, которые образуют код (фиг. 7):
Figure 00000011

При этом одно и то же десятичное число представляется различными кодами для систем счисления с разным основанием. Так десятичное число 10 в системе счисления с основанием q 6 (фиг. 5) представлено кодом:
Figure 00000012
.

Claims (1)

1. Способ кодирования n-разрядных чисел в q-ричной системе счисления, основанный на формировании трехуровневых биполярных сигналов, отличающийся тем, что формируют n пар трехуровневых сигналов
Cop (p) q (2πkp/q) и Sip (p) q (2πkp/q)
по волновым функциям Попова popq(φ), которые представляют двумя ортогональными составляющими
popq(φ) = copq(φ)+i•sipq(φ),
каждое число-цифру p-го разряда кp от кp 0 до кp q 1, в системах с основанием q от q 3 до q 8, представляют фазой φp= 2πkp/q, каждую фазу φp кодируют значениями уровней двух сигналов Cop (p) q (2πkp/q) и Sip (p) q (2πkp/q), причем значения ортогональных составляющих функций Попова Copq(φ) и Sipq(φ) определяют путем сравнения с порогами ±ξ, соответствующих тригонометрических функций cosφ и sinφ при значениях аргумента v = 2πk/q, как
Figure 00000013

при этом возможные значения x находятся в пределах, определяемых неравенством sinπ/7>ξ>sinπ/14.
2. Способ по п. 1, отличающийся тем, что дополнительно к сигналам Cop (p) q (2πKp/q) и Sip (p) q (2πKp/q) формируют сигналы с нулевым уровнем обоих ортогональных составляющих.
RU97106137A 1997-04-16 1997-04-16 Способ кодирования п-разрядных чисел RU2101861C1 (ru)

Priority Applications (3)

Application Number Priority Date Filing Date Title
RU97106137A RU2101861C1 (ru) 1997-04-16 1997-04-16 Способ кодирования п-разрядных чисел
PCT/RU1997/000405 WO1998047066A1 (fr) 1997-04-16 1997-12-15 Procede de codage, d'addition et de soustraction de nombres, et dispositif de mise en oeuvre de ce procede
AU92432/98A AU9243298A (en) 1997-04-16 1997-12-15 Method for encoding, adding and subtracting figures, and device for realisin g the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU97106137A RU2101861C1 (ru) 1997-04-16 1997-04-16 Способ кодирования п-разрядных чисел

Publications (2)

Publication Number Publication Date
RU2101861C1 true RU2101861C1 (ru) 1998-01-10
RU97106137A RU97106137A (ru) 1998-09-20

Family

ID=20192016

Family Applications (1)

Application Number Title Priority Date Filing Date
RU97106137A RU2101861C1 (ru) 1997-04-16 1997-04-16 Способ кодирования п-разрядных чисел

Country Status (1)

Country Link
RU (1) RU2101861C1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
3. Мкртчян С.О. Проектирование логических устройств ЭВМ на нейтронных элементах. - М.: Энергия, с. 81 - 83. *

Similar Documents

Publication Publication Date Title
RU2058659C1 (ru) Цифровой синтезатор частот
RU2101861C1 (ru) Способ кодирования п-разрядных чисел
RU2109400C1 (ru) Преобразователь двоичного кода во многозначный код (варианты)
US4079202A (en) Digital communication system
RU2109325C1 (ru) Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления
SU1603360A1 (ru) Генератор систем базисных функций Аристова
SU1262477A1 (ru) Устройство дл вычислени обратной величины
SU1064453A1 (ru) Цифро-аналоговый преобразователь
SU450216A1 (ru) Преобразователь угол-код
GB2149162A (en) Fixed point to floating point conversion
SU1223329A1 (ru) Умножитель частоты
SU869065A1 (ru) Делитель частоты
SU907855A1 (ru) Устройство дл формировани частотно-модулированных сигналов
SU1073894A1 (ru) Устройство формировани блочного балансного троичного кода
SU1054868A1 (ru) Генератор синусоидальных колебаний инфранизкой частоты
SU959120A1 (ru) Преобразователь угол-код
RU2120179C1 (ru) Генератор белого шума (варианты)
SU409269A1 (ru) Преобразователь угол —код12
SU1109872A1 (ru) Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах
GB1569048A (en) Digital function generator
SU824439A1 (ru) Преобразователь двоичного кодаВ дВОичНО-дЕС ТичНый КОд
SU744607A1 (ru) Стохастический интегратор
SU1374398A2 (ru) Цифровой синтезатор частоты
SU1319268A1 (ru) Коммутатор с заданием пор дка коммутации
SU1210198A1 (ru) Цифровой синтезатор частот

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20070417