RU2097918C1 - Устройство преобразования двоичного кода в двоичный унитарный код - Google Patents

Устройство преобразования двоичного кода в двоичный унитарный код Download PDF

Info

Publication number
RU2097918C1
RU2097918C1 RU94010177A RU94010177A RU2097918C1 RU 2097918 C1 RU2097918 C1 RU 2097918C1 RU 94010177 A RU94010177 A RU 94010177A RU 94010177 A RU94010177 A RU 94010177A RU 2097918 C1 RU2097918 C1 RU 2097918C1
Authority
RU
Russia
Prior art keywords
binary
code
decoder
outputs
inputs
Prior art date
Application number
RU94010177A
Other languages
English (en)
Other versions
RU94010177A (ru
Inventor
Е.А. Титенко
В.С. Титов
В.М. Довгаль
Original Assignee
Курский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Курский Политехнический Институт filed Critical Курский Политехнический Институт
Priority to RU94010177A priority Critical patent/RU2097918C1/ru
Publication of RU94010177A publication Critical patent/RU94010177A/ru
Application granted granted Critical
Publication of RU2097918C1 publication Critical patent/RU2097918C1/ru

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразований сигналов. Техническим результатом изобретения является повышение быстродействия устройства за счет параллельного способа организации преобразования код в код. Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код содержит дешифратор с инверсными выходами и блок элементов И. Отличительная особенность устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код заключается в параллельном способе организации работы элементов И. 3 ил.

Description

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразователей сигналов.
Известны устройства, которые реализуют дискретные преобразования сигналов с помощью универсальных ЭВМ [1] или многофункциональных кодовых преобразователей [2] Недостатками данных устройств являются большие аппаратурные затраты и сложный алгоритм взаимодействия соответственно.
Наиболее близким техническим решением является устройство для преобразования двоичного кода в двоичный унитарный код, содержащее дешифратор, источник сигнала логической единицы, ключи. Внешними входами устройства являются входы дешифратора, а внешними выходами устройства выходы ключей [3] Выходы дешифратора открывают ключи тогда, когда на ключ подается нулевой потенциал. В том случае, когда ключ открыт, единица с его входа передается на выход, тем самым достигается преобразование двоичного кода в двоичный унитарный код. Быстродействие данного устройства зависит от длины цепи ключей, пропускающих логическую единицу слева направо от источника сигнала логической единицы, что приводит к непродуктивным затратам времени из-за последовательного способа организации работы устройства при формировании выходных сигналов.
Технической задачей изобретения является повышение быстродействия устройства преобразования двоичного кода в двоичный унитарный код за счет параллельного способа организации работы блока ключей.
Задача решается тем, что в устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код, содержащее дешифратор, входы которого являются входами устройства, введен блок элементов И, выходы каждого элемента И блока являются соответствующими выходами устройства, выходы дешифратора (инверсные) соединены с соответствующими входами элементов И блока, причем каждый элемент И выполнен с i+1 входами, где i номер элемента И (i 0 2n 2), элементы И организованы по принципу "монтажное И" (линии с открытым коллектором).
Для реализации устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код необходимо построить схему блока элементов И, которые выполняют логическую функцию в соответствии с формулой:
Figure 00000002

где Zi выход i-го элемента И;
Figure 00000003
инверсный выход дешифратора;
i номер элемента И (i 0 2n 2).
Например:
Figure 00000004

Всякий раз, когда на входах элемента И имеется хотя бы один нулевой сигнал, то на выходе данного элемента И формируется нулевой потенциал а тогда, когда на входах элемента И не существует нулевого сигнала, то на его выходе формируется единичный потенциал.
На фиг. 1 показана структурная схема устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код; на фиг. 2 - функциональная схема блока элементов И; на фиг. 3 таблица, поясняющая работу устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код.
Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код содержит дешифратор 1 с инверсными выходами и блок 2 элементов И, входы 3 для подачи двоичного кода, выходы 4 двоичного непозиционного нормализованного унитарного кода. Выходы дешифратора 1 соединены со входами параллельного блока ключей 2 в соответствии с формулой:
Figure 00000005

Устройство работает следующим образом. Двоичный код по входам 3 поступает в устройство. Дешифратор 1 преобразует его в инверсный унитарный код, который подается в блок 2 элементов И. Двоичный непозиционный нормализованный унитарный код формируется на выходах 4 блока 2 элементов И независимо по каждому разряду, чем и достигается высокое быстродействие работы устройства.
При реализации элементов И как линий с открытым коллектором следует принять во внимание, что дешифратор 1 должен иметь выходные транзисторы с открытым коллектором. Линии с открытым коллектором, реализующие многовходовые элементы И, должны быть согласованы соответствующими резисторами в зависимости от числа подсоединенных выходов дешифратора 1.

Claims (1)

  1. Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код, содержащее дешифратор, входы которого являются информационными входами устройства, отличающееся тем, что в него введен блок элементов И и дешифратор выполнен с инверсными выходами, выходы каждого элемента И блока являются соответствующими выходами устройства, каждый элемент И выполнен с i + 1 входами, инверсные выходы дешифратора соединены с соответствующими входами элементов И блока по формуле
    Figure 00000006

    где Zi выход i-го элемента И;
    Figure 00000007
    инверсный выход дешифратора;
    m число выходов дешифратора;
    i номер элемента И (i 0 2n 2).
RU94010177A 1994-03-22 1994-03-22 Устройство преобразования двоичного кода в двоичный унитарный код RU2097918C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU94010177A RU2097918C1 (ru) 1994-03-22 1994-03-22 Устройство преобразования двоичного кода в двоичный унитарный код

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU94010177A RU2097918C1 (ru) 1994-03-22 1994-03-22 Устройство преобразования двоичного кода в двоичный унитарный код

Publications (2)

Publication Number Publication Date
RU94010177A RU94010177A (ru) 1996-02-27
RU2097918C1 true RU2097918C1 (ru) 1997-11-27

Family

ID=20153887

Family Applications (1)

Application Number Title Priority Date Filing Date
RU94010177A RU2097918C1 (ru) 1994-03-22 1994-03-22 Устройство преобразования двоичного кода в двоичный унитарный код

Country Status (1)

Country Link
RU (1) RU2097918C1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Самофалов К.Г. Электронные цифровые вычислительные машины. - Киев: Высшая школа, 1976, с. 479. 2. SU, авторское свидетельство, 1621180, кл. H 03 M 7/02, 1986. 3. SU, авторское свидетельство, 1631729, кл. H 03 M 7/02, 1991. *

Similar Documents

Publication Publication Date Title
US4618849A (en) Gray code counter
KR870009595A (ko) 직렬-비트 2의 보수 디지탈 신호 처리 장치
RU2097918C1 (ru) Устройство преобразования двоичного кода в двоичный унитарный код
KR960025082A (ko) 데이타 전송장치
ES2118792T3 (es) Ordenador personal con arbitraje de una linea de transmision local.
KR940001556B1 (ko) 디지탈신호처리장치
RU2242044C1 (ru) Мажоритарный модуль
RU2018927C1 (ru) Сумматор по модулю три
SU1667054A1 (ru) Сумматор-умножитель по модулю три
RU2022466C1 (ru) Преобразователь кодов
RU2022337C1 (ru) Преобразователь параллельного знакоразрядного кода в дополнительный двоичный код
SU1330762A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU450162A1 (ru) Перестраиваемый фазо-импульсный многоустойчивый элемент
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
RU2045770C1 (ru) Устройство для формирования остатка по модулю три
SU1667055A1 (ru) Устройство дл умножени чисел по модулю
SU1444758A1 (ru) Цифровой функциональный преобразователь
RU2020744C1 (ru) Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде
SU1425674A1 (ru) Контролируемое арифметическое устройство
SU1753466A1 (ru) Устройство дл ввода символов
RU2043651C1 (ru) Устройство для сложения
SU1136144A1 (ru) Преобразователь кода Гре в двоичный код
SU1441395A1 (ru) Сумматор-умножитель по модулю три
SU1444753A1 (ru) Устройство дл вычислени разности двух чисел
SU572785A1 (ru) Суммирующее устройство дл сложени двух -разр дных чисел