RU2007106457A

RU2007106457A - Способы и устройство ldpc-декодирования

Info

Publication number: RU2007106457A
Application number: RU2007106457/09A
Authority: RU
Inventors: Том РИЧАРДСОН (US); Том Ричардсон; Хой ЦЗИНЬ (US); Хой ЦЗИНЬ; Владимир НОВИЧКОВ (US); Владимир Новичков
Original assignee: Квэлкомм Флэрион Текнолоджиз, Инк. (Us); Квэлкомм Флэрион Текнолоджиз, Инк.
Priority date: 2004-07-21
Filing date: 2005-07-20
Publication date: 2008-08-27
Also published as: CN101895300A; CA2672074C; EP2369749A2; WO2006098748A3; EP1787396A4; AU2010200777A1; RU2392737C2; EP2369749A3; CA2577794C; CN101895301B; US8683289B2; UA96108C2; AU2010200776B2; AU2005329064B2; US7395490B2; AU2010200776A1; US20060020868A1; HK1150476A1; EP1787396A2; KR100883459B1

Claims

1. LDPC-декодер, содержащий:

источник сообщений, включающий в себя выход сообщений для выдачи N сообщений параллельно, при этом N больше 1;

модуль обработки узлов, включающий в себя N процессоров узлов, размещенных параллельно;

управляемый блок перестановки, связывающий упомянутый источник сообщений с упомянутым модулем обработки узлов, причем упомянутый управляемый блок перестановки включает в себя вход сигнала управления переупорядочиванием для приема сигнала управления переупорядочиванием, чтобы управлять переупорядочиванием сообщений в, по меньшей мере, одном наборе из N сообщений, передаваемых через упомянутый управляемый блок перестановки;

управляющий модуль для формирования первого сигнала управления адресацией как функции от сохраненной информации описания кодов, причем упомянутый управляющий модуль имеет выход первого сигнала управления адресацией, соединенный с упомянутым источником сообщений; и

модуль выбора блоков для формирования сигнала выбора адресов блоков, причем упомянутый модуль выбора блоков имеет выход сигнала выбора адресов блоков, соединенный с упомянутым источником сообщений.

2. Декодер по п.1, в котором упомянутый управляющий модуль включает в себя:

счетчик внутренних циклов для формирования упомянутого первого сигнала управления адресацией; и

счетчик внешних циклов для формирования сигнала управления внешними циклами, выдаваемого в упомянутый модуль выбора блоков, причем упомянутый счетчик внешних циклов получает приращение как функцию от значения внутренних циклов, сформированного посредством упомянутого счетчика внутренних циклов.

3. Декодер по п.2, в котором

упомянутым источником сообщений является запоминающее устройство; и

упомянутый счетчик внешних циклов сбрасывается при достижении максимального значения, определенного посредством сигнала управления коэффициентом расширения кода, причем упомянутый сигнал управления коэффициентом расширения кода указывает выбранный коэффициент SK расширения, при этом SK имеет значение, большее или равное 1.

4. Декодер по п.3, в котором упомянутый выбранный коэффициент SK расширения меньше или равен максимальному расширению K, соответствующему максимальному коэффициенту расширения, поддерживаемому упомянутым управляющим модулем.

5. Декодер по п.1, в котором модуль выбора блоков включает в себя вход сигнала информации упорядочивания блоков для приема сигнала информации упорядочивания блоков от упомянутого управляющего модуля, причем упомянутый сигнал информации упорядочивания блоков является функцией значения, сформированного посредством упомянутого внутреннего счетчика и упомянутой сохраненной информации описания кода.

6. Декодер по п.5, в котором источник сообщений включает в себя модуль формирования адресов для формирования сигнала доступа к памяти из упомянутого первого сигнала управления адресацией и упомянутого второго сигнала управления адресацией.

7. Декодер по п.6, в котором упомянутый источник сообщений включает в себя память, включающую в себя, по меньшей мере, N раз по K ячеек памяти.

8. Декодер по п.7, в котором каждая из N раз по K ячеек памяти сохраняет, по меньшей мере, 2 бита.

9. Декодер по п.1, в котором источник сообщений дополнительно включает в себя модуль восстановления для восстановления сообщений, сохраненных в упомянутой памяти перед выдачей упомянутых сообщений в упомянутый управляемый блок перестановки.

10. Декодер по п.1, в котором каждый из упомянутых процессоров узлов является процессором узлов переменных.

11. Декодер по п.1, в котором каждый из упомянутых процессоров узлов является процессором проверочных узлов.

12. Декодер по п.1, в котором каждый из упомянутых процессоров узлов является конфигурируемым процессором узла, который переключается между режимом работы узлов переменных и проверочных узлов.

13. Декодер по п.12, в котором каждый из конфигурируемых процессоров узлов принимает конфигурационную информацию, формируемую посредством упомянутого управляющего модуля из упомянутой сохраненной информации описания кода.

14. Способ выполнения обработки декодирования с контролем по четности низкой плотности (LDPC), содержащий этапы, на которых:

предоставляют декодер, включающий в себя:

модуль памяти, включающий в себя N·L·K ячеек памяти, где N и L - положительные целые числа, а K - целое число больше 1, причем каждая ячейка памяти обеспечивает сохранение нескольких битов;

управляемый модуль перестановки, соединенный с упомянутым модулем памяти, для выполнения операций переупорядочивания элементов для набора из N многобитовых элементов, чтобы изменить порядок элементов в упомянутом наборе;

модуль обработки узлов, включающий в себя N конфигурируемых процессоров узлов, размещенных параллельно, соединенный с упомянутым управляемым модулем перестановки;

набор сохраненных инструкций управления декодером; и

формируют первый сигнал переупорядочивания, используемый для управления доступом к памяти, как функцию от инструкции управления декодером, включенной в упомянутый набор сохраненных инструкций управления декодером; и

формируют второй сигнал управления переупорядочиванием как функцию от упомянутой инструкции управления декодером, причем упомянутый второй сигнал управления переупорядочиванием подают в упомянутый модуль перестановки.

15. Способ по п.14, дополнительно содержащий этапы, на которых:

выполняют операцию доступа к памяти в ячейке, определенной из первого сигнала управления переупорядочиванием; и

воздействуют на модуль перестановщика для выполнения операции переупорядочивания сообщений в соответствии с упомянутым поданным сигналом управления переупорядочиванием.

16. Способ по п.15, в котором упомянутый этап выполнения операции доступа к памяти в ячейке, определенной из упомянутого первого сигнала управления переупорядочиванием, включает в себя этапы, на которых:

формируют адрес памяти из первого значения управления адресацией, включенного в упомянутую команду управления декодером, и второго сигнала управления адресацией, сформированного из упомянутого первого сигнала переупорядочивания и значения, сформированного счетчиком циклов.

17. Способ по п.16, в котором значение, сформированное посредством упомянутого счетчика циклов, формируется как функция от сигнала индикатора длины кодового слова.

18. Способ по п.17, дополнительно содержащий этап, на котором:

конфигурируют узлы в упомянутом модуле обработки узлов как функцию от информации конфигурации, включенной в упомянутую команду управления декодером.

19. Способ декодирования информации, ранее закодированной с помощью LDPC-кодера, при этом способ содержит этапы, на которых:

принимают информацию длины первых кодовых слов, указывающую длину первых кодовых слов, которые должны декодироваться;

подают упомянутую информацию о длине кодовых слов на управляющий вход LDPC-декодера;

воздействуют на LDPC-декодер, чтобы принимать данные, которые должны декодироваться; и

воздействуют на LDPC-декодер, чтобы декодировать принимаемые данные как функцию от принимаемой информации о длине кодовых слов.

20. Способ по п.19, дополнительно содержащий этап, на котором:

принимают информацию длины вторых кодовых слов, указывающую длину дополнительных кодовых слов, которые должны декодироваться, причем упомянутая длина дополнительных кодовых слов является вторым числом битов, которое отличается от первого числа битов, указанного посредством упомянутой информации длины первых кодовых слов.

21. Способ по п.20, в котором упомянутая информация длины первых кодовых слов представляет собой сигнал первого выбранного коэффициента расширения кода, используемого для указания количества раз итеративного исполнения команд.

22. Способ по п.19, дополнительно содержащий этапы, на которых:

сохраняют первый набор информации описания структуры кода в модуле в упомянутом декодере; и

используют сохраненный первый набор информации описания кода для выполнения операции LDPC-декодирования.

23. Способ по п.22, дополнительно содержащий этап, на котором:

сохраняют второй набор информации описания структуры кода в упомянутом модуле в упомянутом декодере, причем второй набор информации описания структуры кода соответствует LDPC-коду, имеющему структуру, отличную от структуры кода, которой соответствует первый набор информации о структуре кода.

24. Способ по п.23, дополнительно содержащий этапы, на которых:

декодируют данные с помощью первого набора информации о структуре кода при осуществлении связи с первым устройством; и

декодируют данные с помощью второго набора информации о структуре кода при осуществлении связи со вторым устройством.

25. Способ по п.24, в котором первый набор информации о структуре кода используется в момент времени, отличный от момента времени, когда используется второй набор информации о структуре кода.

26. Способ по п.22, в котором упомянутый этап сохранения первого набора информации описания кода выполняется в ответ на прием сигнала, указывающего, что кодовые слова, соответствующие упомянутому первому набору информации описания кода, должны декодироваться.

27. Способ по п.22, в котором упомянутый этап сохранения первого набора информации описания кода выполняется в ответ на прием сигнала, включающего в себя кодовые слова, кодированные согласно структуре кода, соответствующей упомянутому первому набору информации описания кода.

28. Способ по п.22, в котором упомянутый первый набор информации описания включает в себя инструкции управления декодером.

29. Способ по п.28, в котором каждая инструкция управления декодером включает в себя указатель операции чтения или записи.

30. Способ по п.29, в котором каждая инструкция управления декодером дополнительно включает в себя информацию управления чередованием.

31. Способ по п.29, в котором каждая инструкция управления декодером дополнительно включает в себя информацию адреса запоминающего устройства.

32. Способ по п.31, в котором каждая инструкция управления декодером дополнительно включает в себя информацию конфигурации, указывающую то, что блок обработки узлов должен конфигурироваться как блок обработки узлов переменных или блок обработки проверочных узлов.

33. Способ реализации системы программируемого LDPC-декодера, содержащий этапы, на которых:

сохраняют в течение первого периода времени первый набор инструкций декодирования в модуле LDPC-декодера, причем упомянутый первый набор инструкций декодирования соответствует первой структуре LDPC-кода;

воздействуют на LDPC-декодер для выполнения операции LDPC-декодирования с использованием структуры сохраненных инструкций декодирования;

сохраняют в течение второго периода времени второй набор инструкций декодирования, причем упомянутый второй набор инструкций декодирования отличается от упомянутого первого набора и соответствует второй структуре LDPC-кода, которая отличается от упомянутой первой структуры LDPC-кода; и

воздействуют на декодер для выполнения операции LDPC-декодирования с использованием сохраненного второго набора инструкций декодирования.

34. Способ по п.33, в котором первый и второй наборы инструкций декодирования используются в течение различных периодов времени для выполнения операций декодирования.

35. Способ по п.33, в котором упомянутый этап сохранения первого набора инструкций декодирования выполняется в ответ на прием сигнала, указывающего то, что должны использоваться кодовые слова, соответствующие упомянутому первому набору информации описания кода.

36. Способ по п.33, в котором упомянутый этап сохранения первого набора инструкций декодирования выполняется в ответ на прием сигнала, включающего в себя кодовые слова, кодированные согласно структуре кода, соответствующей упомянутому первому набору инструкций декодирования.

37. Способ по п.33, в котором упомянутые первый и второй наборы инструкций декодирования сохраняют в упомянутом модуле в течение упомянутого первого и второго периодов времени, причем упомянутым модулем является устройство памяти.

38. Способ по п.37, в котором множество упомянутых инструкций управления декодером включает в себя указатель разрешения/блокирования операции записи.

39. Способ по п.37, в котором каждая из упомянутого множества инструкций управления декодером включает в себя информацию управления чередованием.

40. Способ по п.39, в котором каждая из упомянутого множества инструкций управления декодером дополнительно включает в себя информацию адреса памяти.