RU2005131959A - Диагностическая схема для интегральной схемы - Google Patents
Диагностическая схема для интегральной схемы Download PDFInfo
- Publication number
- RU2005131959A RU2005131959A RU2005131959/09A RU2005131959A RU2005131959A RU 2005131959 A RU2005131959 A RU 2005131959A RU 2005131959/09 A RU2005131959/09 A RU 2005131959/09A RU 2005131959 A RU2005131959 A RU 2005131959A RU 2005131959 A RU2005131959 A RU 2005131959A
- Authority
- RU
- Russia
- Prior art keywords
- bus
- functional
- diagnostic
- integrated circuit
- control circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Claims (26)
1. Интегральная схема, содержащая
совокупность функциональных схем, выполненных с возможностью осуществления операций обработки данных по меньшей мере одну функциональную шину, выполненную с возможностью обеспечения связи между упомянутой совокупностью функциональных схем, и диагностическую схему управления передачей данных по шине, выполненную с возможностью осуществления диагностической операции в отношении по меньшей мере одной из упомянутой совокупности функциональных схем путем выдачи запроса шинной транзакции через упомянутую по меньшей мере одну функциональную шину на одну или несколько из упомянутой совокупности функциональных схем в ходе работы упомянутой совокупности функциональных схем в реальном времени.
2. Интегральная схема по п.1, в которой диагностическая схема управления передачей данных по шине выполнена с возможностью осуществления одного или более из операций отладки, операций производственного тестирования, операций производственного программирования, операций производственного конфигурирования, операций эксплуатационного программирования, операций эксплуатационного конфигурирования.
3. Интегральная схема по любому из пп.1 и 2, в которой диагностическая схема управления передачей данных по шине выполнена с возможностью осуществления операции аутентификации для авторизации диагностической схемы управления передачей данных по шине на предмет по меньшей мере одного из осуществления диагностических операций и доступа к упомянутой функциональной шине.
4. Интегральная схема по п.3, содержащая схему аутентификации, подключенную к упомянутой по меньшей мере одной функциональной шине, причем операция аутентификации предусматривает, что диагностическая схема управления передачей данных по шине выдает запрос аутентификации на схему аутентификации, причем схема аутентификации выполнена с возможностью избирательной авторизации диагностической схемы управления передачей данных по шине в зависимости от того, удовлетворяет ли запрос аутентификации заранее определенным критериям.
5. Интегральная схема по п.1, содержащая выделенную диагностическую шину, соединяющую диагностическую схему управления передачей данных по шине с по меньшей мере одной из упомянутой совокупности функциональных схем, причем выделенная диагностическая шина обеспечивает доступ к данным, не доступным через упомянутую по меньшей мере одну функциональную шину.
6. Интегральная схема по п.1, содержащая совокупность функциональных шин, имеющих другие шинные протоколы, причем диагностическая схема управления передачей данных по шине содержит совокупность схем шинного интерфейса, каждая из которых предназначена для связи с соответствующей функциональной шиной с использованием шинного протокола для соответствующей функциональной шины.
7. Интегральная схема по п.1, в которой диагностическая схема управления передачей данных по шине содержит схему внешнего интерфейса для связи с соответствующими внешними диагностическими устройствами с использованием соответствующих протоколов внешней сигнализации.
8. Интегральная схема по п.1, в которой диагностическая схема управления передачей данных по шине выполнена с возможностью переноса сигнала между областью тактирования интегральной схемы и областью тактирования внешнего диагностического устройства, подключенного к диагностической схеме управления передачей данных по шине.
9. Интегральная схема по п.1, в которой диагностическая схема управления передачей данных по шине выполнена с возможностью выполнения одного или более из загрузки значений данных из устройства, подключенного к упомянутой по меньшей мере одной функциональной шине, сохранения значений данных в устройстве, подключенном к упомянутой по меньшей мере одной функциональной шине, копирования значений данных между устройствами, подключенными к упомянутой по меньшей мере одной функциональной шине, проверки значений данных, сохраненных в устройстве, подключенном к упомянутой по меньшей мере одной функциональной шине.
10. Интегральная схема по п.1, в которой флэш-память подключена к упомянутой по меньшей мере одной функциональной шине, и диагностическая схема управления передачей данных по шине выполнена с возможностью программирования этой флэш-памяти с использованием протокола программирования флэш-памяти.
11. Интегральная схема по п.1, в которой интегральная схема является интегральной схемой типа "система на кристалле".
12. Интегральная схема по п.1, в которой упомянутая по меньшей мере одна функциональная шина является внешней шиной интегральной схемы.
13. Интегральная схема по п.1, в которой упомянутая по меньшей мере одна функциональная шина является шиной AMBA.
14. Способ осуществления диагностических операций в реальном времени в отношении интегральной схемы, имеющей совокупность функциональных схем, выполненных с возможностью осуществления операций обработки данных, и по меньшей мере одну функциональную шину, выполненную с возможностью обеспечения связи между упомянутой совокупностью функциональных схем, при этом способ содержит этап, на котором выдают запрос шинной транзакции с диагностической схемы управления передачей данных по шине через упомянутую по меньшей мере одну функциональную шину на одну или несколько из упомянутой совокупности функциональных схем в ходе работы упомянутой совокупности функциональных схем в реальном времени.
15.Способ по п.14, в котором диагностическая схема управления передачей данных по шине выполнена с возможностью осуществления одного или более из операций отладки, операций производственного тестирования, операций производственного программирования, операций производственного конфигурирования, операций эксплуатационного программирования, операций эксплуатационного конфигурирования.
16.Способ по любому из пп. 14 и 15, в котором диагностическая схема управления передачей данных по шине выполнена с возможностью осуществления операции аутентификации для авторизации диагностической схемы управления передачей данных по шине на предмет по меньшей мере одного из осуществления диагностических операций и доступа к упомянутой функциональной шине.
17.Способ по п.16, в котором схема аутентификации подключена к упомянутой по меньшей мере одной функциональной шине, причем операция аутентификации предусматривает, что диагностическая схема управлвения передачей данных по шине выдает запрос аутентификации на схему аутентификации, причем схема аутентификации выполнена с возможностью избирательной авторизации диагностической схемы управления передачей данных по шине в зависимости от того, удовлетворяет ли запрос аутентификации заранее определенным критериям.
18. Способ по п.14, в котором выделенная диагностическая шина соединяет диагностическую схему управления передачей данных по шине с по меньшей мере одной из упомянутой совокупности функциональных схем, причем выделенная диагностическая шина обеспечивает доступ к данным, не доступным через упомянутую по меньшей мере одну функциональную шину.
19. Способ по п.14, в котором интегральная схема содержит совокупность функциональных шин, имеющих другие шинные протоколы, причем диагностическая схема управления передачей данных по шине содержит совокупность схем шинного интерфейса, каждая из которых предназначена для связи с соответствующей функциональной шиной с использованием шинного протокола для соответствующей функциональной шины.
20. Способ по п.14, в котором диагностическая схема управления передачей данных по шине содержит схему внешнего интерфейса для связи с соответствующими внешними диагностическими устройствами с использованием соответствующих протоколов внешней сигнализации.
21. Способ по п.14, в котором диагностическая схема управления передачей данных по шине выполнена с возможностью переноса сигнала между областью тактирования интегральной схемы и областью тактирования внешнего диагностического устройства, подключенного к диагностической схеме управления передачей данных по шине.
22. Способ по п.14, в котором диагностическая схема управления передачей данных по шине выполнена с возможностью осуществления одного или более из загрузки значений данных из устройства, подключенного к упомянутой по меньшей мере одной функциональной шине, сохранения значений данных в устройстве, подключенном к упомянутой по меньшей мере одной функциональной шине, копирования значений данных между устройствами, подключенными к упомянутой по меньшей мере одной функциональной шине, проверки значений данных, сохраненных в устройстве, подключенном к упомянутой по меньшей мере одной функциональной шине.
23. Способ по п.14, в котором флэш-память подключена к упомянутой по меньшей мере одной функциональной шине, и диагностическая схема управления передачей данных по шине выполнена с возможностью программирования флэш-памяти с использованием протокола программирования флэш-памяти.
24. Способ по п.14, в котором интегральная схема является интегральной схемой типа "система на кристалле".
25. Способ по п.14, в котором упомянутая по меньшей мере одна функциональная шина является внешней шиной интегральной схемы.
26. Способ по п.14, в котором упомянутая по меньшей мере одна функциональная шина является шиной AMBA.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/417,335 US7444546B2 (en) | 2003-04-17 | 2003-04-17 | On-board diagnostic circuit for an integrated circuit |
US10/417,335 | 2003-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2005131959A true RU2005131959A (ru) | 2006-02-10 |
Family
ID=33158878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2005131959/09A RU2005131959A (ru) | 2003-04-17 | 2003-09-17 | Диагностическая схема для интегральной схемы |
Country Status (11)
Country | Link |
---|---|
US (1) | US7444546B2 (ru) |
EP (1) | EP1614039B1 (ru) |
JP (1) | JP2006514375A (ru) |
KR (1) | KR101016711B1 (ru) |
CN (1) | CN100380335C (ru) |
AU (1) | AU2003269144A1 (ru) |
IL (1) | IL169848A (ru) |
MY (1) | MY138620A (ru) |
RU (1) | RU2005131959A (ru) |
TW (1) | TWI290630B (ru) |
WO (1) | WO2004095279A1 (ru) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6941538B2 (en) * | 2002-02-22 | 2005-09-06 | Xilinx, Inc. | Method and system for integrating cores in FPGA-based system-on-chip (SoC) |
US7334166B1 (en) | 2002-10-04 | 2008-02-19 | American Megatrends, Inc. | Method, system, and apparatus for providing and utilizing server-side entry points for use in diagnostics on-demand services |
US7200775B1 (en) | 2002-10-04 | 2007-04-03 | American Megatrends, Inc. | Method and data structures for use in providing on-demand computer diagnostics |
US7231549B1 (en) * | 2002-10-04 | 2007-06-12 | American Megatrends, Inc. | Method and apparatus for providing on-demand computer diagnostics |
FI5706U1 (fi) * | 2002-11-21 | 2003-02-26 | Patria New Technologies Oy | JTAG-testilaitteisto ja -testausjärjestelmä |
US7444571B1 (en) | 2003-02-27 | 2008-10-28 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7216276B1 (en) | 2003-02-27 | 2007-05-08 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7496818B1 (en) | 2003-02-27 | 2009-02-24 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7634817B2 (en) * | 2003-07-22 | 2009-12-15 | Gateway, Inc. | Diagnostic authentication codes |
US7689726B1 (en) * | 2004-10-01 | 2010-03-30 | Xilinx, Inc. | Bootable integrated circuit device for readback encoding of configuration data |
US20060179380A1 (en) * | 2005-01-14 | 2006-08-10 | Ivo Tousek | On-chip electronic hardware debug support units having execution halting capabilities |
DE602005005289T2 (de) * | 2005-01-31 | 2009-07-09 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren, System und Computerprogrammprodukt zur Korrektur von Fehlern in einem Festwertspeicher |
US7437618B2 (en) * | 2005-02-11 | 2008-10-14 | International Business Machines Corporation | Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing |
US7418629B2 (en) * | 2005-02-11 | 2008-08-26 | International Business Machines Corporation | Synchronizing triggering of multiple hardware trace facilities using an existing system bus |
US7701240B2 (en) * | 2005-03-04 | 2010-04-20 | Arm Limited | Integrated circuit with error correction mechanisms to offset narrow tolerancing |
JP2006252267A (ja) * | 2005-03-11 | 2006-09-21 | Oki Electric Ind Co Ltd | システム検証用回路 |
US7370257B2 (en) * | 2005-04-08 | 2008-05-06 | Lsi Logic Corporation | Test vehicle data analysis |
JP2006318172A (ja) * | 2005-05-12 | 2006-11-24 | Renesas Technology Corp | マイクロコンピュータ |
US8881114B2 (en) * | 2005-05-16 | 2014-11-04 | Texas Instruments Incorporated | Stored program writing stall information when a processor stalls waiting for another processor |
US7730545B2 (en) * | 2005-05-23 | 2010-06-01 | Arm Limited | Test access control for secure integrated circuits |
GB2441726B (en) * | 2005-06-24 | 2010-08-11 | Metaram Inc | An integrated memory core and memory interface circuit |
US7363564B2 (en) * | 2005-07-15 | 2008-04-22 | Seagate Technology Llc | Method and apparatus for securing communications ports in an electronic device |
US7734674B2 (en) * | 2005-08-08 | 2010-06-08 | Freescale Semiconductor, Inc. | Fast fourier transform (FFT) architecture in a multi-mode wireless processing system |
US20070033349A1 (en) * | 2005-08-08 | 2007-02-08 | Freescale Semiconductor, Inc. | Multi-mode wireless processor interface |
US7457726B2 (en) | 2005-08-08 | 2008-11-25 | Freescale Semiconductor, Inc. | System and method for selectively obtaining processor diagnostic data |
US7802259B2 (en) * | 2005-08-08 | 2010-09-21 | Freescale Semiconductor, Inc. | System and method for wireless broadband context switching |
JP2009505486A (ja) * | 2005-08-08 | 2009-02-05 | フリースケール セミコンダクター インコーポレイテッド | マルチモード無線広帯域信号プロセッサシステムおよび方法 |
US7653675B2 (en) * | 2005-08-08 | 2010-01-26 | Freescale Semiconductor, Inc. | Convolution operation in a multi-mode wireless processing system |
US8140110B2 (en) * | 2005-08-08 | 2012-03-20 | Freescale Semiconductor, Inc. | Controlling input and output in a multi-mode wireless processing system |
US20070030801A1 (en) * | 2005-08-08 | 2007-02-08 | Freescale Semiconductor, Inc. | Dynamically controlling rate connections to sample buffers in a mult-mode wireless processing system |
JP4795147B2 (ja) * | 2006-07-11 | 2011-10-19 | 富士通株式会社 | 伝送装置 |
US7823017B2 (en) | 2006-08-02 | 2010-10-26 | International Business Machines Corporation | Structure for task based debugger (transaction-event-job-trigger) |
US7594140B2 (en) * | 2006-08-02 | 2009-09-22 | International Business Machines Corporation | Task based debugger (transaction-event-job-trigger) |
GB2443277B (en) * | 2006-10-24 | 2011-05-18 | Advanced Risc Mach Ltd | Performing diagnostics operations upon an asymmetric multiprocessor apparatus |
US7610532B2 (en) * | 2006-11-01 | 2009-10-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Serializer/de-serializer bus controller interface |
GB2445166A (en) | 2006-12-27 | 2008-07-02 | Advanced Risc Mach Ltd | Integrated circuit with an interface that can selectively communicate a diagnostic signal or a functional signal to external devices. |
US7925465B2 (en) * | 2007-02-12 | 2011-04-12 | Mentor Graphics Corporation | Low power scan testing techniques and apparatus |
US7882405B2 (en) * | 2007-02-16 | 2011-02-01 | Atmel Corporation | Embedded architecture with serial interface for testing flash memories |
KR100869953B1 (ko) * | 2007-05-30 | 2008-11-24 | 경북대학교 산학협력단 | Etm 인터페이스를 이용한 전력 측정 시스템 및 그 방법 |
US8176355B2 (en) * | 2007-06-07 | 2012-05-08 | International Business Machines Corporation | Recovery from hardware access errors |
US8014976B2 (en) * | 2007-10-24 | 2011-09-06 | Microsoft Corporation | Secure digital forensics |
US20090113245A1 (en) * | 2007-10-30 | 2009-04-30 | Teradyne, Inc. | Protocol aware digital channel apparatus |
JP4648961B2 (ja) * | 2008-03-25 | 2011-03-09 | 富士通株式会社 | 装置メンテナンスシステム、方法および情報処理装置 |
US20090259457A1 (en) * | 2008-04-14 | 2009-10-15 | Mentor Graphics Corporaton | Trace Routing Network |
US9141776B2 (en) | 2008-04-30 | 2015-09-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for secure hardware analysis |
US8055936B2 (en) * | 2008-12-31 | 2011-11-08 | Pitney Bowes Inc. | System and method for data recovery in a disabled integrated circuit |
JP5629981B2 (ja) * | 2009-05-29 | 2014-11-26 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の故障診断方法 |
US8484451B2 (en) * | 2010-03-11 | 2013-07-09 | St-Ericsson Sa | Method and apparatus for software boot revocation |
FR2958063B1 (fr) * | 2010-03-26 | 2012-04-20 | Thales Sa | Dispositif permettant de securiser un bus de type jtag |
US8438436B1 (en) * | 2010-06-04 | 2013-05-07 | Xilinx, Inc. | Secure design-for-test scan chains |
CN102184134A (zh) * | 2010-06-22 | 2011-09-14 | 上海盈方微电子有限公司 | 一种片上系统的性能分析器 |
US20130031419A1 (en) * | 2011-07-28 | 2013-01-31 | International Business Machines Corporation | Collecting Debug Data in a Secure Chip Implementation |
GB2493405B (en) * | 2011-08-03 | 2017-04-05 | Advanced Risc Mach Ltd | Debug barrier transactions |
US20130159591A1 (en) * | 2011-12-14 | 2013-06-20 | International Business Machines Corporation | Verifying data received out-of-order from a bus |
US9274169B2 (en) | 2012-03-25 | 2016-03-01 | Intel Corporation | Asynchronous programmable JTAG-based interface to debug any system-on-chip states, power modes, resets, clocks, and complex digital logic |
US10769051B2 (en) * | 2016-04-28 | 2020-09-08 | International Business Machines Corporation | Method and system to decrease measured usage license charges for diagnostic data collection |
US11347712B2 (en) | 2017-11-07 | 2022-05-31 | International Business Machines Corporation | Preventing long running transactions from holding record locks |
US11494329B2 (en) * | 2020-02-27 | 2022-11-08 | Advantest Corporation | NVMe-MI over SMBus multi-master controller with other SMBus and I2C masters in a single FPGA chip |
CN113703552B (zh) * | 2021-07-30 | 2024-02-09 | 浪潮电子信息产业股份有限公司 | 一种服务器散热调控方法、设备及存储介质 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4183459A (en) * | 1978-04-24 | 1980-01-15 | Fluke Trendar Corporation | Tester for microprocessor-based systems |
JPH01134639A (ja) | 1987-11-20 | 1989-05-26 | Nec Corp | トレース停止制御方式 |
JP2960560B2 (ja) * | 1991-02-28 | 1999-10-06 | 株式会社日立製作所 | 超小型電子機器 |
GB2282244B (en) * | 1993-09-23 | 1998-01-14 | Advanced Risc Mach Ltd | Integrated circuit |
US5664124A (en) * | 1994-11-30 | 1997-09-02 | International Business Machines Corporation | Bridge between two buses of a computer system that latches signals from the bus for use on the bridge and responds according to the bus protocols |
DE19616293A1 (de) * | 1996-04-24 | 1997-10-30 | Bosch Gmbh Robert | Bussystem für die Übertragung von Nachrichten |
GB9626412D0 (en) * | 1996-12-19 | 1997-02-05 | Sgs Thomson Microelectronics | Diagnostic procedures in an integrated circuit device |
JP3712810B2 (ja) | 1997-02-25 | 2005-11-02 | 富士通株式会社 | 通信装置の監視制御方式 |
US6065078A (en) * | 1997-03-07 | 2000-05-16 | National Semiconductor Corporation | Multi-processor element provided with hardware for software debugging |
US6142683A (en) * | 1997-04-08 | 2000-11-07 | Advanced Micro Devices, Inc. | Debug interface including data steering between a processor, an input/output port, and a trace logic |
US6115763A (en) * | 1998-03-05 | 2000-09-05 | International Business Machines Corporation | Multi-core chip providing external core access with regular operation function interface and predetermined service operation services interface comprising core interface units and masters interface unit |
GB2338791B (en) | 1998-06-22 | 2002-09-18 | Advanced Risc Mach Ltd | Apparatus and method for testing master logic units within a data processing apparatus |
US6779145B1 (en) * | 1999-10-01 | 2004-08-17 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
JP2001331442A (ja) | 2000-03-16 | 2001-11-30 | Nec Eng Ltd | システムバス競合制御装置及びそれに用いるシステムバス競合制御方式 |
JP4409056B2 (ja) | 2000-06-30 | 2010-02-03 | 富士通株式会社 | Lsi,lsiを搭載した電子装置、デバッグ方法、lsiのデバッグ装置 |
GB2368669B (en) | 2000-10-31 | 2005-06-22 | Advanced Risc Mach Ltd | Integrated circuit configuration |
JP2002149498A (ja) | 2000-11-08 | 2002-05-24 | Hitachi Building Systems Co Ltd | 監視診断装置 |
JP3913470B2 (ja) * | 2000-12-28 | 2007-05-09 | 株式会社東芝 | システムlsi |
US6948098B2 (en) * | 2001-03-30 | 2005-09-20 | Cirrus Logic, Inc. | Circuits and methods for debugging an embedded processor and systems using the same |
DE10146516A1 (de) * | 2001-09-21 | 2003-04-24 | Infineon Technologies Ag | Programmgesteuerte Einheit |
US7277972B2 (en) * | 2002-03-08 | 2007-10-02 | Freescale Semiconductor, Inc. | Data processing system with peripheral access protection and method therefor |
EP1349071A1 (en) * | 2002-03-29 | 2003-10-01 | STMicroelectronics N.V. | Integrated circuit with direct debugging architecture |
US7080283B1 (en) * | 2002-10-15 | 2006-07-18 | Tensilica, Inc. | Simultaneous real-time trace and debug for multiple processing core systems on a chip |
US20040082297A1 (en) * | 2002-10-28 | 2004-04-29 | Stambaugh Mark A. | Test protocols for wireless test |
US7386639B2 (en) * | 2003-01-15 | 2008-06-10 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Switch for coupling one bus to another bus |
-
2003
- 2003-04-17 US US10/417,335 patent/US7444546B2/en active Active
- 2003-09-17 JP JP2004571047A patent/JP2006514375A/ja active Pending
- 2003-09-17 AU AU2003269144A patent/AU2003269144A1/en not_active Abandoned
- 2003-09-17 CN CNB038263157A patent/CN100380335C/zh not_active Expired - Lifetime
- 2003-09-17 WO PCT/GB2003/003994 patent/WO2004095279A1/en active Application Filing
- 2003-09-17 KR KR1020057019586A patent/KR101016711B1/ko active IP Right Grant
- 2003-09-17 EP EP03750925.4A patent/EP1614039B1/en not_active Expired - Lifetime
- 2003-09-17 RU RU2005131959/09A patent/RU2005131959A/ru not_active Application Discontinuation
- 2003-10-20 MY MYPI20033987A patent/MY138620A/en unknown
- 2003-11-04 TW TW092130868A patent/TWI290630B/zh not_active IP Right Cessation
-
2005
- 2005-07-24 IL IL169848A patent/IL169848A/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TW200422626A (en) | 2004-11-01 |
EP1614039A1 (en) | 2006-01-11 |
US20040210797A1 (en) | 2004-10-21 |
EP1614039B1 (en) | 2018-10-17 |
AU2003269144A1 (en) | 2004-11-19 |
TWI290630B (en) | 2007-12-01 |
KR101016711B1 (ko) | 2011-02-25 |
CN100380335C (zh) | 2008-04-09 |
JP2006514375A (ja) | 2006-04-27 |
CN1764902A (zh) | 2006-04-26 |
US7444546B2 (en) | 2008-10-28 |
MY138620A (en) | 2009-07-31 |
IL169848A (en) | 2011-03-31 |
WO2004095279A1 (en) | 2004-11-04 |
KR20060009255A (ko) | 2006-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2005131959A (ru) | Диагностическая схема для интегральной схемы | |
US11012333B2 (en) | Securing and controlling remote access of a memory-mapped device utilizing an ethernet interface and test port of a network device | |
EP3287800B1 (en) | Jtag debug apparatus and jtag debug method | |
US7243175B2 (en) | I/O and memory bus system for DFPs and units with two-or multi-dimensional programmable cell architectures | |
US7899962B2 (en) | I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures | |
US6032178A (en) | Method and arrangement for data transmission between units on a bus system selectively transmitting data in one of a first and a second data transmission configurations | |
US20050177664A1 (en) | Bus system and method thereof | |
US7020764B2 (en) | Semiconductor processing device | |
US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
US7299098B2 (en) | Method and device for programming a control unit | |
CN104021102A (zh) | 基于状态机和片内总线的cpci串口板及其工作方法 | |
CN103797435B (zh) | 用于控制两个集成电路之间的事务交换的方法 | |
US7930535B1 (en) | Method and apparatus for loading configuration data | |
JP4209771B2 (ja) | 汎用コンピュータアーキテクチャ | |
JP4180513B2 (ja) | バス信号の適応型モニタリング | |
KR100267825B1 (ko) | Can 통신 단말기 기능을 구비한 범용 제어 보드 | |
US20020053005A1 (en) | Microcontroller | |
CN107770228B (zh) | 一种基于CPCI主控的1-Wire通信系统及方法 | |
US6940311B2 (en) | Data transmission system | |
US6934782B2 (en) | Process and apparatus for managing use of a peripheral bus among a plurality of controllers | |
US7206982B1 (en) | Diagnostic mechanism for an integrated circuit | |
US10956342B1 (en) | Variable channel multi-controller memory system | |
RU182701U1 (ru) | Доверенный компьютер | |
JP2000315158A (ja) | 同報通信ダウンロード回路 | |
JP4193336B2 (ja) | マイクロコントローラテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FA92 | Acknowledgement of application withdrawn (lack of supplementary materials submitted) |
Effective date: 20071121 |