RU2002120499A - Архитектура и протокол шины с учетверенной подкачкой - Google Patents
Архитектура и протокол шины с учетверенной подкачкойInfo
- Publication number
- RU2002120499A RU2002120499A RU2002120499/09A RU2002120499A RU2002120499A RU 2002120499 A RU2002120499 A RU 2002120499A RU 2002120499/09 A RU2002120499/09 A RU 2002120499/09A RU 2002120499 A RU2002120499 A RU 2002120499A RU 2002120499 A RU2002120499 A RU 2002120499A
- Authority
- RU
- Russia
- Prior art keywords
- address
- data
- bus
- agent
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Telephonic Communication Services (AREA)
- Debugging And Monitoring (AREA)
Claims (1)
1. Способ передачи информации по многоточечной шине от задающего агента к одному или более принимающих агентов, содержащий следующие этапы: обеспечение общего шинного тактового сигнала как задающему агенту, так и одному или более принимающим агентам; инициирование шинной транзакции от задающего агента к одному или более принимающих агентов, включающее в себя этапы: задающий агент выдает множество информационных элементов для запроса по адресной шине с частотой, которая кратна частоте шинного тактового сигнала; задающий агент активирует первый стробирующий сигнал, чтобы идентифицировать, когда принимающий агент должен осуществлять выборку информационных элементов, выданных на адресную шину; и передачу данных от задающего агента к одному или более принимающим агентам, содержащую этапы: задающий агент выдает множество информационных элементов на шину данных с частотой, которая является отличным кратным от частоты шинного тактового сигнала; и задающий агент активирует второй стробирующий сигнал, чтобы идентифицировать, когда один или более принимающих агентов должны осуществлять выборку информационных элементов, выданных на шину данных.
2. Способ по п.1, в котором задающий агент, выдающий множество информационных элементов для запроса по адресной шине, содержит задающий агент, выдающий по меньшей мере два информационных элемента для запроса по адресной шине с частотой, которая по меньшей мере вдвое выше частоты шинного тактового сигнала.
3. Способ по п.2, в котором задающий агент, выдающий множество информационных элементов для запроса по адресной шине, содержит задающий агент, выдающий два информационных элемента для запроса по адресной шине с частотой, которая вдвое выше частоты шинного тактового сигнала.
4. Способ по п.3, в котором задающий агент, выдающий множество информационных элементов для запроса по адресной шине данных содержит задающий агент, выдающий по меньшей мере четыре информационных элемента для запроса по шине данных с частотой, которая по меньшей мере вчетверо выше частоты шинного тактового сигнала.
5. Способ по п.4, в котором задающий агент, выдающий множество информационных элементов для запроса по шине данных, содержит задающий агент, задающий четыре информационных элемента для запроса по шине данных с частотой, которая вчетверо выше частоты шинного тактового сигнала.
6. Способ по п.1, в котором задающий агент, активирующий второй стробирующий сигнал, содержит задающий агент, активирующий по меньшей мере два противофазных строба, чтобы идентифицировать, когда принимающий агент должен осуществлять выборку информационных элементов, выданных на шину данных.
7. Способ по п.6, в котором только один вид фронта стробов используется для того, чтобы идентифицировать, когда принимающий агент должен осуществлять выборку информационных элементов, выданных на шину данных.
8. Способ работы шины в двух режимах сигнализации для различных видов сигналов, причем шина включает в себя общий шинный тактовый сигнал, предусмотренный для всех шинных агентов, многоточечную двунаправленную адресную шину и многоточечную двунаправленную шину данных, при этом режимы сигнализации содержат режим сигнализации с общим тактовым сигналом, в котором сигналы могут выдаваться на шину с частотой, которая практически одинакова с частотой шинного тактового сигнала, причем шинный тактовый сигнал идентифицирует моменты времени для выборки информационных элементов, выданных в режиме сигнализации с общим тактовым сигналом; и режим сигнализации с множественной подкачкой, в котором информационные элементы могут выдаваться задающим агентом по меньшей мере на одну - либо на адресную шину, либо на шину данных - с частотой, которая кратна частоте шинного тактового сигнала, и в котором один или более стробирующих сигналов активируются задающим агентом, чтобы идентифицировать моменты выборки для информационных элементов, выданных в режиме сигнализации с множественной подкачкой.
9. Способ по п.8, в котором только один вид фронтов одного или более стробирующих сигналов используется, чтобы идентифицировать моменты выборки для информационных элементов.
10. Способ по п.8, в котором один или более стробирующих сигналов содержат множество стробирующих сигналов, причем это множество стробирующих сигналов активируется в противофазном или шахматном порядке.
11. Способ по п.8, в котором один или более стробирующих сигналов служат для идентификации момента выборки, которые находятся по существу посередине в каждом из информационных элементов.
12. Способ балансировки шины, включающий в себя следующие шаги: обеспечение части транзакции по передаче данных по шине, что может выполняться с первым минимальным запаздыванием; обеспечение части шинной транзакции по выполнению запроса, что может выполняться со вторым запаздыванием; по существу согласование минимального запаздывания между началом соответствующих фаз следующих друг за другом шинных транзакций с одним или более из первого и второго минимальных запаздываний.
13. Способ по п.12, в котором первое и второе запаздывания по существу равны.
14. Шина, соединенная со множеством шинных агентов, содержащая многоточечную двунаправленную управляющую шину, чтобы обеспечить множество управляющих сигналов, в том числе общий шинный тактовый сигнал, стробирующий адрес сигнал и стробирующий данные сигнал; многоточечную двунаправленную шину данных, чтобы позволить задающему агенту выдавать информационные элементы на эту шину данных с частотой, которая кратна частоте шинного тактового сигнала; и многоточечную двунаправленную адресную шину, чтобы позволить задающему агенту выдавать информационные элементы на адресную шину с частотой, которая кратна частоте шинного тактового сигнала; при этом задающий агент активирует стробирующий данные сигнал, чтобы идентифицировать моменты выборки информационных элементов, выданных на шину данных; и при этом задающий агент активирует стробирующий адрес сигнал, чтобы идентифицировать моменты выборки информационных элементов, выданных на адресную шину.
15. Устройство для передачи информации, содержащее множество агентов, причем по меньшей мере один из агентов работает в качестве задающего агента; многоточечную двунаправленную шину данных, соединенную с этими агентами, причем эта шина включает в себя управляющую шину, адресную шину и шину данных, при этом управляющая шина включает в себя общий шинный тактовый сигнал для обеспечения общего шинного тактового сигнала для всех агентов, линию стробирующего адрес сигнала и множество линий стробирующего данные сигнала; при этом задающий агент может выдавать запрос на адресную шину с помощью режима сигнализации с множественной подкачкой, в котором информационные элементы запроса передаются с частотой, которая кратна частоте шинного тактового сигнала, и в котором задающий агент может временно активировать стробирующий адрес сигнал на линии стробирующего адрес сигнала, чтобы идентифицировать моменты осуществления выборки для информационных элементов, выданных на адресную шину; и при этом задающий агент может передавать данные с помощью режима сигнализации с множественной подкачкой, в котором элементы данных выдаются задающим агентом на шину данных с частотой, которая кратна частоте шинного тактового сигнала, и в котором задающий агент также может временно активировать множество стробирующих данные сигналов в шахматном или сдвинутом по фазе порядке на множество линий стробирующего данные сигнала, чтобы идентифицировать моменты осуществления выборки для этих элементов данных.
16. Устройство по п.15, в котором только один фронт стробирующих данные сигналов используется, чтобы идентифицировать моменты осуществления выборки для выборки элементов данных.
17. Устройство по п.16, в котором один фронт стробирующих данные сигналов для идентификации момента осуществления выборки для элементов данных, содержит только нарастающий фронт стробирующих данные сигналов.
18. Устройство по п.16, в котором один фронт стробирующих данные сигналов для идентификации момента осуществления выборки для элементов данных, содержит только спадающий фронт стробирующих данные сигналов.
19. Устройство для передачи информации, содержащее множество агентов, причем по меньшей мере один из этих агентов работает в качестве задающего агента; двунаправленную многоточечную шину, соединенную с этими агентами, причем эта шина включает в себя управляющую шину, адресную шину и шину данных, при этом управляющая шина включает в себя линию общего шинного тактового сигнала для обеспечения общего шинного тактового сигнала для всех агентов и множество линий стробирующего данные сигнала; причем задающий агент для передачи данных использует режим сигнализации с множественной подкачкой, в котором элементы данных выдаются задающим агентом на шину данных с частотой, которая по меньшей мере в четыре раза выше частоты шинного тактового сигнала, и в котором задающий агент также может временно активировать множество стробирующих данные сигналов в шахматном или сдвинутом по фазе порядке на множество линий стробирующего данные сигнала, чтобы идентифицировать моменты осуществления выборки для выборки элементов данных.
20. Шинный агент, содержащий множество контактов данных; множество контактов стробов данных; множество адресных контактов; контакт строба адреса; контакт общего тактового сигнала для шинного тактового сигнала с частотой шинного тактового сигнала; логическую схему генерирования стробов данных для генерирования первого стробирующего данные сигнала и второго стробирующего данные сигнала на первом контакте строба данных и втором контакте строба данных, причем упомянутые первый стробирующий данные сигнал и второй стробирующий данные сигнал имеют частоту стробов данных вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему генерирования адресного строба для генерирования первого адресного строба на упомянутом контакте адресного строба с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему передачи данных для передачи элементов данных, синхронизированных с первым фронтом упомянутого первого стробирующего данные сигнала, на упомянутое множество контактов данных и для передачи элементов данных, синхронизированных с первым фронтом упомянутого второго стробирующего данные сигнала, также на упомянутое множество контактов данных; логическую схему передачи адреса для передачи адресных элементов, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество адресных контактов и для передачи адресных элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество адресных контактов.
21. Шинный агент по п.20, дополнительно содержащий множество контактов запроса; причем упомянутая логическая схема передачи адреса предназначена для передачи элементов запроса, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество контактов запроса и для запроса элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество контактов запроса.
22. Шинный агент по п.21, в котором этот шинный агент предназначен для подачи пары стробов на каждые шестнадцать контактов данных и для подачи двух адресных стробов по одному на каждый из двух поднаборов упомянутого множества адресных контактов и упомянутого множества контактов запроса.
23. Шинный агент по п.21, в котором первый фронт первого строба данных является спадающим фронтом и при этом первый фронт второго строба данных является спадающим фронтом.
24. Шинный агент по п.20, в котором первый стробирующий данные сигнал и второй стробирующий данные сигнал представляют собой комплементарные стробирующие сигналы.
25. Шинный агент по п.23, дополнительно содержащий множество управляющих контактов для осуществления связи с помощью протокола общего тактового сигнала.
26. Шинный агент по п.21, в котором упомянутый первый адресный строб содержит два практически идентичных адресных строба.
27. Шинный агент по п.26, в котором первый из двух по существу идентичных адресных стробов передается синхронизированным на первый поднабор из множества адресных контактов и множество контактов запроса, и при этом второй из двух практически идентичных адресных стробов передается синхронизированным на второй поднабор из множества адресных контактов и множество контактов запроса, причем этот второй поднабор состоит из остальных из множества адресных контактов и множества контактов запроса, которые не входят в первый поднабор.
28. Шинный агент по п.21, дополнительно содержащий логическую схему приема стробов данных для приема третьего стробирующего данные сигнала и четвертого стробирующего данные сигнала на упомянутый первый контакт стробов данных и упомянутый второй контакт стробов данных, причем упомянутый третий стробирующий данные сигнал и упомянутый четвертый стробирующий данные сигнал имеют частоту стробов данных вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему приема адресных стробов для приема второго адресного строба на упомянутый контакт адресного строба с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему приема данных для приема элементов данных, синхронизированных с первым фронтом упомянутого третьего стробирующего данные сигнала, на упомянутое множество контактов данных и для приема элементов данных, синхронизированных с первым фронтом упомянутого четвертого стробирующего данные сигнала, также на упомянутое множество контактов данных; логическую схему приема адреса для приема адресных элементов, синхронизированных с первым фронтом упомянутого второго адресного строба, на упомянутое множество адресных контактов и для приема адресных элементов, синхронизированных со вторым фронтом упомянутого второго адресного строба, также на упомянутое множество адресных контактов.
29. Шинный агент по п.28, в котором этот шинный агент является любым одним или более из набора шинных агентов, состоящего из микропроцессорного набора; процессора; контроллера памяти; центрального агента; агента ввода-вывода.
30. Шинный агент, содержащий множество контактов данных, содержащее контакты D[63:0] данных; множество адресных контактов; множество контактов запроса, содержащих контакты REQ[3:0] запроса; контакт общего тактового сигнала для шинного тактового сигнала, имеющего частоту шинного тактового сигнала; множество управляющих контактов для передачи множества сигналов, которые должны работать синхронно с упомянутым шинным тактовым сигналом; логическую схему генерирования строба данных для генерирования четырех пар стробирующих данные сигналов, причем каждая из упомянутых четырех пар стробирующих данные сигналов имеет первый стробирующий данные сигнал и второй стробирующий данные сигнал, при этом упомянутый первый стробирующий данные сигнал и упомянутый второй стробирующий данные сигнал каждой из упомянутых четырех пар стробирующих данные сигналов имеют частоту стробов данных вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему генерирования адресных стробов для генерирования первого адресного строба, имеющего частоту адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему передачи данных для передачи для каждой из упомянутых четырех пар стробирующих данные сигналов и на различные поднаборы упомянутого множества контактов данных; первые элементы данных, синхронизированные со спадающим фронтом упомянутого первого стробирующего данные сигнала, на поднаборе упомянутого множества контактов данных; вторые элементы данных, синхронизированные со спадающим фронтом упомянутого второго стробирующего данные сигнала, также на поднаборе упомянутого множества контактов данных; логическую схему передачи адреса для первой передачи адресных элементов, синхронизированных со спадающим фронтом упомянутого первого адресного строба, на упомянутое множество адресных контактов, и для второй передачи адресных элементов, синхронизированных с нарастающим фронтом упомянутого первого адресного строба, также на упомянутое множество адресных контактов; при этом упомянутая логическая схема передачи адреса предназначена также для первой передачи элементов запроса, синхронизированных со спадающим фронтом упомянутого первого адресного строба, на упомянутое множество контактов запроса и второй передачи элементов запроса, синхронизированных с упомянутым нарастающим фронтом упомянутого первого адресного строба, также на упомянутое множество контактов запроса.
31. Шинный агент по п.30, в котором упомянутый первый адресный строб содержит два практически идентичных адресных строба.
32. Шинный агент по п.31, в котором первый из двух практически идентичных адресных стробов передается синхронизированным на первый поднабор из множества адресных контактов и множества контактов запроса, при этом второй из двух практически идентичных адресных стробов передается синхронизированным на второй поднабор из множества адресных контактов и множества контактов запроса, причем второй поднабор состоит из остальных из множества адресных контактов и множества контактов запроса, которые не входят в первый поднабор.
33. Шинный агент по п.30, в котором упомянутое множество управляющих контактов содержит контакты, соответствующие группе сигналов, содержащей ADS#; BNR#; BPRI#; по меньшей мере один контакт шинного запроса; DBSY#; DEFER#; DP[3:0]#; DRDY#; HIT#; HITM#; INIT#; TRDY#.
34. Шинный агент, содержащий множество контактов данных; множество адресных контактов; контакт общего тактового сигнала для шинного тактового сигнала с частотой шинного тактового сигнала; логическую схему приема строба данных для приема первого стробирующего данные сигнала и второго стробирующего данные сигнала, причем упомянутый первый стробирующий данные сигнал и упомянутый второй стробирующий данные сигнал имеют частоту стробов данных вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему приема адресного строба для приема первого адресного строба с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему приема данных для приема элементов данных, синхронизированных с первым фронтом упомянутого первого стробирующего данные сигнала, на упомянутое множество контактов данных и для приема элементов данных, синхронизированных с первым фронтом упомянутого второго стробирующего данные сигнала, также на упомянутое множество контактов данных; логическую схему приема адреса для приема адресных элементов, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество адресных контактов, и для приема адресных элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество адресных контактов.
35. Шинный агент по п.34, дополнительно содержащий множество контактов запроса; причем упомянутая логическая схема приема адреса предназначена для приема элементов запроса, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество контактов запроса, и элементов запроса, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество контактов запроса.
36. Шинный агент по п.35, в котором этот шинный агент предназначен для подачи пары стробов для каждых шестнадцати контактов данных и для подачи двух адресных стробов по одному для каждого из двух поднаборов упомянутого множества адресных контактов и упомянутого множества контактов запроса.
37. Шинный агент по п.34, в котором первый фронт первого строба данных является спадающим фронтом, и при этом первый фронт второго строба данных является спадающим фронтом.
38. Шинный агент по п.34, в котором первый стробирующий данные сигнал и второй стробирующий данные сигнал представляют собой комплементарные стробирующие сигналы.
39. Шинный агент по п.35, дополнительно содержащий множество контактов управления для осуществления связи с помощью протокола общего тактового сигнала.
40. Шинный агент по п.39, в котором упомянутое множество контактов управления содержит набор контактов управления для группы сигналов, содержащей ADS#; BNR#; BPRI#; по меньшей мере один контакт шинного запроса; DBSY#; DEFER#; DP[3:0]#; DRDY#; HIT#; HITM#; INIT#; TRDY#.
41. Шинный агент по п.34, в котором упомянутый первый адресный строб содержит два практически идентичных адресных строба.
42. Шинный агент, содержащий интерфейс шинного тактового сигнала для шинного тактового сигнала, который работает на частоте шинного тактового сигнала; интерфейс адресной шины с двойной подкачкой для передачи информационных элементов адресной шины на удвоенной частоте шинного тактового сигнала в виде синхронной с источником передачи; интерфейс шины запроса с двойной подкачкой для передачи информационных элементов запроса на удвоенной частоте шинного тактового сигнала в виде передачи синхронной с источником; шину данных с учетверенной подкачкой для передачи информационных элементов шины данных на учетверенной частоте шинного тактового сигнала в виде передачи синхронной с источником.
43. Шинный агент по п.42, содержащий далее интерфейс для множества управляющих сигналов, которые работают на частоте шинного тактового сигнала.
44. Система, содержащая адресную шину; шину запроса; шину данных; по меньшей мере одну линию шинного тактового сигнала для передачи одного или более шинных тактовых сигналов, работающих на частоте шинного тактового сигнала; первый агент, связанный с упомянутой адресной шиной, упомянутой шиной запроса, упомянутой шиной данных, причем упомянутый первый агент имеет логическую схему шинного интерфейса для подачи данных с учетверенной подкачкой на шину данных, а адресов с двойной подкачкой и информации запроса соответственно на упомянутую адресную шину и упомянутую шину запроса; второй агент, связанный с упомянутой адресной шиной, упомянутой шиной запроса, упомянутой шиной данных, причем упомянутый второй агент имеет логическую схему шинного интерфейса для подачи данных с учетверенной подкачкой на шину данных, а адресов с двойной подкачкой и информации запроса соответственно на упомянутую адресную шину и упомянутую шину запроса.
45. Система по п.44, в которой упомянутый первый агент является процессором, а упомянутый второй агент является микропроцессорным набором.
46. Система по п.44, содержащая далее управляющую шину, по которой передаются множество управляющих сигналов, синхронизированных с одним или более шинными тактовыми сигналами.
47. Система по п.45, в которой информация передается по упомянутой шине данных, упомянутой адресной шине и упомянутой шине запроса в виде синхронной с источником передачи.
48. Система, содержащая шину, содержащую множество линий данных/множество линий строба данных; множество адресных линий; линию адресного строба; линию шинного тактового сигнала; первый агент, содержащий множество контактов данных первого агента, связанных с упомянутым множеством линий данных; множество контактов строба данных первого агента, связанных с упомянутым множеством линий строба данных, причем упомянутое множество контактов строба данных первого агента содержит первый контакт строба данных первого агента и второй контакт строба данных первого агента; множество адресных контактов первого агента, связанных с упомянутым множеством адресных линий; контакт адресного строба первого агента, связанный с упомянутой линией адресного строба; контакт общего тактового сигнала первого агента, предназначенный для приема шинного тактового сигнала с частотой шинного тактового сигнала; логическую схему генерирования строба данных первого агента для генерирования первого стробирующего данные сигнала первого агента на контакте строба данных первого агента и второго стробирующего данные сигнала первого агента на втором контакте строба данных первого агента, причем упомянутый первый стробирующий данные сигнал первого агента и упомянутый второй стробирующий данные сигнал первого агента имеют частоту строба данных вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему генерирования адресного строба первого агента для генерирования адресного строба первого агента на упомянутом контакте адресного строба первого агента с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему передачи данных первого агента для передачи первых элементов данных, синхронизированных с первым спадающим фронтом упомянутого первого стробирующего данные сигнала первого агента, на упомянутое множество контактов данных первого агента и для передачи вторых элементов данных, синхронизированных с первым спадающим фронтом упомянутого второго стробирующего данные сигнала первого агента, также на упомянутое множество контактов данных первого агента и для передачи третьих элементов данных, синхронизированных со вторым спадающим фронтом упомянутого первого стробирующего данные сигнала первого агента, на упомянутое множество контактов данных первого агента и для передачи четвертых элементов данных, синхронизированных со вторым спадающим фронтом упомянутого второго стробирующего данные сигнала первого агента, также на упомянутое множество контактов данных первого агента; логическую схему передачи адреса первого агента для передачи, во-первых, адресных элементов, синхронизированных со спадающим фронтом упомянутого адресного строба первого агента, на упомянутое множество адресных контактов и для передачи, во-вторых, адресных элементов, синхронизированных с нарастающим фронтом упомянутого адресного строба первого агента, также на упомянутое множество адресных контактов; второй агент, содержащий множество контактов данных второго агента, связанных с упомянутым множеством линий данных; множество контактов строба данных второго агента, связанных с упомянутым множеством линий строба данных, причем упомянутое множество контактов строба данных второго агента содержит первый контакт строба данных второго агента и второй контакт строба данных второго агента; множество адресных контактов второго агента, связанных с упомянутым множеством адресных линий; контакт адресного строба второго агента, связанный с упомянутой линией адресного строба; контакт общего тактового сигнала второго агента, предназначенный для приема шинного тактового сигнала с частотой шинного тактового сигнала; логическую схему приема строба данных второго агента для приема первого стробирующего данные сигнала упомянутого первого агента и второго стробирующего данные сигнала упомянутого первого агента на упомянутое множество контактов строба данных второго агента; логическую схему приема адресного строба второго агента для приема адресного строба упомянутого первого агента на упомянутом контакте адресного строба второго агента; логическую схему приема данных второго агента для приема упомянутых первых элементов данных, синхронизированных с первым спадающим фронтом упомянутого первого стробирующего данные сигнала первого агента, на упомянутое множество контактов данных второго агента и для приема упомянутых вторых элементов данных, синхронизированных с первым спадающим фронтом упомянутого второго стробирующего данные сигнала первого агента, также на упомянутое множество контактов данных второго агента и для приема упомянутых третьих элементов данных, синхронизированных с упомянутым вторым спадающим фронтом упомянутого первого стробирующего данные сигнала первого агента, на упомянутое множество контактов данных второго агента и для приема упомянутых четвертых элементов данных, синхронизированных с упомянутым вторым спадающим фронтом упомянутого второго стробирующего данные сигнала первого агента, также на упомянутое множество контактов данных второго агента; логическую схему приема адреса второго агента для приема адресных элементов, синхронизированных с упомянутым первым фронтом упомянутого адресного строба первого агента, на упомянутое множество адресных контактов второго агента и для приема адресных элементов, синхронизированных с упомянутым вторым фронтом упомянутого адресного строба первого агента, также на упомянутое множество адресных контактов.
49. Система по п.48, в которой упомянутый второй агент дополнительно содержит логическую схему генерирования строба данных второго агента для генерирования первого стробирующего данные сигнала второго агента на первом контакте строба данных второго агента и второго стробирующего данные сигнала второго агента на втором контакте строба данных второго агента, причем упомянутый первый стробирующий данные сигнал второго агента и упомянутый второй стробирующий данные сигнал второго агента имеют частоту стробов данных вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему генерирования адресных стробов второго агента для генерирования адресного строба второго агента на упомянутом контакте адресного строба второго агента с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему передачи данных второго агента для передачи элементов данных, синхронизированных с первым фронтом упомянутого первого стробирующего данные сигнала второго агента, на упомянутое множество контактов данных второго агента и для передачи элементов данных, синхронизированных с первым фронтом упомянутого второго стробирующего данные сигнала второго агента, также на упомянутое множество контактов данных второго агента; логическую схему передачи адреса второго агента для передачи адресных элементов, синхронизированных с первым фронтом упомянутого адресного строба второго агента, на упомянутое множество адресных контактов и для передачи адресных элементов, синхронизированных с вторым фронтом упомянутого адресного строба второго агента, также на упомянутое множество адресных контактов.
50. Система по п.49, в которой упомянутый первый агент дополнительно содержит логическую схему приема строба данных первого агента для приема упомянутого первого стробирующего данные сигнала первого агента и упомянутого второго стробирующего данные сигнала первого агента на упомянутое множество контактов строба данных первого агента; логическую схему приема адресного строба первого агента для приема упомянутого адресного строба первого агента на упомянутый контакт адресного строба первого агента; логическую схему приема данных первого агента для приема элементов данных, синхронизированных с упомянутым первым фронтом упомянутого первого стробирующего данные сигнала первого агента на упомянутое множество контактов данных первого агента и для приема элементов данных, синхронизированных с упомянутым первым фронтом упомянутого второго стробирующего данные сигнала первого агента, также на упомянутое множество контактов данных первого агента; логическую схему приема адреса первого агента для приема адресных элементов, синхронизированных с упомянутым первым фронтом упомянутого адресного строба первого агента, на упомянутое множество адресных контактов и для приема адресных элементов, синхронизированных с упомянутым вторым фронтом упомянутого адресного строба первого агента, также на упомянутое множество адресных контактов.
51. Система по п.50, дополнительно содержащая управляющую шину, по которой передается множество управляющих сигналов, синхронизированных с шинным тактовым сигналом.
52. Способ, включающий в себя следующие этапы: обеспечение множества пар комплементарных стробирующих сигналов в фазе данных; обеспечение четырех элементов данных на период шинного тактового сигнала, передаваемых в виде синхронной с источником
передачи вместе с упомянутым множеством пар комплементарных стробирующих сигналов; обеспечение множества адресных стробов; обеспечение двух элементов запроса и двух адресных элементов на период шинного тактового сигнала, передаваемых в виде синхронной с источником передачи вместе с упомянутым множеством адресных стробов.
53. Способ по п.52, в котором упомянутый этап обеспечения четырех элементов данных содержит следующие этапы: обеспечение первого элемента данных, синхронизированного с первым фронтом первого вида первого из пары стробирующих данные сигналов; обеспечение второго элемента данных, синхронизированного с первым фронтом первого вида второго из пары стробирующих данные сигналов; обеспечение третьего элемента данных, синхронизированного со вторым фронтом первого вида первого из пары стробирующих данные сигналов; обеспечение четвертого элемента данных, синхронизированного со вторым фронтом первого вида второго из пары стробирующих данные сигналов.
54. Способ по п.53, в котором упомянутый первый вид фронта является спадающим фронтом.
55. Способ по п.53, в котором упомянутый этап обеспечения двух элементов запроса и двух адресных элементов содержит следующие этапы: обеспечение первого адресного элемента и первого элемента данных, синхронизированных с первым фронтом по меньшей мере одного из множества адресных стробов; обеспечение второго адресного элемента и второго элемента запроса, синхронизированных со вторым фронтом первого вида второго из пары стробирующих данные сигналов.
56. Способ по п.55, в котором упомянутый первый фронт является спадающим фронтом адресного строба, а второй фронт является нарастающим фронтом адресного строба.
57. Шинный агент, содержащий контакт сигнала запроса следующего блока; контакт стробирующего адрес сигнала; логическую схему арбитража, способную инициировать фазу арбитража после истечения двух периодов от предыдущей фазы арбитража и способную принимать сигнал запроса следующего блока на контакт сигнала запроса следующего блока через два периода шинного тактового сигнала после того, как произойдет установление стробирующего адрес сигнала на контакте стробирующего адрес сигнала, и способную откликаться на упомянутый сигнал запроса следующего блока.
58. Шинный агент по п.57, дополнительно содержащий интерфейс шины данных с учетверенной подкачкой.
59. Шинный агент по п.58, дополнительно содержащий интерфейс адресной шины с двойной подкачкой; интерфейс шины запроса с двойной подкачкой.
60. Шинный агент по п.59, в котором упомянутая логическая схема арбитража предназначена для отклика на упомянутый сигнал запроса следующего блока путем перехода к остановленному состоянию и пребывания после этого в упомянутом остановленном состоянии, если упомянутый сигнал запроса следующего блока остается установленным в момент осуществления выборки запроса следующего блока каждые два периода, причем остановленное состояние препятствует шинному агенту выдавать шинные запросы.
61. Шинный агент по п.57, дополнительно содержащий множество контактов данных; множество контактов строба данных; контакт общего тактового сигнала для шинного тактового сигнала с частотой шинного тактового сигнала; логическую схему генерирования строба данных для генерирования первого стробирующего данные сигнала и второго стробирующего данные сигнала на первом контакте строба данных и втором контакте строба данных, причем упомянутый первый стробирующий данные сигнал и упомянутый второй стробирующий данные сигнал имеют частоту вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему передачи данных для передачи элементов данных, синхронизированных с первым фронтом упомянутого первого стробирующего данные сигнала, на упомянутое множество контактов данных и для передачи элементов данных, синхронизированных с первым фронтом упомянутого второго стробирующего данные сигнала, также на упомянутое множество контактов данных.
62. Шинный агент по п.61, дополнительно содержащий множество адресных контактов; логическую схему генерирования адресного строба для генерирования первого адресного строба с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему передачи адреса для передачи адресных элементов, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество адресных контактов и для передачи адресных элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество адресных контактов.
63. Шинный агент по п.62, дополнительно содержащий множество контактов запроса; при этом упомянутая логическая схема передачи адреса предназначена для передачи элементов запроса, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество контактов запроса и для запроса элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество контактов запроса.
64. Шинный агент по п.57, дополнительно содержащий множество адресных контактов; множество контактов запроса; логическую схему генерирования адресного строба для генерирования первого адресного строба, имеющего частоту адресного строба, которая одинакова с частотой шинного тактового сигнала; логическую схему передачи адреса для передачи адресных элементов, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество адресных контактов и для передачи адресных элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество адресных контактов и для передачи элементов запроса, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество контактов запроса и для элементов запроса, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество контактов запроса.
65. Шинный агент по п.64, в котором упомянутый первый адресный строб содержит два практически идентичных адресных строба.
66. Шинный агент по п.65, в котором первый из двух по существу идентичных адресных стробов передается синхронизированным на первый поднабор множества адресных контактов и множества контактов запроса и при этом второй из двух по существу идентичных адресных стробов передается синхронизированным на второй поднабор множества адресных контактов и множества контактов запроса, причем второй поднабор состоит из остальных из множества адресных контактов и множества контактов запроса, которые не входят в первый поднабор.
67. Шинный агент по п.57, в котором упомянутый шинный агент является приоритетным агентом, причем упомянутый приоритетный агент содержит: контакт шинного запроса приоритетного агента, при этом упомянутая логическая схема арбитража способна устанавливать сигнал шинного запроса приоритетного агента на упомянутом контакте шинного запроса приоритетного агента с минимальным временем отмены установки в один период шинного тактового сигнала.
68. Шинный агент по п.59, в котором упомянутая логическая схема арбитража предназначена для отклика на упомянутый сигнал запроса следующего блока путем перехода из свободного состояния в приостановленное состояние, если этот шинный агент был в свободном состоянии, когда принимался сигнал запроса следующего блока, и путем перехода из приостановленного состояния в остановленное состояние, если сигнал запроса следующего блока остается установленным еще два такта, и после этого - оставаться в упомянутом остановленном состоянии, если упомянутый сигнал запроса следующего блока остается установленным в момент осуществления выборки запроса следующего блока каждые два такта, причем остановленное состояние препятствует этому шинному агенту инициировать шинные запросы.
69. Способ, содержащий следующие этапы: установление первого сигнала запроса как части первой фазы арбитража в первой транзакции; установление второго сигнала запроса как части второй фазы запроса во второй транзакции в конвейерном режиме до завершения упомянутой первой транзакции; установление стробирующего адрес сигнала как части фазы запроса в первой транзакции; прием сигнала запроса следующего блока через два периода шинного тактового сигнала после установления стробирующего адрес сигнала; и отклик на упомянутый сигнал запроса следующего блока.
70. Способ по п.69, в котором упомянутый первый сигнал запроса устанавливается первым шинным агентом и в котором упомянутый второй сигнал запроса устанавливается вторым шинным агентом.
71. Способ по п.69, в котором упомянутый первый сигнал запроса и упомянутый второй сигнал запроса устанавливаются первым шинным агентом.
72. Способ по п.69, содержащий дополнительно следующие этапы: обеспечение множества пар комплементарных стробирующих сигналов в фазе данных; обеспечение четырех элементов данных на период шинного тактового сигнала, передаваемых в виде синхронной с источником передачи вместе с упомянутым множеством пар комплементарных стробирующих сигналов.
73. Способ по п.72, содержащий дополнительно следующие этапы: обеспечение множества адресных стробов; обеспечение двух элементов запроса и двух адресных элементов на период шинного тактового сигнала, передаваемых в виде синхронизированной с источником передачи вместе с упомянутым множеством адресных стробов.
74. Способ по п.73, в котором упомянутый этап обеспечения четырех элементов данных содержит следующие этапы: обеспечение первого элемента данных, синхронизированного с первым фронтом первого вида первого из пары стробирующих данные сигналов; обеспечение второго элемента данных, синхронизированного с первым фронтом первого вида второго из пары стробирующих данные сигналов; обеспечение третьего элемента данных, синхронизированного со вторым фронтом первого вида первого из пары стробирующих данные сигналов; обеспечение четвертого элемента данных, синхронизированного со вторым фронтом первого вида второго из пары стробирующих данные сигналов.
75. Способ по п.74, в котором упомянутый первый вид фронта является спадающим фронтом.
76. Способ по п.74, в котором упомянутый этап обеспечения двух элементов запроса и двух адресных элементов содержит следующие этапы: обеспечение первого адресного элемента и первого элемента запроса, синхронизированных с первым фронтом по меньшей мере одного из множества стробирующих адрес сигналов; обеспечение второго адресного элемента и второго элемента запроса, синхронизированных со вторым фронтом по меньшей мере одного из множества стробирующих адрес сигналов.
77. Способ по п.76, в котором упомянутый первый фронт является спадающим фронтом адресного строба, и второй фронт является нарастающим фронтом адресного строба.
78. Способ по п.69, в котором этап отклика содержит следующие этапы: переход в остановленное состояние и пребывание в упомянутом остановленном состоянии, если упомянутый сигнал запроса следующего блока остается установленным в момент осуществления выборки запроса следующего блока каждые два такта, причем остановленное состояние препятствует этому шинному агенту выдавать шинные запросы.
79. Способ по п.69, в котором этап отклика содержит следующие этапы: переход из свободного состояния в приостановленное состояние, если шинный агент находился в свободном состоянии, когда принимался сигнал запроса следующего блока; переход из приостановленного состояния в остановленное состояние, если сигнал запроса следующего блока остается установленным еще два такта; пребывание в приостановленном состоянии, если упомянутый сигнал запроса следующего блока остается установленным в момент осуществления выборки запроса следующего блока каждые два такта, причем остановленное состояние препятствует этому шинному агенту выдавать шинные запросы.
80. Система, содержащая шинный агент; контакт сигнала запроса следующего блока; входной контакт шинного запроса приоритетного агента; контакт стробирующего адрес сигнала; логическую схему арбитража шинного агента, способную инициировать фазу арбитража после двух тактов от предыдущей фазы арбитража и способную принимать сигнал запроса следующего блока на контакт сигнала запроса следующего блока через два периода шинного тактового сигнала после того, как происходит установление стробирующего адрес сигнала на контакте стробирующего адрес сигнала, и откликаться на упомянутый сигнал запроса следующего блока; приоритетный агент, содержащий контакт шинного запроса приоритетного агента; логическую схему арбитража приоритетного шинного агента, способную устанавливать сигнал шинного запроса приоритетного агента на упомянутом контакте шинного запроса приоритетного агента с минимальным временем отмены установления в один период шинного тактового сигнала.
81. Система по п.80, в которой упомянутый шинный агент и упомянутый приоритетный шинный агент оба дополнительно содержат интерфейс шины данных с учетверенной подкачкой с синхронной с источником передачей.
82. Система по п.81, в которой упомянутый шинный агент и упомянутый приоритетный шинный агент оба дополнительно содержат интерфейс адресной шины синхронной с источником передачи с двойной подкачкой.
83. Система по п.82, в которой упомянутый шинный агент и упомянутый приоритетный шинный агент оба дополнительно содержат интерфейс шины запроса синхронной с источником передачи с двойной подкачкой.
84. Система по п.83, в которой упомянутая система дополнительно содержит множество управляющих сигналов, которые работают согласно протоколу общего тактового сигнала.
85. Шинный агент, содержащий множество контактов сигнала запроса; контакт стробирующего адрес сигнала; логическую схему запроса” способную инициировать вторую фазу запроса для второй транзакции через два такта после первой фазы запроса для первой транзакции путем установления множества сигналов запроса на упомянутом множестве контактов сигнала запроса и стробирующего адрес сигнала второй транзакции на контакте стробирующего адрес сигнала для второй транзакции через два периода шинного тактового сигнала после того, как происходит установление стробирующего адрес сигнала первой транзакции для первой транзакции на упомянутом контакте стробирующего адрес сигнала; логическую схему передачи адреса и запроса для передачи упомянутого множества сигналов запроса и множества адресных сигналов на кратной частоте шинного тактового сигнала в виде синхронной с источником передачи.
86. Шинный агент по п.85, в котором упомянутая первая фаза запроса и упомянутая вторая фаза запроса являются фазами запроса с двойной подкачкой.
87. Шинный агент по п.85, дополнительно содержащий интерфейс шины данных с учетверенной подкачкой.
88. Шинный агент по п.85, дополнительно содержащий множество контактов данных; множество контактов строба данных; контакт общего тактового сигнала для подачи шинного тактового сигнала, который предназначен для работы на частоте шинного тактового сигнала; логическую схему генерирования строба данных для генерирования первого стробирующего данные сигнала и второго стробирующего данные сигнала на первом контакте строба данных и втором контакте строба данных, причем упомянутый первый стробирующий данные сигнал и упомянутый второй стробирующий данные сигнал имеют частоту строба данных вдвое выше упомянутой частоты шинного тактового сигнала; логическую схему передачи данных для передачи элементов данных, синхронизированных с первым фронтом упомянутого первого стробирующего данные сигнала, на упомянутое множество контактов данных и для передачи элементов данных, синхронизированных с первым фронтом упомянутого второго стробирующего данные сигнала, также на упомянутое множество контактов данных.
90. Шинный агент по п.89, дополнительно содержащий множество адресных контактов; логическую схему генерирования адресного строба для генерирования первого адресного строба с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему передачи адреса для передачи адресных элементов, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество адресных контактов и для передачи адресных элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество адресных контактов.
91. Шинный агент по п.90, дополнительно содержащий множество контактов запроса; при этом упомянутая логическая схема передачи адреса предназначена для передачи элементов запроса, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество контактов запроса и для элементов запроса, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество контактов запроса.
92. Шинный агент по п.85, дополнительно содержащий множество адресных контактов; множество контактов запроса; логическую схему генерирования адресного строба для генерирования первого адресного строба с частотой адресного строба, которая одинакова с упомянутой частотой шинного тактового сигнала; логическую схему передачи адреса для передачи адресных элементов, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество адресных контактов и для передачи адресных элементов, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество адресных контактов и для передачи элементов запроса, синхронизированных с первым фронтом упомянутого первого адресного строба, на упомянутое множество контактов запроса и для передачи элементов запроса, синхронизированных со вторым фронтом упомянутого первого адресного строба, также на упомянутое множество контактов запроса.
93. Шинный агент по п.92, в котором упомянутый первый адресный строб содержит два по существу идентичных адресных строба.
94. Шинный агент по п.93, в котором первый из двух по существу идентичных адресных стробов передается синхронизированным на первый поднабор из множества адресных контактов и множества контактов запроса и при этом второй из двух по существу идентичных адресных стробов передается синхронизированным на второй поднабор из множества адресных контактов и множества контактов запроса, причем этот второй поднабор состоит из остальных из множества адресных контактов и множества контактов запроса, которые не входят в первый поднабор.
95. Шинный агент по п.87, в котором упомянутый интерфейс шины данных с учетверенной подкачкой является интерфейсом шины данных с учетверенной подкачкой синхронного переноса от источника.
96. Способ, содержащий следующие этапы: инициирование первой фазы запроса для первой транзакции; инициирование второй фазы запроса для второй транзакции в конвейерном режиме до завершения упомянутой первой транзакции, причем упомянутая вторая фаза запроса для упомянутой второй транзакции инициируется через два шинных такта после первой фазы запроса для первой транзакции, что измеряется установлением второго стробирукщего адрес сигнала для второй транзакции, происходящим через два шинных такта после установления первого стробирующего адрес сигнала.
97. Способ по п.96, содержащий дополнительно следующие этапы: обеспечение множества пар комплементарных стробирукщих сигналов в фазе данных; обеспечение четырех элементов данных на период шинного тактового сигнала, передаваемых в виде синхронной с источником передачи вместе с упомянутым множеством пар комплементарных стробирующих сигналов.
98. Способ по п.97, содержащий дополнительно следующие этапы: обеспечение множества адресных стробов; обеспечение двух элементов запроса и двух адресных элементов на период шинного тактового сигнала, передаваемых в виде синхронной с источником передачи вместе с упомянутым множеством адресных стробов.
99. Способ по п.98, в котором упомянутый этап обеспечения четырех элементов данных содержит следующие этапы: обеспечение первого элемента данных, синхронизированного с первым фронтом первого вида первого из пары стробирующих данные сигналов; обеспечение второго элемента данных, синхронизированного с первым фронтом первого вида второго из пары стробирующих данные сигналов; обеспечение третьего элемента данных, синхронизированного со вторым фронтом первого вида первого из пары стробирующих данные сигналов; обеспечение четвертого элемента данных, синхронизированного со вторым фронтом первого вида второго из пары стробирующих данные сигналов.
100. Способ по п.99, в котором упомянутый первый вид фронта является спадающим фронтом.
101. Способ по п.99, в котором упомянутый этап обеспечения двух элементов запроса и двух адресных элементов содержит следующие этапы: обеспечение первого адресного элемента и первого элемента запроса, синхронизированных с первым фронтом по меньшей мере одного из множества стробирующих адрес сигналов; обеспечение второго адресного элемента и второго элемента запроса, синхронизированных со вторым фронтом по меньшей мере одного из множества стробирующих адрес сигналов.
102. Способ по п.101, в котором упомянутый первый фронт является спадающим фронтом адресного строба, а второй фронт является нарастающим фронтом адресного строба.
103. Система, содержащая шину; один или более шинных агентов, содержащих множество контактов сигнала запроса; контакт стробирующего адрес сигнала; логическую схему запроса, способную инициировать вторую фазу запроса через два такта после первой фазы запроса путем установления множества сигналов запроса на упомянутом множестве контактов сигнала запроса и стробирующего адрес сигнала второй транзакции на контакте стробирующего адрес сигнала для второй транзакции через два периода шинного тактового сигнала после того, как происходит установление стробирующего адрес сигнала первой транзакции для первой транзакции на упомянутом контакте стробирующего адрес сигнала; логическую схему передачи адреса и запроса для передачи упомянутого множества сигналов запроса и множества адресных сигналов на кратной частоте шинного тактового сигнала в виде синхронной с источником передачи.
104. Система по п.103, в которой упомянутые один или более шинных агентов содержат дополнительно: интерфейс шины данных с учетверенной подкачкой с синхронной с источником передачей.
105. Система по п.104, в которой упомянутые один или более шинных агентов дополнительно содержат интерфейс адресной шины с двойной подкачкой с синхронной с источником передачей.
106. Система по п.105, в которой упомянутая логическая схема передачи адреса или запроса упомянутых одного или более шинных агентов содержит интерфейс шины адреса и запроса с двойной подкачкой.
107. Система по п.106, в которой упомянутая система содержит дополнительно множество управляющих сигналов, которые работают согласно протоколу с общим тактовым сигналом.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/474,058 US6609171B1 (en) | 1999-12-29 | 1999-12-29 | Quad pumped bus architecture and protocol |
| US09/474,058 | 1999-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2002120499A true RU2002120499A (ru) | 2004-03-10 |
| RU2271566C2 RU2271566C2 (ru) | 2006-03-10 |
Family
ID=23882019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2002120499/09A RU2271566C2 (ru) | 1999-12-29 | 2000-12-29 | Архитектура и протокол шины с учетверенной подкачкой |
Country Status (16)
| Country | Link |
|---|---|
| US (6) | US6609171B1 (ru) |
| EP (2) | EP1881414A3 (ru) |
| JP (1) | JP4194274B2 (ru) |
| KR (1) | KR100565101B1 (ru) |
| CN (4) | CN1815463B (ru) |
| AT (1) | ATE377797T1 (ru) |
| AU (1) | AU2463101A (ru) |
| BR (1) | BRPI0016834B1 (ru) |
| DE (2) | DE10085385B3 (ru) |
| GB (1) | GB2374264B (ru) |
| HK (1) | HK1046964B (ru) |
| RU (1) | RU2271566C2 (ru) |
| SG (2) | SG123610A1 (ru) |
| TW (1) | TW559704B (ru) |
| WO (1) | WO2001048621A1 (ru) |
| ZA (1) | ZA200203946B (ru) |
Families Citing this family (98)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6609171B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Quad pumped bus architecture and protocol |
| US6965648B1 (en) * | 2000-05-04 | 2005-11-15 | Sun Microsystems, Inc. | Source synchronous link integrity validation |
| US6745268B1 (en) * | 2000-08-11 | 2004-06-01 | Micron Technology, Lnc. | Capacitive multidrop bus compensation |
| US6678767B1 (en) * | 2000-10-06 | 2004-01-13 | Broadcom Corp | Bus sampling on one edge of a clock signal and driving on another edge |
| US6816932B2 (en) * | 2000-10-06 | 2004-11-09 | Broadcom Corporation | Bus precharge during a phase of a clock signal to eliminate idle clock cycle |
| US6901475B2 (en) * | 2000-12-07 | 2005-05-31 | Micron Technology, Inc. | Link bus for a hub based computer architecture |
| US6993612B2 (en) * | 2000-12-07 | 2006-01-31 | Micron Technology, Inc. | Arbitration method for a source strobed bus |
| US7676588B2 (en) * | 2001-10-05 | 2010-03-09 | International Business Machines Corporation | Programmable network protocol handler architecture |
| DE50113128D1 (de) | 2001-12-03 | 2007-11-22 | Infineon Technologies Ag | Datenübertragungseinrichtung |
| US7000065B2 (en) * | 2002-01-02 | 2006-02-14 | Intel Corporation | Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers |
| US6983348B2 (en) * | 2002-01-24 | 2006-01-03 | Intel Corporation | Methods and apparatus for cache intervention |
| US7085889B2 (en) * | 2002-03-22 | 2006-08-01 | Intel Corporation | Use of a context identifier in a cache memory |
| JP2005527030A (ja) * | 2002-05-24 | 2005-09-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ストール機能を有する疑似マルチポートデータメモリ |
| US7055116B2 (en) * | 2002-05-28 | 2006-05-30 | Cadence Design Systems, Inc. | Assertion-based transaction recording |
| TWI282513B (en) * | 2002-06-12 | 2007-06-11 | Mediatek Inc | A pre-fetch device of instruction for an embedded system |
| TW579467B (en) * | 2002-07-24 | 2004-03-11 | Via Tech Inc | Method for blocking request to bus |
| US6956789B2 (en) * | 2002-09-16 | 2005-10-18 | Texas Instruments Incorporated | Cycle ready circuit for self-clocking memory device |
| US7200730B2 (en) * | 2002-09-16 | 2007-04-03 | Texas Instruments Incorporated | Method of operating a memory at high speed using a cycle ready status output signal |
| US7234034B2 (en) * | 2002-09-16 | 2007-06-19 | Texas Instruments Incorporated | Self-clocking memory device |
| US8185602B2 (en) | 2002-11-05 | 2012-05-22 | Newisys, Inc. | Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters |
| US7051229B2 (en) * | 2002-12-03 | 2006-05-23 | Alcatel Canada Inc. | Logical bus overlay for increasing the existing system bus data rate |
| US7152167B2 (en) * | 2002-12-11 | 2006-12-19 | Intel Corporation | Apparatus and method for data bus power control |
| US20040128416A1 (en) * | 2002-12-11 | 2004-07-01 | Tsvika Kurts | Apparatus and method for address bus power control |
| US7216240B2 (en) * | 2002-12-11 | 2007-05-08 | Intel Corporation | Apparatus and method for address bus power control |
| US20040117708A1 (en) * | 2002-12-16 | 2004-06-17 | Ellis David G. | Pre-announce signaling for interconnect built-in self test |
| US6922769B2 (en) * | 2002-12-23 | 2005-07-26 | Intel Corporation | Apparatus and method for reduction of power consumption in OS that use flat segmentation memory model |
| US20040153611A1 (en) * | 2003-02-04 | 2004-08-05 | Sujat Jamil | Methods and apparatus for detecting an address conflict |
| US7054988B2 (en) * | 2003-04-17 | 2006-05-30 | Lsi Logic Corporation | Bus interface for processor |
| US7478025B1 (en) * | 2003-04-18 | 2009-01-13 | Unisys Corporation | System and method to support dynamic partitioning of units to a shared resource |
| US20040230188A1 (en) * | 2003-05-12 | 2004-11-18 | Iulian Cioanta | Treatment catheters with thermally insulated regions |
| US7287126B2 (en) * | 2003-07-30 | 2007-10-23 | Intel Corporation | Methods and apparatus for maintaining cache coherency |
| US9087036B1 (en) | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
| US8504992B2 (en) * | 2003-10-31 | 2013-08-06 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
| US7665069B2 (en) * | 2003-10-31 | 2010-02-16 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
| US7113000B2 (en) * | 2003-12-10 | 2006-09-26 | Hewlett-Packard Development Company, L.P. | Bus agent having multiple reference levels |
| US7178048B2 (en) * | 2003-12-23 | 2007-02-13 | Hewlett-Packard Development Company, L.P. | System and method for signal synchronization based on plural clock signals |
| US7057414B2 (en) * | 2004-01-07 | 2006-06-06 | International Business Machines Corporation | Avoiding oscillation in self-synchronous bi-directional communication system |
| US20050262376A1 (en) * | 2004-05-21 | 2005-11-24 | Mcbain Richard A | Method and apparatus for bussed communications |
| US7539800B2 (en) * | 2004-07-30 | 2009-05-26 | International Business Machines Corporation | System, method and storage medium for providing segment level sparing |
| US7296129B2 (en) * | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
| US7224595B2 (en) * | 2004-07-30 | 2007-05-29 | International Business Machines Corporation | 276-Pin buffered memory module with enhanced fault tolerance |
| US20060036826A1 (en) * | 2004-07-30 | 2006-02-16 | International Business Machines Corporation | System, method and storage medium for providing a bus speed multiplier |
| US7389375B2 (en) * | 2004-07-30 | 2008-06-17 | International Business Machines Corporation | System, method and storage medium for a multi-mode memory buffer device |
| US20060075164A1 (en) * | 2004-09-22 | 2006-04-06 | Ooi Eng H | Method and apparatus for using advanced host controller interface to transfer data |
| US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
| US7277988B2 (en) * | 2004-10-29 | 2007-10-02 | International Business Machines Corporation | System, method and storage medium for providing data caching and data compression in a memory subsystem |
| US7305574B2 (en) * | 2004-10-29 | 2007-12-04 | International Business Machines Corporation | System, method and storage medium for bus calibration in a memory subsystem |
| US7299313B2 (en) | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
| US7331010B2 (en) * | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
| US7441060B2 (en) * | 2004-10-29 | 2008-10-21 | International Business Machines Corporation | System, method and storage medium for providing a service interface to a memory system |
| US7356737B2 (en) * | 2004-10-29 | 2008-04-08 | International Business Machines Corporation | System, method and storage medium for testing a memory module |
| US7395476B2 (en) * | 2004-10-29 | 2008-07-01 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
| TWI304935B (en) * | 2004-11-02 | 2009-01-01 | Via Tech Inc | Method for determining data transmission specification and combination of bridge chipset and memory used in the same |
| TWI268427B (en) * | 2004-11-02 | 2006-12-11 | Via Tech Inc | Coordinating method of bus data transmission specification |
| TWI256558B (en) * | 2004-11-02 | 2006-06-11 | Via Tech Inc | Method for coordinating bus data transmission specification and CPU and bridge chip used in the same |
| US20060161743A1 (en) * | 2005-01-18 | 2006-07-20 | Khaled Fekih-Romdhane | Intelligent memory array switching logic |
| US20060171233A1 (en) * | 2005-01-18 | 2006-08-03 | Khaled Fekih-Romdhane | Near pad ordering logic |
| US7340568B2 (en) * | 2005-02-11 | 2008-03-04 | International Business Machines Corporation | Reducing number of rejected snoop requests by extending time to respond to snoop request |
| KR100606244B1 (ko) * | 2005-02-11 | 2006-07-28 | 삼성전자주식회사 | 데이터 스트로브 신호에 동기 되어 전송되는 데이터의 캡쳐 방법 및 이를 위한 데이터 캡쳐 회로 |
| US7529955B2 (en) * | 2005-06-30 | 2009-05-05 | Intel Corporation | Dynamic bus parking |
| US7543094B2 (en) * | 2005-07-05 | 2009-06-02 | Via Technologies, Inc. | Target readiness protocol for contiguous write |
| CN100461142C (zh) * | 2005-07-05 | 2009-02-11 | 威盛电子股份有限公司 | 微处理器、处理器总线系统、及执行稀疏写入处理的方法 |
| US7457901B2 (en) * | 2005-07-05 | 2008-11-25 | Via Technologies, Inc. | Microprocessor apparatus and method for enabling variable width data transfers |
| US7441064B2 (en) * | 2005-07-11 | 2008-10-21 | Via Technologies, Inc. | Flexible width data protocol |
| US7502880B2 (en) * | 2005-07-11 | 2009-03-10 | Via Technologies, Inc. | Apparatus and method for quad-pumped address bus |
| US7590787B2 (en) * | 2005-07-19 | 2009-09-15 | Via Technologies, Inc. | Apparatus and method for ordering transaction beats in a data transfer |
| US7444472B2 (en) * | 2005-07-19 | 2008-10-28 | Via Technologies, Inc. | Apparatus and method for writing a sparsely populated cache line to memory |
| CN100435123C (zh) * | 2005-07-19 | 2008-11-19 | 威盛电子股份有限公司 | 用于稀疏线写操作的装置和方法 |
| US7444448B2 (en) | 2005-08-03 | 2008-10-28 | Via Technologies, Inc. | Data bus mechanism for dynamic source synchronized sampling adjust |
| US7634609B2 (en) * | 2005-09-29 | 2009-12-15 | Via Technologies, Inc. | Data transmission coordinating method |
| US20070073977A1 (en) * | 2005-09-29 | 2007-03-29 | Safranek Robert J | Early global observation point for a uniprocessor system |
| US7757031B2 (en) * | 2005-10-24 | 2010-07-13 | Via Technologies, Inc. | Data transmission coordinating method and system |
| US7478259B2 (en) | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
| US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
| US7636813B2 (en) * | 2006-05-22 | 2009-12-22 | International Business Machines Corporation | Systems and methods for providing remote pre-fetch buffers |
| US7594055B2 (en) * | 2006-05-24 | 2009-09-22 | International Business Machines Corporation | Systems and methods for providing distributed technology independent memory controllers |
| US7584336B2 (en) * | 2006-06-08 | 2009-09-01 | International Business Machines Corporation | Systems and methods for providing data modification operations in memory subsystems |
| US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
| US7581073B2 (en) * | 2006-08-09 | 2009-08-25 | International Business Machines Corporation | Systems and methods for providing distributed autonomous power management in a memory system |
| US20080062892A1 (en) * | 2006-09-07 | 2008-03-13 | Honeywell International Inc. | High speed bus protocol with programmable scheduler |
| US7477522B2 (en) * | 2006-10-23 | 2009-01-13 | International Business Machines Corporation | High density high reliability memory module with a fault tolerant address and command bus |
| US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
| US8868397B2 (en) * | 2006-11-20 | 2014-10-21 | Sonics, Inc. | Transaction co-validation across abstraction layers |
| KR100903381B1 (ko) * | 2006-11-24 | 2009-06-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동 방법 |
| KR20080047027A (ko) * | 2006-11-24 | 2008-05-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동 방법 |
| KR100915811B1 (ko) * | 2006-12-07 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입출력 제어 신호 생성 회로 |
| US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
| US7603526B2 (en) * | 2007-01-29 | 2009-10-13 | International Business Machines Corporation | Systems and methods for providing dynamic memory pre-fetch |
| US20090132747A1 (en) * | 2007-11-19 | 2009-05-21 | International Business Machines Corporation | Structure for universal peripheral processor system for soc environments on an integrated circuit |
| US8139697B2 (en) * | 2008-01-29 | 2012-03-20 | United Microelectronics Corp. | Sampling method and data recovery circuit using the same |
| US8020167B2 (en) * | 2008-05-05 | 2011-09-13 | Dell Products L.P. | System and method for automatic throttling of resources in an information handling system chassis |
| KR101642833B1 (ko) * | 2010-02-05 | 2016-07-26 | 삼성전자주식회사 | 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치 |
| JP5761331B2 (ja) * | 2011-03-22 | 2015-08-12 | 富士通株式会社 | 入出力制御装置，情報処理システム，及びログ採取プログラム |
| US8312176B1 (en) * | 2011-06-30 | 2012-11-13 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8683096B2 (en) * | 2012-06-27 | 2014-03-25 | Intel Corporation | Configuration of data strobes |
| US20140233582A1 (en) * | 2012-08-29 | 2014-08-21 | Marvell World Trade Ltd. | Semaphore soft and hard hybrid architecture |
| US9755818B2 (en) * | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
| CN105390982B (zh) * | 2015-11-24 | 2018-07-17 | 国家电网公司 | 基于仿生视觉分析的输电设备总线型评价系统 |
Family Cites Families (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763243A (en) * | 1984-06-21 | 1988-08-09 | Honeywell Bull Inc. | Resilient bus system |
| US4858173A (en) * | 1986-01-29 | 1989-08-15 | Digital Equipment Corporation | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system |
| JPS62280948A (ja) * | 1986-05-29 | 1987-12-05 | Fanuc Ltd | バス調停方式 |
| US5341487A (en) * | 1991-12-20 | 1994-08-23 | International Business Machines Corp. | Personal computer having memory system with write-through cache and pipelined snoop cycles |
| US5280587A (en) * | 1992-03-31 | 1994-01-18 | Vlsi Technology, Inc. | Computer system in which a bus controller varies data transfer rate over a bus based on a value of a subset of address bits and on a stored value |
| US5469547A (en) * | 1992-07-17 | 1995-11-21 | Digital Equipment Corporation | Asynchronous bus interface for generating individual handshake signal for each data transfer based on associated propagation delay within a transaction |
| JP3369227B2 (ja) * | 1992-11-09 | 2003-01-20 | 株式会社東芝 | プロセッサ |
| TW255022B (ru) | 1993-06-30 | 1995-08-21 | Intel Corp | |
| US5615343A (en) | 1993-06-30 | 1997-03-25 | Intel Corporation | Method and apparatus for performing deferred transactions |
| US5568620A (en) | 1993-06-30 | 1996-10-22 | Intel Corporation | Method and apparatus for performing bus transactions in a computer system |
| TW400483B (en) | 1994-03-01 | 2000-08-01 | Intel Corp | High performance symmetric arbitration protocol with support for I/O requirements |
| GB2326319B (en) | 1994-03-01 | 1999-01-27 | Intel Corp | High performance symmetric arbitration protocol with support for I/O requirements |
| AU1973595A (en) | 1994-03-01 | 1995-09-25 | Intel Corporation | Highly pipelined bus architecture |
| US5784579A (en) * | 1994-03-01 | 1998-07-21 | Intel Corporation | Method and apparatus for dynamically controlling bus access from a bus agent based on bus pipeline depth |
| US5548733A (en) | 1994-03-01 | 1996-08-20 | Intel Corporation | Method and apparatus for dynamically controlling the current maximum depth of a pipe lined computer bus system |
| US5572703A (en) * | 1994-03-01 | 1996-11-05 | Intel Corporation | Method and apparatus for snoop stretching using signals that convey snoop results |
| US5550988A (en) * | 1994-03-01 | 1996-08-27 | Intel Corporation | Apparatus and method for performing error correction in a multi-processor system |
| US5535340A (en) * | 1994-05-20 | 1996-07-09 | Intel Corporation | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge |
| US6029217A (en) * | 1994-10-03 | 2000-02-22 | International Business Machines Corporation | Queued arbitration mechanism for data processing system |
| US5596729A (en) * | 1995-03-03 | 1997-01-21 | Compaq Computer Corporation | First arbiter coupled to a first bus receiving requests from devices coupled to a second bus and controlled by a second arbiter on said second bus |
| US5925099A (en) * | 1995-06-15 | 1999-07-20 | Intel Corporation | Method and apparatus for transporting messages between processors in a multiple processor system |
| US5710906A (en) * | 1995-07-07 | 1998-01-20 | Opti Inc. | Predictive snooping of cache memory for master-initiated accesses |
| KR0164395B1 (ko) * | 1995-09-11 | 1999-02-18 | 김광호 | 반도체 메모리 장치와 그 리이드 및 라이트 방법 |
| US5696910A (en) * | 1995-09-26 | 1997-12-09 | Intel Corporation | Method and apparatus for tracking transactions in a pipelined bus |
| US5948094A (en) | 1995-09-29 | 1999-09-07 | Intel Corporation | Method and apparatus for executing multiple transactions within a single arbitration cycle |
| US5812803A (en) * | 1995-09-29 | 1998-09-22 | Intel Corporation | Method and apparatus for controlling data transfers between a bus and a memory device using a multi-chip memory controller |
| US5778438A (en) * | 1995-12-06 | 1998-07-07 | Intel Corporation | Method and apparatus for maintaining cache coherency in a computer system with a highly pipelined bus and multiple conflicting snoop requests |
| US5838995A (en) * | 1995-12-18 | 1998-11-17 | International Business Machines Corporation | System and method for high frequency operation of I/O bus |
| US5802132A (en) * | 1995-12-29 | 1998-09-01 | Intel Corporation | Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme |
| WO1997030399A1 (en) * | 1996-02-20 | 1997-08-21 | Intergraph Corporation | High-availability super server |
| JP3643425B2 (ja) * | 1996-02-29 | 2005-04-27 | 富士通株式会社 | データ処理方法、データ処理装置及びインターフェイスコントローラ |
| WO1998010350A1 (en) * | 1996-09-06 | 1998-03-12 | Intel Corporation | A data flow control mechanism for a bus supporting two-and three-agent transactions |
| US5867728A (en) * | 1996-12-17 | 1999-02-02 | Compaq Computer Corp. | Preventing corruption in a multiple processor computer system during a peripheral device configuration cycle |
| US6012118A (en) | 1996-12-30 | 2000-01-04 | Intel Corporation | Method and apparatus for performing bus operations in a computer system using deferred replies returned without using the address bus |
| US5870567A (en) * | 1996-12-31 | 1999-02-09 | Compaq Computer Corporation | Delayed transaction protocol for computer system bus |
| US6065101A (en) * | 1997-06-12 | 2000-05-16 | International Business Machines Corporation | Pipelined snooping of multiple L1 cache lines |
| US6336159B1 (en) | 1997-06-25 | 2002-01-01 | Intel Corporation | Method and apparatus for transferring data in source-synchronous protocol and transferring signals in common clock protocol in multiple agent processing system |
| US5919254A (en) * | 1997-06-25 | 1999-07-06 | Intel Corporation | Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple processing system |
| US5991855A (en) * | 1997-07-02 | 1999-11-23 | Micron Electronics, Inc. | Low latency memory read with concurrent pipe lined snoops |
| US5978869A (en) | 1997-07-21 | 1999-11-02 | International Business Machines Corporation | Enhanced dual speed bus computer system |
| US6108736A (en) * | 1997-09-22 | 2000-08-22 | Intel Corporation | System and method of flow control for a high speed bus |
| US5964856A (en) * | 1997-09-30 | 1999-10-12 | Intel Corporation | Mechanism for data strobe pre-driving during master changeover on a parallel bus |
| US6260091B1 (en) * | 1997-10-20 | 2001-07-10 | Intel Corporation | Method and apparatus for performing out-of-order bus operations in which an agent only arbitrates for use of a data bus to send data with a deferred reply |
| US6092156A (en) | 1997-11-05 | 2000-07-18 | Unisys Corporation | System and method for avoiding deadlocks utilizing split lock operations to provide exclusive access to memory during non-atomic operations |
| KR100255664B1 (ko) | 1997-12-29 | 2000-05-01 | 윤종용 | 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법 |
| US6006291A (en) * | 1997-12-31 | 1999-12-21 | Intel Corporation | High-throughput interface between a system memory controller and a peripheral device |
| US6041380A (en) * | 1998-01-21 | 2000-03-21 | Micron Electronics, Inc. | Method for increasing the number of devices capable of being operably connected to a host bus |
| US6223238B1 (en) * | 1998-03-31 | 2001-04-24 | Micron Electronics, Inc. | Method of peer-to-peer mastering over a computer bus |
| US6172937B1 (en) * | 1998-05-13 | 2001-01-09 | Intel Corporation | Multiple synthesizer based timing signal generation scheme |
| US6108721A (en) * | 1998-06-29 | 2000-08-22 | Hewlett-Packard Company | Method and apparatus for ensuring data consistency between an i/o channel and a processor |
| US6275890B1 (en) * | 1998-08-19 | 2001-08-14 | International Business Machines Corporation | Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration |
| US6205506B1 (en) * | 1998-08-25 | 2001-03-20 | Stmicroelectronics, Inc. | Bus interface unit having multipurpose transaction buffer |
| US6449677B1 (en) * | 1998-09-03 | 2002-09-10 | Compaq Information Technologies Group, L.P. | Method and apparatus for multiplexing and demultiplexing addresses of registered peripheral interconnect apparatus |
| US6102118A (en) | 1998-12-30 | 2000-08-15 | Moore; Curt A. | Multi-purpose adjustable centralizer system with tool |
| TW514788B (en) * | 1999-04-23 | 2002-12-21 | Via Tech Inc | Method of delayed transaction in bus system and device using the method |
| US6272604B1 (en) * | 1999-05-20 | 2001-08-07 | International Business Machines Corporation | Contingent response apparatus and method for maintaining cache coherency |
| US6487621B1 (en) * | 1999-08-17 | 2002-11-26 | Compaq Information Technologies Group, L.P. | Architecture, system and method for ensuring an ordered transaction on at least one of a plurality of multi-processor buses that experience a hit-to-modified snoop cycle |
| US6615323B1 (en) * | 1999-09-02 | 2003-09-02 | Thomas Albert Petersen | Optimizing pipelined snoop processing |
| US6591321B1 (en) * | 1999-11-09 | 2003-07-08 | International Business Machines Corporation | Multiprocessor system bus protocol with group addresses, responses, and priorities |
| US6609171B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Quad pumped bus architecture and protocol |
| US6681293B1 (en) * | 2000-08-25 | 2004-01-20 | Silicon Graphics, Inc. | Method and cache-coherence system allowing purging of mid-level cache entries without purging lower-level cache entries |
| US6901475B2 (en) * | 2000-12-07 | 2005-05-31 | Micron Technology, Inc. | Link bus for a hub based computer architecture |
| US6651122B2 (en) * | 2000-12-07 | 2003-11-18 | Micron Technology, Inc. | Method of detecting a source strobe event using change detection |
-
1999
- 1999-12-29 US US09/474,058 patent/US6609171B1/en not_active Expired - Lifetime
-
2000
- 2000-12-29 BR BRPI0016834-3A patent/BRPI0016834B1/pt not_active IP Right Cessation
- 2000-12-29 CN CN200410061754.4A patent/CN1815463B/zh not_active Expired - Fee Related
- 2000-12-29 SG SG200404258A patent/SG123610A1/en unknown
- 2000-12-29 AT AT00988421T patent/ATE377797T1/de not_active IP Right Cessation
- 2000-12-29 GB GB0216035A patent/GB2374264B/en not_active Expired - Fee Related
- 2000-12-29 EP EP07115696A patent/EP1881414A3/en not_active Withdrawn
- 2000-12-29 CN CN2006100996516A patent/CN1900924B/zh not_active Expired - Fee Related
- 2000-12-29 SG SG200404257A patent/SG123609A1/en unknown
- 2000-12-29 KR KR1020027007528A patent/KR100565101B1/ko not_active IP Right Cessation
- 2000-12-29 EP EP00988421A patent/EP1242898B1/en not_active Expired - Lifetime
- 2000-12-29 RU RU2002120499/09A patent/RU2271566C2/ru not_active IP Right Cessation
- 2000-12-29 WO PCT/US2000/035520 patent/WO2001048621A1/en active IP Right Grant
- 2000-12-29 AU AU24631/01A patent/AU2463101A/en not_active Abandoned
- 2000-12-29 JP JP2001549206A patent/JP4194274B2/ja not_active Expired - Fee Related
- 2000-12-29 DE DE10085385T patent/DE10085385B3/de not_active Expired - Fee Related
- 2000-12-29 DE DE60037036T patent/DE60037036T2/de not_active Expired - Lifetime
- 2000-12-29 CN CNB200410061753XA patent/CN100375075C/zh not_active Expired - Fee Related
- 2000-12-29 CN CNB008179840A patent/CN1230762C/zh not_active Expired - Fee Related
-
2001
- 2001-02-14 US US09/783,784 patent/US6880031B2/en not_active Expired - Lifetime
- 2001-02-14 US US09/783,852 patent/US6907487B2/en not_active Expired - Fee Related
- 2001-02-14 US US09/784,244 patent/US6804735B2/en not_active Expired - Fee Related
- 2001-04-18 TW TW089128315A patent/TW559704B/zh not_active IP Right Cessation
- 2001-08-10 US US09/925,692 patent/US6601121B2/en not_active Expired - Fee Related
- 2001-08-10 US US09/925,691 patent/US6807592B2/en not_active Expired - Fee Related
-
2002
- 2002-05-17 ZA ZA200203946A patent/ZA200203946B/en unknown
- 2002-10-28 HK HK02107799.6A patent/HK1046964B/zh not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2002120499A (ru) | Архитектура и протокол шины с учетверенной подкачкой | |
| EP0579389B1 (en) | Source synchronized metastable free bus | |
| US7809969B2 (en) | Using asymmetric lanes dynamically in a multi-lane serial link | |
| US4817037A (en) | Data processing system with overlap bus cycle operations | |
| CA2050129C (en) | Dynamic bus arbitration with grant sharing each cycle | |
| US6336159B1 (en) | Method and apparatus for transferring data in source-synchronous protocol and transferring signals in common clock protocol in multiple agent processing system | |
| JP2004005657A (ja) | 情報処理方法および装置 | |
| KR910010335A (ko) | 인터페이스 회로 | |
| TW546934B (en) | A method and apparatus for source synchronous transfers at frequencies including an odd fraction of a core frequency | |
| US6397279B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| US6970962B2 (en) | Transfer request pipeline throttling | |
| US6425041B1 (en) | Time-multiplexed multi-speed bus | |
| US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| US5937167A (en) | Communication controller for generating four timing signals each of selectable frequency for transferring data across a network | |
| US20180152287A1 (en) | Serial data communications using a uart module and method therefor | |
| JPH02183855A (ja) | 非同期信号の同期方法 | |
| US6912609B2 (en) | Four-phase handshake arbitration | |
| WO1995026002A1 (en) | Method and apparatus for transmission of signals over a shared line | |
| KR100593787B1 (ko) | 통신 버스에서의 차동 스트로빙 방법 및 장치 | |
| US6567871B2 (en) | Method and apparatus for repeating (extending) transactions on a bus without clock delay | |
| US6263389B1 (en) | Apparatus for increasing the number of loads supported by a host bus | |
| KR20000033265A (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| KR910007648B1 (ko) | 고성능 로우핀 카운트버스 인터페이스 | |
| JP2001027988A (ja) | Ｐｃｉ装置およびｐｃｉバスシステム | |
| JPH096713A (ja) | システムメモリとｐｃｉマスタ装置との間のデータの転送を最適化するための方法、およびコンピュータにおけるメモリアクセス時間を最適化するためのシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20161230 |