JP2003518693A - クアド・ポンプ・バス・アーキテクチャおよびプロトコル - Google Patents

Abstract

(57)【要約】 双方向マルチドロップ・プロセッサ・バスは、複数のバス・エージェントに接続される。バス・スループットは、複数の情報エレメントが、バス・クロックの周波数の倍数である速度で、ドライビング・エージェントによってバスへと送られるルチ・ポンプ信号モードで、バスを操作することによって、増やすことができる。ドライビング・エージェントは、情報エレメントに関するサンプリング点を識別するために、ストロボの起動もする。一つの要求に関する情報エレメントは、例えば、二つの情報エレメントが１バス・クロック・サイクル中に送られるダブル・ポンプ信号モードを用いて、送られうる。データ・ライン転送に関するデータ・エレメントは、例えば、４つのデータ・エレメントが、１バス・クロック・サイクル中に送られる、クアド・ポンプ信号モードを用いて送られうる。複数のストロボ信号は、ストロボ信号の周波数を減らすために、オフセットまたは互い違いの配列で一時的に起動されうる。サンプリング・シンメトリは、サンプリング点を識別するためのストロボ信号の一種類のエッジのみ（例えば、立ち上がりエッジか、立ち下がりエッジのいずれか）を用いることによって、向上されうる。

Description

【発明の詳細な説明】

【０００１】 （技術分野） 本発明は一般的にプロセッサに関し、より詳しくは、クアド・ポンプ・バス・
アーキテクチャ（quad pumped bus architecture）およびプロトコルに関する。

【０００２】 （背景技術） 今日のソフトウェアおよびアプリケーションの複雑さおよび需要が増しつつあ
るため、向上したスループットおよび帯域幅を供給するためのプロセッサに対す
る需要がある。入力／出力（Ｉ／Ｏ）速度または帯域幅、メモリ、サイズ等、コ
ンピュータ能力を制約するように動作しうるリソースは、一又は二以上ありうる
。通常、コンピュータの能力を制約し、または圧迫している一つのリソースは、
一つ以上のプロセッサとチップセット（chipset）との間に供給されるバスであ
る、プロセッサ・バスまたはフロント・サイド・バスのスピードおよび帯域幅で
ある。例えば、いくつかのＰｅｎｔｉｕｍ^TMプロセッサ（Ｉｎｔｅｌ Ｃｏｒｐ
ｏｒａｔｉｏｎのＰｅｎｔｉｕｍ Ｐｒｏ^TM等）は、６４ビット・データ・バス
を含み、１プロセッサ・クロック・サイクルにつき、８バイトを転送することが
でき、および４クロック・サイクルで、３２バイト・キャッシュ・ラインを転送
することができる。このように、プロセッサ・クロックが、（一例として）１０
０ＭＨｚで供給される場合、前記データ転送速度は、８００Ｍバイト毎秒であろ
う。Ｐｅｎｔｉｕｍ Ｐｒｏプロセッサ・アーキテクチャの様々な詳細は、“Ｐ
ｅｎｔｉｕｍ Ｐｒｏ Ｆａｍｉｌｙ Ｄｅｖｅｌｏｐｅｒ‘ｓ Ｍａｎｕａｌ
， Ｖｏｌｕｍｅ １：Ｓｐｅｃｉｆｉｃａｔｉｏｎ”１９９６年１月、ＩＳＢ
Ｎ １−５５５１２−２５９−０に見ることができる。８００Ｍバイト毎秒のデ
ータ転送速度は、多くのアプリケーションでは十分であるが、向上したデータ転
送速度または帯域幅を供給するプロセッサ・バスに対する必要性が存在する。

【０００３】 （発明の開示） 本発明の実施例によれば、マルチドロップ（multidrop）を介して、ドライビ
ング・エージェント（driving agent）から一つ以上の受信エージェントに情報
を送信するための方法が提供される。共通バス・クロックは、ドライビング・エ
ージェントおよび受信エージェントの両方に供給される。バス・トランザクショ
ンは、前記ドライビング・エージェントから前記一つ以上の受信エージェントに
発行され：１）前記ドライビング・エージェントは、前記バス・クロックの周波
数の倍数である速度で、アドレス・バスへ、要求のための複数の情報エレメント
を送り；および２）前記ドライビング・エージェントは、いつ前記受信エージェ
ントが、前記アドレス・バスに送られた前記情報エレメントをサンプリングする
べきかを識別するための第一のストロボ信号を起動させることを含む。前記方法
は、前記ドライビング・エージェントから前記一つ以上の受信エージェントへデ
ータを転送することも含み：１）前記ドライビング・エージェントは、前記バス
・クロックの周波数の異なる倍数である速度で、データ・バスへ複数の情報エレ
メントを送り；および２）前記ドライビング・エージェントは、いつ、前記一つ
以上の受信エージェントが、前記データ・バスへ送られた前記情報エレメントを
サンプリングすべきかを識別するための第二のストロボを起動させることを含む
。

【０００４】 （図面の簡単な説明） 本発明の前述の内容、およびより良い理解は、添付の図面とともに読むと、例
示的実施例の詳細な説明および特許請求の範囲から明らかになり、そのすべては
本発明の開示の一部を形成する。前述の、および以下に書かれた、ならびに説明
された開示内容は、本発明の例示的実施例を開示することに焦点が絞られている
一方で、それは説明および例示の目的のみであり、それに制約されないことが、
明確に理解されるべきである。本発明の精神および範囲は、付属の特許請求の範
囲の条件によってのみ制約される。

【０００５】 （発明を実施するための最良の形態） １．イントロダクション 実施例によれば、プロセッサ・バスが、複数のバス・エージェントに接続され
る。ある種類の信号が、共通クロック信号モードを用いて送信される一方で、他
の種類の信号は、マルチ・ポンプ信号モードを用いて送信されるので、前記バス
はスケーラブル（scalable）である。

【０００６】 共通クロック信号モードにおいて、信号（コントロール信号等）は、共通バス
・クロックの周波数と実質的に同じである速度で、前記バスへと送られうる。こ
のモードで、前記バス・クロックのエッジは、前記バスへ送られる信号をサンプ
リングするための点を識別する。

【０００７】 バス・スループットは、複数の情報エレメントが、バス・クロックの周波数の
倍数である速度で、ドライビング・エージェントによって前記バスへと送られる
マルチ・ポンプ信号モードで、前記バスを操作することによって増やすことがで
きる。前記ドライビング・エージェントは、マルチ・ポンプ信号モードで送られ
る前記情報エレメントのためのサンプリング点を識別するためのストロボ信号の
、一時的な起動もさせる。要求のための情報エレメントは、例えば、二つの情報
エレメントが、１バス・クロック・サイクル中に送られる、ダブル・ポンプ信号
モードを用いて送られうる。データ・ライン転送のためのデータ・エレメントは
、例えば、４つのデータ・エレメントが、１バス・クロック・サイクル中に送ら
れる、クアド・ポンプ信号モードを用いて送られうる。複数のストロボ信号は、
前記ストロボ信号の周波数を減らすために、オフセットまたは互い違いの配列で
、一時的に起動されうる。サンプリング・シンメトリ（sampling symmetry）は
、サンプリング点を識別するためのストロボ信号の一種類のみのエッジ（例えば
、立ち上がりエッジまたは立ち下がりエッジのいずれか）を用いて、改善されう
る。さらに、トランザクション・フェーズの間の最小待ち時間は、マルチ・ポン
プ信号モードで動作するバスの最大スピードにより近く合うように変更されうる
。

【０００８】 ２．アーキテクチャ 図１は、本発明の例示的実施例に従ったコンピュータを示すブロック図である
。前記コンピュータは、プロセッサ１１０、プロセッサ１１２およびプロセッサ
１１４を含む一つ以上のプロセッサを含む。各プロセッサは、内部キャッシュ（
図示されていない）も含む。

【０００９】 各プロセッサは、共通プロセッサ・バス１１７（ホスト・バスまたはフロント
・サイド・バスとして知られる）に接続もされる。図２は、例示的実施例に従っ
たプロセッサ・バス１1７を示す図である。図２に記載のとおり、前記プロセッ
サ・バス１１７は、コントロール・バス２０２、アドレス・バス２０４、および
データ・バス２０６を含む。実施例に従って、データ・バス２０６は、６４デー
タ・ラインＤ［６３：０］を含む多くの信号を含む。前記アドレス・バス２０４
も、３６アドレス・ラインＡ［３５：０］を含む多くの信号を含む。前記プロセ
ッサ・バス１１７は、バス・クロック（ＢＣＬＫ）を含む。前記バス・クロック
は共通であり、プロセッサ・バス１１７のコントロール・バス２０２を介して、
すべてのエージェントに供給される。前記コントロール・バス２０２も、多くの
信号を含む。前記アドレス・バス２０４、コントロール・バス２０２およびデー
タ・バス２０６は、それぞれ、好ましくは、マルチドロップ双方向バスである。
実施例に従って、“マルチドロップ”という用語は、二つのバス・エージェント
の間のみで接続されるポイント・ツウ・ポイント・バスとは反対に、前記バスが
、三つ以上のバス・エージェントに接続されることを意味する。

【００１０】 いくつかの他のコンポーネントを前記プロセッサ・バス１１７に接続するため
に、システム・インターフェース１１６（またはチップセット）も、プロセッサ
・バス１１７に接続される。システム・インターフェース１１６は、メイン・メ
モリ・サブシステム１２２をプロセッサ・バス１１７に接続するためのメモリ・
コントローラ１１８を含む。メイン・メモリ・サブシステム１２２は通常、一つ
以上のメモリ・カードおよびコントロール回路を含む。システム・インターフェ
ース１１６は、一つ以上のＩ／ＯブリッジまたはＩ／Ｏ装置を、プロセッサ・バ
ス１１７に接続するための、入力／出力（Ｉ／Ｏ）コントローラ１２０も含む。
図１に記載された、この例示的コンピュータにおいて、Ｉ／Ｏコントローラ１２
０は、Ｉ／Ｏブリッジ１２４をプロセッサ・バス１１７に接続する。Ｉ／Ｏブリ
ッジ１２４はシステム・インターフェース１１６とＩ／Ｏバス１３０との間を接
続するためのバス・ブリッジとして動作する。一つ以上のＩ／Ｏコントローラお
よびＩ／Ｏ装置は、例えばＩ／Ｏコントローラ１３２やＩ／Ｏコントローラ１３
４等、Ｉ／Ｏバス１３０に接続されうる。Ｉ／Ｏバス１３０は、ペリフェラル・
コンポーネント・インターコネクト（Peripheral Component Interconnect）（
ＰＣＩ）または他の種類のＩ／Ｏバスでもよい。

【００１１】 ３．エージェント バス・エージェントは、データおよびシステム情報を転送するために、プロセ
ッサ・バス１１７にトランザクションを発行する。バス・エージェントは、プロ
セッサ・バス１１７に接続するあらゆる装置である。いくつかの階級のバス・エ
ージェントがあってもよい： １）中央エージェント：リセット、ハードウェア・コンフィギュレーションな
らびに初期化、特殊なトランザクション、および集中ハードウェア・エラー検出
およびハンドリングを取り扱う。例は、プロセッサである。 ２）Ｉ／Ｏエージェント：Ｉ／Ｏポート・アドレスを用いて、Ｉ／Ｏ装置に接
続する。ＰＣＩブリッジ等、Ｉ／Ｏ装置のために使用される他のバスへのバス・
ブリッジになりうる。 ３）メモリ・エージェント：メモリ・コントローラ１１８等、メイン・メモリ
へのアクセスを供給する。特定のバス・エージェントは、トランザクションにお
いて、いくつかの役割の一つ以上を有しうる。 １）要求エージェント：トランザクションを発行するバス・エージェントであ
る。 ２）アドレス・エージェント：トランザクションによってアドレス指定された
エージェントである。ターゲット・エージェントとも称される。メモリまたはＩ
／Ｏトランザクションは、特定されたメモリまたはＩ／Ｏアドレスを認識するメ
モリまたはＩ／Ｏエージェントにアドレス指定される。デファード・リプライ・
トランザクション（deferred reply transaction）は、本来のトランザクション
を発行したエージェントにアドレス指定される。 ３）スヌープ・エージェント：キャッシュ・コヒーレンシーを維持するために
、バス・トランザクションを観察する（“スヌープする（snoop）”）キャッシ
ング・バス・エージェントである。 ４）応答エージェント：トランザクションに応答を供給するエージェント（通
常はアドレス・エージェント）である。実施例に従って、応答エージェントは、
応答ストロボＲＳ［２：０］を用いてコントロール・バスへ応答を送る。

【００１２】 ４．オペレーション、トランザクションおよびフェーズ 実施例に従って、プロセッサ・バス１１７でのバスのアクティビティは、オペ
レーション、トランザクション、およびフェーズへと、階層的に編成される。

【００１３】 オペレーションは、バス１１７では、微小ではないかもしれないとしても、ソ
フトウェアには微小である（例えば、不可視であるか、または一度に生じるよう
に見える）ように見えるバス・プロシージャである。オペレーションは、単一の
バス・トランザクションを含んでもよいが、時には、複数のバス・トランザクシ
ョンまたは複数のデータ転送を伴う単一のトランザクションを含んでもよい。例
は、リード・オペレーション（read operation）、ライト・オペレーション（wr
ite operation）、ロックされたリード・モディファイ・ライト・オペレーショ
ン（locked read-modify-write operation）およびデファード・オペレーション
を含む。

【００１４】 トランザクションは、単一のバス要求に関連するバス・アクティビティのセッ
トである。トランザクションはバス仲裁、および（アドレスが送られていること
を示す）ＡＤＳ＃信号ならびにトランザクション・アドレスのアサート（assert
ion）で始まる。トランザクションは、例えば、データを転送し、変更したキャ
ッシュ状態に関して問い合わせ、または前記システムに情報を供給するために送
られる。

【００１５】 フェーズは、特定の種類の情報を通信するために、特定のセットの信号を使用
する。前記フェーズは：仲裁、要求、スヌープ、応答およびデータを含みうる。
すべてのトランザクションが、すべてのフェーズを含むわけではなく、いくつか
のフェーズは重複しうる。仲裁フェーズでは、バス・エージェントが、誰が次の
バス・オーナー（bus owner）であるかを決める（エージェントは、トランザク
ションを発行する前に、バスを所有しなければならない）。要求フェーズは、ト
ランザクションがバスに発行されるフェーズである。スヌープ・フェーズは、キ
ャッシュ・コヒーレンシーが強化されるフェーズである。応答フェーズは、アド
レスまたはターゲット・エージェントが、前記バスにトランザクション応答を送
るフェーズである。データ・フェーズにおいては、要求または応答またはスヌー
プエージェントが、トランザクション・データを送り、または受ける。プロセッ
サ・バス１１７を介して送信される４つのコントロール信号は、バス・クロック
ＢＣＬＫ［１：０］、初期化信号ＩＮＩＴ＃およびリセット信号ＲＥＳＥＴ＃を
含む。バス・クロックＢＣＬＫ［１：０］は、微分バス・クロック（differenti
al bus clock）であり、クロック・チップまたはクロック回路によって生成され
てもよい。二つのバス・クロック信号、ＢＣＬＫ［１：０］は、論理的には同一
であり、物理的には、タイミング・スキュー（timing skew）を減らすために、
二つの個別の信号として送られる。実施例に従って、すべてのエージェントは、
それらの共通クロック出力を送り、およびバス・クロックの立ち上がりエッジに
共通クロック入力をラッチする（latch）。各プロセッサは、一つの数または複
数の数で、バス・クロック周波数を乗じ、および／または除することによって、
前記バス・クロックＢＣＬＫ信号からその内部クロックを抽出する。

【００１６】 実施例に従って、ＲＥＳＥＴ＃入力信号は、すべてのバス・エージェントを既
知の状態にリセットし、および内部キャッシュを無効にする。変更された、また
はダーティな（dirty）キャッシュ・ライン・コンテンツは失われる。ＲＥＳＥ
Ｔ＃がディアサートされた（deasserted）後、各プロセッサは、コンフィギュレ
ーション中に定義されたパワー・オン・リセット・ベクトル（power on reset v
ector）での実行を始める。

【００１７】 実施例に従って、ＩＮＩＴ＃入力信号は、それらの内部キャッシュまたはそれ
らの浮動小数点レジスタに影響を与えることなく、すべてのプロセッサをリセッ
トする。各プロセッサは、コンフィギュレーション中に定義されたパワー・オン
・リセット・ベクトルでの実行を始める。

【００１８】 図３は、実施例に従って、二つの例示的トランザクションに関する例示的バス
・トランザクション・フェーズ関係を示すタイミング図である。バス・クロック
（ＢＣＬＫ［１：０］）のサイクル（１，２，３，４，．．．１７）は、最上部
に示されている。数字１を有する四角形は、トランザクション１のための様々な
フェーズを示す一方で、数字２を有する四角形は、トランザクション２のための
フェーズを示す。図３からわかるとおり、トランザクションは、パイプライン方
式で供給される。例えば、トランザクション１に関して、バス・クロック・サイ
クル１および２において仲裁が生じ、サイクル３および４において要求が生じ、
サイクル６および７においてスヌープが生じ、およびサイクル１３および１４に
おいて応答ならびにデータ転送が生じる。このように、応答およびデータ転送は
、本来の要求フェーズから、いくつものバス・クロック・サイクルののちに生じ
てもよいことがわかる。また、異なるトランザクションのフェーズ間で重複が存
在しうる。例えば、トランザクション２の仲裁フェーズは、トランザクション１
の要求フェーズとほぼ同時に生じる。

【００１９】 ５．信号モード 実施例に従って、プロセッサ・バス１１７はスケーラブルであり、および二つ
の信号モードをサポートする。第一は、すべての信号起動およびサンプリングま
たはラッチ点が、すべてのエージェントの間に連続的に供給される共通バス・ク
ロック（ＢＣＬＫ＃）に関して生じる、共通クロック信号モードである。前記バ
ス・クロックは、通常、マザーボードに供給されるクロック・チップまたはクロ
ック回路によって生成され、およびコンピュータにおけるすべてのプロセッサま
たはエージェントに共通である。共通バス・クロックに関する信号クロッキング
（signal clocking）は、共通クロック（１Ｘ）信号モードと称される。実施例
に従って、コントロール・バスを介して供給される多くのコントロール信号は、
共通クロック（１Ｘ）信号モードを用いて送信される。

【００２０】 第二の信号モードは、共通クロック信号モードによってサポートされる転送速
度の倍数である情報転送速度を可能にする、マルチ・ポンプ信号モードである。
このように実施例に従って、マルチ・ポンプ信号モードは、共通（すなわち、シ
ステム）バス・クロックの周波数の倍数である速度で、エージェント間のプロセ
ッサ・バス１１７を介した情報転送をサポートすることができる。例えば、マル
チ・ポンプ信号モードは、例えば、情報（例えば、データ、アドレス、または他
の情報）が、共通クロック周波数の速度の２倍（２Ｘ）で転送されうるようにす
るダブル・ポンプ信号モードを供給してもよく、またはバス・クロック周波数の
４倍（４Ｘ）での情報転送を手配するクアド・ポンプ信号モードを供給してもよ
い。共通バス・クロックよりも大きい速度または周波数での情報の転送を容易に
するために、ドライビング・エージェントは、マルチ・ポンプ情報を捕獲または
ラッチするための基準として、レシーバによって使用されるタイミング“ストロ
ボ”として知られる同伴信号（companion signal）の発行または供給もする。

【００２１】 アサート（asserted）という用語は、信号が、そのアクティブ・レベル（acti
ve level）にされる（すなわち、アクティブ・ロー信号に関してはゼロにされる
）ことを意味し、およびディアサート（deasserted）という用語は、信号が、そ
のインアクティブ（inactive）・レベルにされることを意味する。正方形、円形
または三角形の記号は、特定の信号が送られ、またはサンプリングされる時を示
すために、後述されるいくつかのタイミング図において使用される。正方形は、
前記クロック・サイクルで信号が送られる（アサートされる、開始される）こと
を示す。円形は、信号が前記クロック・サイクルでサンプリングされる（観察さ
れる、ラッチされる）ことを示す。円形は通常、共通クロック（１Ｘ）信号モー
ドにおいて、バス・クロック（ＢＣＬＫ）の立ち上がり（または立ち下がり）エ
ッジに基づいて、サンプリング点を示すために使用される。三角形は、信号が、
“ストロボ”と称される、同伴信号の立ち上がりまたは立ち下がりエッジに基づ
いて、サンプリングされまたは捕獲されることを示す。前記ストロボは、好まし
くは、通常マルチ・ポンプ・モードで、プロセッサ・バスを介した情報（例えば
、データ、アドレス、他の情報）の送信中にのみ、オンにされ、または起動され
てもよい。

【００２２】 Ａ．共通クロック信号モード 共通クロック（１Ｘ）信号モードの実施例に従って、プロセッサ・バス１１７
におけるすべてのエージェントは、それらのアクティブな出力を送り、および要
求される入力をサンプリングすることを要求される。実施例に従って、すべての
入力は、バス・クロックの立ち上がりエッジにおいて、有効なサンプリング・イ
ンターバル中にサンプリングされるべきであり、およびその効果または結果は、
次の立ち上がりバス・クロック・エッジの直後に、前記バス１１７へと送られる
べきである。この例のアプローチによって、コンポーネント間通信（信号送信な
らびに伝播）のための１のフル・バス・クロック・サイクル、およびレシーバに
おける少なくとも１のフル・バス・クロック・サイクルは、前記信号を翻訳し、
ならびに応答を算出し、出力することができる。その結果、エージェントがデー
タを、１以上のバス・クロック・サイクルで、プロセッサ・バスに送った後、他
のエージェントがプロセッサ・バス１１７を駆動することができる前に、１バス
・クロック・サイクルのポーズ（pause）（例えば、デッド・サイクル（dead cy
cle）またはインアクティブ・サイクル）がある。

【００２３】 図４は、実施例に従った、共通クロック（１Ｘ）信号モードの例示的オペレー
ションを示す例示的タイミング図である。前記信号は、それらがプロセッサ・バ
ス１１７に現れるように示されている。バス・クロック（ＢＣＬＫ）の４サイク
ルが示されている。Ａ＃およびＢ＃を含む、二つの追加的例示的信号も示されて
おり、それらはあらゆる種類の信号でよい。例えば、Ａ＃は、第一のエージェン
トからの第一のコントロール信号でもよい一方で、Ｂ＃は、第二のエージェント
からの第二の信号でもよい。第一および第二のコントロール信号は、例えば、ハ
ンドシェーク（handshake）またはバス・プロトコルの一部として供給されても
よい。

【００２４】 図１に記載の通り、信号Ａ＃は、クロック・サイクル１の立ち上がりエッジに
おいて送られ（またはアサートされ）（Ａ＃における正方形で示されている）、
およびバス・クロック・サイクル２の開始における立ち上がりエッジにおいて、
レシーバでラッチされる（Ａ＃に関する円形で示されている）。このように、ク
ロック・サイクル１は、信号伝播のために供給される。Ａ＃が、サイクル１の開
始においてアサートされる一方で、それは、サイクル２の開始までバスにおいて
は観察されない。（論理遅延のため、および信号を翻訳するためのレシーバのた
めのバス・クロック・サイクル２の間）ポーズまたはインアクティブ・クロック
・サイクルがある。レシーバは、バス・クロック・サイクル３の開始において、
Ｂ＃信号を送り、またはアサートし（Ｂ＃に関する正方形によって示されている
）、それはサイクル４の開始において、他のエージェントによって観察され、お
よび捕獲される（Ｂ＃に関する円形によって示されている）。

【００２５】 実施例に従って、プロセッサは、（いくつかのＰｅｎｔｉｕｍプロセッサにお
いて使用される３２バイト・キャッシュ・ラインの代わりに）６４バイト・キャ
ッシュ・ラインを含む。そのため、データが共通クロック（１Ｘ）信号モードお
よび６４データ・バス・ラインを用いて転送される場合、６４バイト（１キャッ
シュ・ライン）のデータが、８バス・クロック・サイクルで送られ、または送信
されうる。しかしながら、多くのアプリケーションにおいて、より速いデータ転
送速度、またはより大きな帯域幅を供給することが望まれるかもしれない。

【００２６】 Ｂ．マルチ・ポンプ信号モード 多くの例において、プロセッサ・バス１１７の長さ、電気的な制約（バスへの
信号伝播の待ち時間を含む）は、プロセッサ・バス周波数を上げることを妨げる
かもしれない。そのため、実施例に従って、プロセッサ・バス・クロック周波数
を上げるよりも、マルチ・ポンプ信号プロトコルは、バス・クロック（ＢＣＬＫ
）の周波数の倍数で、適切なバス信号グループ（例えば、アドレス・バスまたは
データ・バス）を操作することによって、（共通クロック信号モードに対して）
データ転送速度を上げる。

【００２７】 １．クアド・ポンプ信号モードの例 クアド・ポンプ信号モードにおいて、適切なバス信号グループが、バス・クロ
ック（ＢＣＬＫ）の周波数の４倍（４Ｘ）で操作される。すなわち、クアド・ポ
ンプ信号モードにおいては、（情報の一つのエレメントを共通クロックまたは１
Ｘ信号モードで送るのにかかるであろう時間である）１バス・クロック・サイク
ルで、情報の４つのエレメントがプロセッサ・バス１１７に送られる。

【００２８】 図５は、実施例に従って、例示的クアド・ポンプ信号モードのオペレーション
を示すタイミング図である。クアド・ポンプ信号モードは、あらゆる種類の信号
に使用することができるが、クアド・ポンプ信号プロトコルは、例示的実施例に
従ってデータを送信するために使用される。２バス・クロック・サイクルおよび
第三のバス・クロック・サイクルの一部が、図５に記載されている。プロセッサ
・バス１１７へのフライト時間（flight time）（または信号伝播時間）の最悪
の場合は、第一の情報エレメントが、レシーバ（受信エージェント）においてラ
ッチされる前に、第二の情報エレメントが、ドライバ（すなわち、プロセッサ・
バスへ情報を送るエージェント）において、プロセッサ・バス１１７に送られる
かもしれない場合である。

【００２９】 実施例に従って、ドライバ（すなわち、ドライビング・エージェント）は、立
ち上がりエッジで、およびバス・クロック（ＢＣＬＫ）サイクルの２５％，５０
％，および７５％の点で、新しい情報エレメントを送信し、または送る。

【００３０】 レシーバは、レシーバが、データをサンプリングし、または捕獲する時を示す
データ・ストロボ信号として知られる同伴タイミング信号も送信する。ストロボ
信号は、好ましくは、情報がマルチ・ポンプ信号モードを用いて送信される時に
のみ、送信され、または送られる（起動される）。

【００３１】 データおよびストロボ信号は、同じドライバまたはソースによって生成される
ので、データおよびストロボは、同じパス（path）を有するであろう。その結果
、ストロボ信号およびデータ信号は、同じパスを有し、それゆえにおよそ同じ遅
延を有するであろう。そのため、ストロボおよびデータの両方を送信するドライ
バまたはソースによって達成される効果は、データ信号およびストロボ信号が、
バス１１７における各エージェントに、一致して（すなわち同期して）到着する
ことである。こうして、データおよびタイミング・ストロボ信号の両方を送信す
るドライバのこの技術は、ソース同期転送（source synchronous transfer）と
称されうる。クアド・ポンプ信号モードにおいて、４つのデータ・エレメントの
各々に対して一つ、各バス・クロック・サイクルにおいて、各々が情報サンプリ
ングまたは捕獲ポイントを識別する４つのデータ・ストロボ（例えば、４つのタ
イミング・ストロボ・エッジ）があるであろう。残念なことに、ストロボ信号を
比較的高い周波数で生成することについて、問題が生じるかもしれない。高いク
ロック・スピードでは、立ち上がりエッジ速度と立ち下がりエッジ速度との間の
差は、顕著になりうる。さらに、５０％デューティー・サイクルを有するクロッ
ク信号またはストロボ信号を供給することは難しいかもしれない。その結果、い
くつかの高いクロック周波数において、ストロボ信号の立ち上がりエッジと立ち
下がりエッジの両方は、これが非対称性を作り、またはある程度のタイミングの
不確定性を導入するかもしれないので、サンプリング点を識別するための使用さ
れるべきでない。むしろ、より対称的な、あるいは均一なストロボ・タイミング
またはサンプリング・インターバルを得るために、ストロボの二つのエッジのう
ち一つのみを使用する（すなわち、クアド・ポンプ・データをサンプリングし、
または捕獲するためのストロボ信号の立ち上がりエッジのみ、または立ち下がり
エッジのみを使用する）ことが効果的であるかもしれない。

【００３２】 ストロボのエッジのうち、一つのみが使用される場合、これは通常、バス・ク
ロック周波数の倍数であるクロック周波数を必要とするであろう。クアド・ポン
プ・データ（１バス・クロック・サイクルにつき、４のデータ・エレメント）の
場合、ストロボ信号周波数は、一つのエッジのみがタイミングに使用される場合
、バス・クロック周波数の４倍であろう。

【００３３】 残念なことに、プロセッサ・クロック周波数が（例えば）１００ＭＨｚである
場合、これは、（この例においては）４００ＭＨｚであるストロボ信号周波数を
必要とするであろう。しかしながら、バス・クロック周波数の４倍であるストロ
ボ信号周波数は、送信されたデータまたは情報とは異なる遅延に遭遇するかもし
れず、それはレシーバにおけるデータおよびストロボの整列に影響を与えうる。
そのような、送信されたストロボ信号と送信されたデータとの間の整列不良（mi
salignment）は、レシーバに、悪い、または正しくないデータを捕獲させるかも
しれない。さらに、信号減衰は、大変高い周波数（例えば、４００ＭＨｚ）では
、顕著にもっと高くなりうる。

【００３４】 そのため、実施例に従って、バス・クロック周波数の４倍（４Ｘ）であるスト
ロボ周波数を使用せずに、１バス・クロック・サイクル当たり、４つのストロボ
を供給するために複数のデータ・ストロボ信号が使用される。実施例に従って、
二つのデータ・ストロボ信号（ＤＳＴＢｐ＃およびＤＳＴＢｎ＃）が、バス・ク
ロックの周波数の２倍で、それぞれ供給される。こうして、バス・クロック周波
数が１００ＭＨｚである場合、二つのデータ・ストロボ信号は、それぞれ、ドラ
イバ（すなわち、ドライビング・エージェント）によって起動され、または生成
される時、２００ＭＨｚの周波数を有する。代替的に、４つのデータ・ストロボ
信号が、（それぞれ、起動される時のバス・クロックと同じ周波数で）使用され
、それぞれ１バス・クロック・サイクル当たり、１つのストロボまたは立ち下が
りエッジを供給する。

【００３５】 再度、図５に記載のタイミング図を参照すると、ドライバは、新しい情報また
はデータ・エレメントを、立ち上がりエッジにおいて、およびバス・クロック・
サイクル１の２５％、５０％、および７５％の点において送信し、または送る。
データ・エレメントは、この例における４つのデータ・エレメントに関して、Ｄ
１、Ｄ２、Ｄ３およびＤ４とラベルを付けられる。この実施例は、ＤＳＴＢｐ＃
およびＤＳＴＢｎ＃を含む、二つのデータ・ストロボ信号も使用する。実施例に
従って、二つのデータ・ストロボ信号は、互いに同調しないで（すなわち、互い
違いあるいはオフセット配列で）生成される。これによって、ストロボ信号の一
つは、奇数データ・エレメント（例えば、Ｄ１，Ｄ３，Ｄ５，．．．）のための
サンプリング点を識別でき、および他のストロボ信号は、偶数のデータ・エレメ
ント（例えば、Ｄ２，Ｄ４，Ｄ６．．．）に関して使用されうる。

【００３６】 たった二つのストロボ信号が図５の例に記載されているが、ソース同期転送の
データのためのサンプリング点を識別するために、あらゆる数のストロボ信号が
使用されうる。上述の通り、ストロボ信号の二つのエッジのうち、一つだけが、
サンプリング点（またはストロボ）を識別するために使用されうる一方で、スト
ロボ信号の周波数を下げるように、複数のストロボ信号を供給することが、特に
効果的であろう。例えば、（クアド・ポンプの代わりに）６Ｘポンプ・プロトコ
ルが使用される場合、三つのストロボ信号が使用され、その場合、ストロボ１が
データ・エレメントＤ１およびＤ４のために、ストロボ２がデータ・エレメント
Ｄ２およびＤ５のために、およびストロボ３がデータ・エレメントＤ３およびＤ
６のため等に使用されるように、３つすべてのストロボ信号は同様にオフセット
または互い違いである。

【００３７】 実施例に従って、ストロボ信号の二つのエッジのうち、一つのみが、データ・
サンプリング点を識別し、または同期させるために使用される。この特定の実施
例において、二つのデータ・ストロボ信号の立ち下がりエッジのみが、情報また
はデータをサンプリングするための点を識別するために使用される。データ・ス
トロボ（または、データ・ストロボ信号の立ち下がりエッジ）は、４つの情報ま
たはデータ・エレメントの各々に中心を合わせられる。このように、データ・ス
トロボ信号の４つの立ち下がりエッジ（またはストロボ）は、バス・クロック（
ＢＣＬＫ）サイクルの１２．５％、３７．５％、６２．５％および８７．５％で
生じる。そのために、二つのストロボ信号は、等しい間隔のストロボまたは立ち
下がりエッジを供給する。

【００３８】 図５に記載の通り、ＤＲＤＹ＃は、バス・クロック・サイクル１の開始におい
て、バス１１７に送られる（ＤＲＤＹ＃に関する正方形によって示されている）
。ＤＲＤＹ＃は、有効なデータがプロセッサ・バス１１７に配置され、およびサ
ンプリングされ、または捕獲されなければならないことを示す。第一のデータ・
エレメント（Ｄ１）は、（Ｄ＃（＠ドライバ）に関する第一の四角形で示された
とおり）バス・クロック・サイクル１の立ち上がりエッジにおいて、プロセッサ
・バス１１７へと、ドライバによって送られる。第一のデータ・ストロボ信号（
ＤＳＴＢｐ＃）はそれから、ＤＳＴＢｐ＃（＠ドライバ）における第一の正方形
によって示されている通り、第一のバス・クロック・サイクルの１２．５％の点
において、ドライバによって起動される。このように第一のデータ・エレメント
（Ｄ１）に関するストロボ（または立ち下がりエッジ）は、第一のデータ・エレ
メントに中心を合わせられる。ストロボ信号が起動され、またはオンにされると
、それは通常、データがバスへと送られるまで起動され続ける。

【００３９】 また、第二のデータ・エレメントは、Ｄ＃（＠ドライバ）に関する第二の四角
形によって示される通り、バス・クロック・サイクル１の２５％の点において、
ドライバによって送られる。第二のデータ・ストロボ信号（ＤＳＴＢｎ＃）は、
バス・クロック・サイクル１の３７．５％の点において起動され、および第二の
データ・エレメント（Ｄ２）に中心が合わされる立ち下がりエッジ（またはスト
ロボ）を供給する。

【００４０】 同様に、第三および第四のデータ・エレメント（それぞれ、Ｄ３およびＤ４）
は、バス・クロック・サイクル１の５０％の点および７５％の点で送られる。対
応するデータ・ストロボ（データ・ストロボ信号の立ち下がりエッジ）は、（Ｄ
ＳＴＢｐ＃ストロボ信号によって）６２．５％の点において、および（ＤＳＴＢ
ｎ＃ストロボ信号によって）８７．５％の点において、ドライバによって送られ
、または供給される。データ・ストロボ信号は、バス・クロックの周波数の２倍
である周波数で供給されるので、各データ・ストロボ信号は、２分の１バス・ク
ロック・サイクルごとに、ストロボまたは立ち下がりエッジを供給する。このよ
うにＤＳＴＢｐ＃ストロボ信号は、バス・クロック・サイクルの１２．５％およ
び６２．５％の点で立ち下がりエッジまたはストロボを供給する一方で、ＤＳＴ
Ｂｐ＃ストロボ信号は、バス・クロック・サイクルの３７．５％および８７．５
％の点において、立ち下がりエッジまたはストロボを供給する。このように、二
つのデータ・ストロボ信号（ＤＳＴＢｐ＃およびＤＳＴＢｎ＃）は、互い違いで
あり、または互いに同期しないことがわかる。これによって、交互のストロボ信
号は、バス・クロック・サイクルの４分の１ごとに（両方のデータ・ストロボ信
号の間に）、立ち下がりエッジ（またはストロボ）を供給することができる。こ
れは、１バス・クロック・サイクルにつき、４つのデータ・エレメントのための
サンプリング点または捕獲点を識別するために、１バス・クロック・サイクルあ
たり４つのストロボまたは立ち下がりエッジを供給する一方で、各ストロボの周
波数を下げる。さらに、同じエッジ（この場合は、立ち下がりエッジ）が、各デ
ータ・ストロボ信号においてストロボとして使用されるので、タイミングおよび
回路は、単純化される。

【００４１】 実施例に従って、正しいオペレーションを確実にするために、ドライビング・
エージェントからあらゆるレシーバへの情報転送の待ち時間は、１バス・クロッ
クから入力ラッチ・セットアップ時間（input latch setup time）を引いたもの
より短いか、または等しいであろう。これは、レシーバが、次のフェーズの間、
バス・オーナー（bus owner）になる場合、続いてのデータ・フェーズのための
データ・ラインにおけるコンテンション（contention）を回避する。

【００４２】 図５は、レシーバにおけるデータの捕獲も示す。信号（データおよびデータ・
ストロボ）が、ドライバによって送られた後、これらの信号は、プロセッサ・バ
ス１１７を下って伝播し、ターゲットまたはレシーバに到着する。第一のデータ
・エレメントは、Ｄ＃（＠レシーバ）信号によって示される通り、レシーバにお
いて受信される。第一のデータ・エレメント（Ｄ１）は、第一のストロボでサン
プリングされ、または捕獲され、それはは、ＤＳＴＢｐ＃（＠レシーバ）の第一
の立ち下がりエッジである。ＤＳＴＢｐ＃（＠レシーバ）に関する第一の三角形
は、第一のデータ・エレメントをサンプリングし、または捕獲するためのストロ
ボまたは点を識別し、およびＤＳＴＢｐ＃（＠レシーバ）に関する第二の三角形
は、レシーバにおいて第三のデータ・エレメントをサンプリングするための点ま
たはストロボを識別する。同様に、第二のデータ・ストロボ信号（ＤＳＴＢｎ＃
（＠レシーバ））に関する二つの三角形は、レシーバが、第二のおよび第四のデ
ータ・エレメント（Ｄ２，Ｄ４）をサンプリングし、または捕獲するための点を
識別する。

【００４３】 図５に記載の通り、第一のデータ・エレメントＤ１は、クロック２の開始にお
ける立ち上がりエッジの後、およびクロック・サイクル２（次のクロック・サイ
クル）の１２．５％の点の直後、レシーバへとサンプリングされ、または捕獲さ
れ（ストロボされ）てもよい。（ここで使用される通り、“捕獲（capturing）
”、“サンプリング（sampling）”および“ラッチ（latching）”という用語は
、およそ同じものを意味するように、ゆるやかに使用されている）。しかしなが
ら、すべてのデータ・エレメントに関するデータは、バス・クロック・サイクル
３の立ち上がりエッジまで、レシーバへとラッチされない。このように、データ
・エレメントＤ１が、バス・クロック・サイクル２の開始近くで受信され、およ
び捕獲される一方で、すべてのデータが、バス・クロック・サイクル３の開始ま
で、レシーバによって利用可能であるわけではない。受信エージェントは、好ま
しくは、８のデータ・エレメントを記憶するのに十分であるＦＩＦＯ（ファース
ト・イン、ファースト・アウト（first in, fist out））バッファを含む。８の
データ・エレメントＦＩＦＯは、一つのデータ転送の４つのエレメントおよび次
の転送のための次の４つのエレメントを記憶するのに十分な大きさである。これ
によって、前の４のデータ・エレメントは、ＦＩＦＯからレシーバへ押し出され
、またはラッチされている間に、４の新しいデータ・エレメントが受信され、捕
獲されうる。最終的結果（net effect）は、レシーバまたは装置の内側にラッチ
される第一の信号グループのために待ち時間を加えるという結果を伴う、共通ク
ロック信号モードの帯域幅の４倍である。

【００４４】 さらに、実施例に従って、二つのデータ・ストロボ信号（ＤＳＴＢｐ＃および
ＤＳＴＢｎ＃）の各々の、複数のコピーを運ぶために、複数のラインが使用され
る。実施例に従って、以下の表に表されている通り、４つのＤＳＴＢｎ＃信号お
よび４つのＤＳＴＢｐ＃信号がある。

【００４５】

【表１】 データ・ストロボ範囲の例示的実施例

【００４６】 ４つのＤＳＴＢｐ＃信号は、４つのＤＳＴＢｎ＃信号と同様に、論理的に同一
であるが、データ・ストロボ信号の各々は、データとデータ・ストロボ信号との
間のタイミング・スキューまたは整列不良を減らすために、要求信号のサブセッ
ト（すなわち、データ・ラインのサブセット）とともに、物理的に送られる。

【００４７】 図８は、実施例に従って、エージェント間で情報を転送するための装置のブロ
ック図である。第一のバス・エージェント８０２は、第二のバス・エージェント
８３２に接続される。第一のバス・エージェント８０２は、第一の双方向データ
・ストロボ信号ライン８２０を介して、第一のデータ・ストロボ信号（例えば、
ＤＳＴＢｐ＃）を生成するため、ならびに受信するためのデータ・ストロボ生成
装置１／レシーバ１を含み、および第二の双方向データ・ストロボ信号ライン８
２２を介して、第二のデータ・ストロボ信号（例えば、ＤＳＴＢｎ＃）を生成す
るため、ならびに受信するためのデータ・ストロボ生成装置２／レシーバ２を含
む。バス・エージェント８０２は、データ・バスまたはデータ信号ライン８２６
へとデータ信号を送信し、または送るための送信回路と、およびデータ信号ライ
ン８２６を介して受信されたデータ信号を受信するための受信回路も含む。第二
のバス・エージェント８３２は、同様に、それぞれデータ・ストロボ信号ライン
８２０および８２２へと二つのデータ・ストロボ信号を生成するためのデータ・
ストロボ生成装置１およびデータ・ストロボ生成装置２を含む。共通（またはシ
ステム）バス・クロック生成装置８１０は、バス・エージェント８０２および８
３２に、共通またはシステム・バス・クロックを供給する。

【００４８】 ２．アドレス・バスのスピードをデータ・バスに合わせる 実施例に従って、キャッシュ・ライン・サイズは、６４バイトに増やされた（
いくつかのＰｅｎｔｉｕｍプロセッサにおけるキャッシュ・ライン・サイズは、
３２バイトである）。このように、クアド・ポンプ信号プロトコルおよび６４デ
ータ・ラインのデータ・バス幅を用いて、キャッシュ・ライン（または６４バイ
ト）は、２バス・クロック・サイクルで送信され、または転送されうる： ６４バイト＝（２サイクル）×（４ポンプ／サイクル）（８バイト毎ポンプ）。

【００４９】 しかしながら、いくつかのＰｅｎｔｉｕｍプロセッサにおいては、要求（アド
レスを含む）は、３バス・クロック・サイクルで転送される。いくつかの Ｐｅｎｔｉｕｍプロセッサに関する要求フェーズのための３バス・クロック・サ
イクルは、以下のものを含む： サイクル１−サブ・フェーズａ−アドレス（アドレス・バスを介して供給され
る）、および１種類の要求（例えば、リード（read）、ライト（write））。 サイクル２−サブ・フェーズｂ−バイト・イネーブル（byte enables）、長さ
、等を含む、要求に関する補助的詳細（アドレス・ラインまたはアドレス・バス
を介して居給される）。 サイクル３−他のエージェントにバスを送らせるために、バス上の信号が、利
得を下げる（quiet down）ようにする、デッド・サイクルまたはターンアラウン
ド・サイクル。

【００５０】 こうして、実施例に従って、キャッシュ・ラインは、２バス・クロック・サイ
クルで、データ・バスを介して転送されうる。しかしながら、いくつかのＰｅｎ
ｔｉｕｍプロセッサにおいて、アドレスおよび要求タイミングは、一つの要求を
転送するために、３バス・クロック・サイクルを必要とする。このように、いく
つかのＰｅｎｔｉｕｍプロセッサにおいて、アドレス・バス・タイミングまたは
帯域幅は、上述の実施例（図５参照）で説明されたように、向上したクアド・ポ
ンプ・データ・バスのスピードに合わない。より珍しく、価値のあるリソースの
一つは、データ・バス幅およびデータ・バス帯域幅である。このように、実施例
に従って、データ・バス帯域幅は、アドレス・バス帯域幅ではなく、プロセッサ
・バスを圧迫し、または制約することが好ましいかもしれない。そのため、アド
レス・バスが、プロセッサ・バスを遅くしないように、または圧迫しないように
するために、（この例においては、データ・バスでの一つのキャッシュ・ライン
の送信に関する）少なくともデータ・バスの帯域幅またはスピードを合うように
、アドレス・バス上のアドレスおよび要求タイミングを調整することが望ましい
。

【００５１】 そのため、実施例に従って、アドレス・バスを介して供給される要求フェーズ
のタイミングおよびスピードは、データ・バスの全体のスピードに合うように調
節された。デッド・サイクルまたはターンアラウンド・サイクルを維持すること
が望ましい。このように、例示的実施例に従って、アドレス・バスは、１バス・
クロック・サイクルで２の情報エレメント（要求のサブ・フェーズａおよびサブ
・フェーズｂ）を供給するためにダブル・ポンプされた。

【００５２】 ３．ダブル・ポンプ信号モードの例 一般的に、実施例に従って、ダブル・ポンプ信号モードは、バス・クロック（
ＢＣＬＫ）の周波数の２倍（２Ｘ）で、適切なバス信号グループを操作する。図
６は、実施例に従った、例示的ダブル・ポンプ信号モードのオペレーションを示
すタイミング図である。あらゆる信号がダブル・ポンプされてもよい一方で、こ
の例では、アドレス・バスがダブル・ポンプされている。

【００５３】 図６を参照すると、ＡＤＳ＃信号は、要求フェーズの開始においては低い。ダ
ブル・ポンプ信号モードにおいて、共通クロック信号モードを用いて一つのエレ
メントを送るのにかかる時間で（すなわち、１バス・クロック・サイクル中）、
情報の二つのエレメントがバスに送られる。フライト・タイム（すなわち、プロ
セッサ・バス１１７での信号伝播時間）によって、第二の信号グループまたは情
報エレメントは、第一のエレメントがレシーバにおいてラッチされる前に、ドラ
イバで送られてもよい。実施例に従って、ドライバは、バス・クロック・サイク
ルの立ち上がりエッジおよび５０％の点において、新しい情報エレメントを送信
する。

【００５４】 図６に記載の通り、トランザクション・アドレスを供給する要求のサブ・フェ
ーズａ（Ａａ）が、バス・クロック・サイクル１の開始における立ち下がりエッ
ジで始まるバス・クロック・サイクル１の第一の半分で送信される。トランザク
ションに関するいくつかの補助的詳細を供給する要求のサブ・フェーズｂ（Ａｂ
）は、バス・クロック・サイクル１の５０％の点において始まるバス・クロック
・サイクル１の第二の半分で送信される。これら二つの情報エレメントは、Ａ＃
（＠ドライバ）ラインのためのＡａおよびＡｂに関する二つの四角形として、図
６に記載されている。（Ａａは、アドレス・ラインを介して供給される要求のサ
ブ・フェーズａを示す一方で、Ａｂは、アドレス・ラインを介して供給される要
求のサブ・フェーズｂを示す）。こうして、二つの情報エレメント（Ａａおよび
Ａｂ）は、１バス・クロック・サイクル中に転送され、または送信されるので、
アドレス・バスはダブル・ポンプされる。

【００５５】 さらに、要求に関する情報は、二重ポンプ信号モード（１バス・クロック・サ
イクルにつき二つの情報エレメント）を用いて送信されるので、前記情報は、好
ましくは、ソース同期転送として送信される。このように、二つの情報エレメン
トに加え、ドライバは、（起動された時に）１バス・クロック・サイクルにつき
、二つのアドレス・ストロボを供給するために、アドレス・ストロボ信号を送り
、または起動させることもする。アドレス・ストロボは、アドレス・バスで送信
される二つの情報エレメント（ＡａおよびＡｂ）をサンプリングするための点を
供給し、または識別する。

【００５６】 実施例に従って、バス・クロック（ＢＣＬＫ）と同じ周波数であるアドレス・
ストロボ信号（ＡＤＳＴＢ＃）が使用される。しかしながら、１バス・クロック
・サイクル中に、２つのストロボを供給するために、アドレス・ストロボ信号の
立ち下がりエッジおよび立ち上がりエッジの両方は、ストロボとして、またはア
ドレス・バスを介して供給される二つの情報エレメントのためのサンプリング点
を識別するために使用される。図６に記載の通り、ドライバは、情報エレメント
１（Ａａ）の中心である、バス・クロック・サイクル１の２５％点で、アドレス
・ストロボ信号（ＡＤＳＴＢ＃）を起動する。実施例に従って、第一の情報エレ
メント（Ａａまたは要求のサブ・フェーズａ）のためのアドレス・ストロボは、
ＡＤＳＴＢ＃信号の立ち下がりエッジとして供給される（バス・クロック・サイ
クル１の２５％点において送られる）一方で、第二の情報エレメント（Ａｂまた
は要求のサブ・フェーズｂ）のためのアドレス・ストロボは、ＡＤＳＴＢ＃信号
の立ち上がりエッジとして供給される（バス・クロック・サイクル１の７５％点
において送られる）。

【００５７】 アドレス・ストロボが、バス・クロックと同じ周波数を有しているとしても、
バス・クロック信号は、適切な時に、立ち上がりおよび立ち下がりエッジを供給
しないので、バス・クロックは、情報エレメントに関するストロボ信号として使
用されるべきではない。さらに、（ソース同期転送中のみ起動されるストロボ信
号とは対照的に）、バス・クロック信号は、常に起動される。アドレス・ストロ
ボ信号は、バス・クロックの状態またはフェーズに関わらず、起動され（オンに
され）および非活動化され（オフにされ）ることができるので、二つの情報エレ
メントに関するストロボまたはサンプリング点を供給するために、アドレス・ス
トロボ信号が使用される。ストロボを、情報と同じソースから送られるようにす
ることによって、ストロボにおける遅延は、情報における遅延に適合し、よって
１以上のビットが、一つのワイヤ上に同時にあるようにする。

【００５８】 情報エレメント（ＡａおよびＡｂ）およびアドレス・ストロボ信号は、プロセ
ッサ・バス１１７に沿って伝播し、およびバス・クロック・サイクル２の開始に
おいて、レシーバに到着する。図６に記載の通り、ＡＤＳＴＢ＃（＠レシーバ）
信号上の二つの三角形で示されるように、第一の情報エレメント（Ａａ）は、Ａ
ＤＳＴＢ＃（＠レシーバ）信号の立ち下がりエッジで捕獲され、またはサンプリ
ングされ、および第二の情報エレメントは、ＡＤＳＴＢ＃（＠レシーバ）信号の
立ち上がりエッジで捕獲され、またはサンプリングされる。このように、レシー
バは、データが有効である（および捕獲されるべきである）時の、ドライバから
の表示に基づいて、データまたは情報を決定的に捕獲することがわかる。

【００５９】 実施例に従って、ドライビング・エージェントからあらゆるレシーバへのデー
タ転送の待ち時間は、１バス・クロック・サイクルから入力ラッチ・セットアッ
プ時間を引いたものより小さいか、またはそれに等しくあるべきである。これは
、レシーバが次のフェーズのオーナーになる場合、第二のあるいは次のフェーズ
のためのアドレス・ライン（またはアドレス・バス）および他のラインでのコン
テンションを避けるであろう。最終的結果は、コンピュータまたはレシーバの中
にラッチされている第一の信号グループのための待ち時間を加える結果を伴う、
共通クロック信号モードの帯域幅の２倍である。

【００６０】 実施例に従って、レシーバは、要求フェーズ中、アドレス・バスを介して送信
される４つの情報エレメントを記憶するための４つのエレメントＦＩＦＯバッフ
ァを含む。これにより、１の要求のサブ・フェーズａおよびサブ・フェーズｂか
らのエレメントは、ＦＩＦＯにおいて受信され、および捕獲されうる一方で、同
時に、前の要求のサブ・フェーズａおよびサブ・フェーズｂからのエレメントが
、ＦＩＦＯから読み取られ、およびレシーバにおいてラッチされるようにする。

【００６１】 それゆえに、実施例に従って、アドレス・バスを介して転送される２つの情報
エレメントのためにストロボを供給するために、バス・クロックと同じ周波数で
、単一のアドレス・ストロボ信号が使用される。アドレス・ストロボに関するこ
れらの周波数（バス・クロック信号と同じ周波数）において、信号減弱は問題で
はない。さらに、１バス・クロック・サイクル当たり、たった二つの情報エレメ
ントだけが送信されるので、ストロボ・デューティー・サイクルにおける非対称
性は問題を提起しない。このように、立ち下がりエッジおよび立ち上がりエッジ
の両方が、ストロボとして使用されるバス・クロックと同じ周波数での、単一の
アドレス・ストロボは、アドレス・ストロボ信号のために使用されうる。

【００６２】 代替的に、複数の（または二つの）アドレス・ストロボ信号が使用されること
ができ、各アドレス・ストロボ信号のエッジのうち、一つのみがストロボとして
使用される。例えば、サイクル１の２５％点において起動される（立ち下がりエ
ッジを有する）第一のアドレス・ストロボ信号と、およびサイクル１の７５％点
において起動される（立ち下がりエッジを有する）第二のアドレス・ストロボ信
号が使用されうる。こうして、二つのアドレス・ストロボ信号の起動点は、オフ
セット、または互い違いであろう。１バス・クロック・サイクル中、たった二つ
のエレメントしか送られないので、アドレス・ストロボ信号の周波数は、バス・
クロック周波数、または他の周波数と同じになるように選ばれうる。

【００６３】 図９は、他の実施例に従った、エージェント間の情報の転送のための装置のブ
ロック図である。第一のバス・エージェント８０２は、第二のバス・エージェン
ト８３２に接続される。第一のバス・エージェント８０２は、双方向アドレス・
ストロボ信号ライン９２０へ、アドレス・ストロボ信号（例えば、ＡＤＳＴＢ＃
）を生成するための、アドレス・ストロボ生成装置９４０を含む。バス・エージ
ェント８０２は、アドレス・バスまたはアドレス信号ライン９２６へとアドレス
および他の信号を送信し、または送るための送信回路と、およびアドレス信号ラ
イン９２６を介して受信される信号を受信するための受信回路とを含む、バス・
トランシーバ９０６も含む。第二のバス・エージェント８３２は同様に、双方向
アドレス・ストロボ信号ライン９２０へアドレス・ストロボ信号を生成するため
のアドレス・ストロボ生成装置９４２を含む。第二のバス・エージェント８３２
も、アドレス信号ライン９２６を介して、それぞれ信号を送信し、および受信す
るための受信回路および送信回路を含むバス・トランシーバ９３６を含む。

【００６４】 上述の通り、一つのキャッシュ・ラインのデータ転送は、クアド・ポンプ信号
モードを用いて、２バス・クロック・サイクルで送信されることができ、および
アドレス要求は、ダブル・ポンプ信号モードを用いて、２バス・クロック・サイ
クルで送信されうる。このように、アドレス・バスおよびデータ・バスの両方が
、同じピーク・スループットを有し、それは均衡の取れたプロセッサ・バスを供
給する。他の記述がされていない限り、すべてではないとしても、ほとんどの残
りの信号は、共通クロック（１Ｘ）信号モードを用いて送信される。 ７．バス・プロトコルを、２クロック・サイクルの新しいビート・レートに合わ
せる。

【００６５】 上述のとおり、プロセッサ・バスは、マルチ・ポンプ信号プロトコルの使用を
通して、向上した要求およびデータ帯域幅を供給する。（アドレス・バス上の）
要求帯域幅および（データ・バス上の）データ帯域幅におけるこの向上は、デー
タ・バス幅（６４ライン）を増やすことなく、高価なクロッキングまたはルーテ
ィング形態を使用することなく、およびＰｅｎｔｉｕｍプロセッサのいくつかに
おいて使用されるのと同じ、基本的な種類のバス・プロトコルを維持しつつ、実
行される。

【００６６】 いくつかのＰｅｎｔｉｕｍプロセッサにおいて、６４データ・ラインを用いて
、１バス・クロック・サイクル当たり８バイトのデータを送信するために、共通
クロック信号モードが使用され、それにより３２バイトのキャッシュ・ラインが
４バス・クロック・サイクルで送信されうる。本発明の実施例に従って、キャッ
シュ・ラインは６４バイトに増やされ、クアド・ポンプ信号モード（１バス・ク
ロック・サイクルにつき３２バイトを送信する）は、２バス・クロック・サイク
ルで６４バイトのキャッシュ・ラインを送信するために使用されうる。さらに、
いくつかのＰｅｎｔｉｕｍプロセッサにおいて、バス・クロック・サイクル１に
おけるサブ・フェーズａ、サイクル２におけるサブ・フェーズｂ、およびサイク
ル３に関するターンアラウンド・サイクル（またはデッド・サイクル）を含む３
バス・クロック・サイクルで、要求が転送される。本発明の実施例に従って、単
一のバス・クロック・サイクルにおける要求のサブ・フェーズａおよびｂの両方
を転送または送信するために、ダブル・ポンプ信号モードがアドレス・バスにお
いて使用される。これは、要求フェーズの長さを、２バス・クロック・サイクル
に減らし、それはキャッシュ・ライン転送の長さに（２バス・クロック・サイク
ルにも）適合する。要求フェーズは、２バス・クロック・サイクルの長さを有し
、およびキャッシュ・ライン転送は２バス・クロック・サイクルを必要とするの
で、プロセッサ・バスのビート・レートまたはビート周波数は、一般的に、２バ
ス・クロック・サイクルであると考えられるかもしれない。

【００６７】 本発明の実施例に従って、バス・プロトコルは、連続したフェーズの開始の間
の待ち時間または遅延を、プロセッサ・バスに関する２バス・クロック・サイク
ルの新しいビート周波数により近く合うように調整するために、合わされ、また
は変更された。図７は、（仲裁、要求、スヌープおよび応答フェーズを含む）ト
ランザクション・フェーズの間の最小の待ち時間または遅延を示す図である。仲
裁（Ａｒｂ）、要求（Ｒｅｑ）、スヌープおよび応答（Ｒｅｓｐ）フェーズは、
二つのトランザクション（トランザクション１およびトランザクション２）に関
して示されている。数字は、フェーズ間の待ち時間または遅延を示すように表示
されている。第一の数字は、いくつかのＰｅｎｔｉｕｍプロセッサに実装されて
いるように、フェーズの開始の間の、バス・クロック・サイクルの最小数を示し
、（括弧の中の）第二の数字は、２バス・クロック・サイクルの新しいビート周
波数により近く合うように、バス・プロトコルが調整され、または合わせられた
後の、フェーズ間の新しい最小待ち時間を示す。数字が一つだけ表示されている
場合、これは、いくつかのＰｅｎｔｉｕｍプロセッサと本発明の実施例との間の
ように、フェーズ間の遅延または待ち時間の変化がないことを示す。

【００６８】 上述の通り、図７に記載されたフェーズ間の最小待ち時間は、通常２バス・ク
ロック・サイクルである。図７を参照すると、一つのトランザクション（例えば
、トランザクション１）に関する仲裁フェーズの開始と、要求フェーズの開始と
の間の最小待ち時間は、２バス・クロック・サイクルで変化しない。一つのトラ
ンザクションの、要求フェーズの開始からスヌープ・フェーズの開始までの最小
待ち時間は、４バス・クロック・サイクルから３サイクルに減らされている。ス
ヌープ・フェーズの開始から応答フェーズの開始まで間の最小待ち時間は、２バ
ス・クロック・サイクルで変化しない。要求フェーズの開始と、ターゲット・エ
ージェントがＴＲＤＹ＃信号をアサートすることができる時との間の最小待ち時
間は、３から２バス・クロック・サイクルへと減らされている。ＴＲＤＹ＃信号
のアサートから、応答フェーズの開始までの最小待ち時間は、２バス・クロック
・サイクルで変化しない。

【００６９】 さらに、連続したトランザクションの同じフェーズまたは対応するフェーズの
間の最小待ち時間は、２クロック・サイクルのビート周波数により近く合うよう
に変更されている。再度図７を参照すると、連続した仲裁フェーズの間の最小待
ち時間（例えば、トランザクション１の仲裁フェーズの開始と、トランザクショ
ン２の仲裁フェーズの開始との間の最小待ち時間）は、３バス・クロック・サイ
クルから２サイクルに減らされている。連続した要求フェーズの間の最小待ち時
間は、３バス・クロック・サイクルから２へと減らされている。連続したスヌー
プ・フェーズの間の最小待ち時間は、３バス・クロック・サイクルから２へと減
らされている。そして、連続した応答フェーズの間の最小待ち時間は、３バス・
クロック・サイクルから２へと減らされている。

【００７０】 フェーズの各々は、（待ち時間の減少が生じた）フェーズ間の待ち時間におけ
る減少の一因となった、フェーズに関するバス・プロトコルへの、いくつかの変
化または変更の簡単な説明とともに説明されるであろう。

【００７１】 要求しているエージェントがバスを所有していない時、トランザクションは、
要求しているエージェントがバス・オーナーになる仲裁フェーズで始まる。要求
しているエージェントがバス・オーナーになった後、トランザクションは要求フ
ェーズに入る。要求フェーズの第一のサブ・フェーズ（サブ・フェーズａ）にお
いて、ＡＤＳ＃信号（有効なアドレスを示す）が、スヌープおよびメモリ・アク
セスを開始するためのトランザクション・アドレスおよび十分な情報とともに送
られる。要求フェーズの第二のサブ・フェーズ（サブ・フェーズｂ）において、
バイト・イネーブル（どのデータ・バイトがデータ・ラインで供給されるかを示
す）、デファードＩＤ、トランザクション長、および他のトランザクション情報
を含む、要求に関する様々な補助的情報が、バス１１７へと送られる。第一のお
よび第二のサブ・フェーズは、１バス・クロック・サイクル中に送られる。その
結果、実施例に従って、要求情報（例えば、どれが多く、アドレス・バスを介し
て供給されるか）は、２Ｘデータ転送速度を有すると言われている。

【００７２】 実施例に従って、すべてのトランザクションはスヌープ・フェーズを有する。
スヌープ・フェーズからのスヌープ結果は、トランザクションのために送られた
アドレスが、あらゆるバス・エージェントのキャッシュにおける有効な、または
変更された（ダーティな）キャッシュ・ラインを参照するかどうかを示す。スヌ
ープ結果は、トランザクションが順番に完了するか、または可能性のある、順を
追わない完成のために遅らされるかもしれないか、ということも示す。エージェ
ントは、スヌープ停止（snoop stall）を用いて、スヌープ・フェーズを延ばす
ことによって、スヌープの準備ができていない場合、トランザクションを遅らせ
ることができる。

【００７３】 フェーズの各々が説明され、および（適用可能である場合）フェーズ間の待ち
時間を減らすために実行される差を強調している。

【００７４】 １）仲裁フェーズ：バス・エージェントがプロセッサ・バス１１７を所有する
まで、トランザクションは発行されることができない。トランザクションをプロ
セッサ１１７に送りたいエージェントが、もうバス１１７を有していない場合、
トランザクションは、このフェーズを有するだけでよい。実施例に従って、２ク
ラスのバス・エージェント：対称エージェントおよび優先エージェント（priori
ty agent）をサポートするバス仲裁プロトコルが供給される。バス１１７のプロ
セッサは通常、対称エージェントとして仲裁する。優先エージェント（例えば、
システム・インターフェース１１６）は通常、Ｉ／Ｏサブシステム（Ｉ／Ｏブリ
ッジ１２４またはＩ／Ｏエージェント）およびメモリ・サブシステム（メイン・
メモリ・サブシステム１２２に配置されたメモリ・エージェント）のために仲裁
する。

【００７５】 バス所有権に関して仲裁するために使用されうる例示的信号グループが以下に
示されている（ここで使用されるように、＃記号はアクティブ・ロー信号を示す
）。

【００７６】

【表２】 例示的仲裁信号

【００７７】 プロセッサ・バス１１７によって、複数のエージェントが、同時にバス１１７
に関して仲裁することができる。対称エージェントは、ラウンド・ロビン循環優
先体系（round robin rotating priority scheme）に基づいて、バス１１７に関
して仲裁する。前記仲裁体系は、すべての対称エージェントに関する要求フェー
ズへの公正なアクセスを保証する。各対称エージェントは、リセットに割り当て
られた独自のエージェントＩＤ（例えば、エージェント０，１，２，３）を有し
、循環する順番（circular order）で仲裁が生じる。リセットの後、エージェン
ト０は最高の優先順位を有し、その後にエージェント１、２、および３が続く。
各対称エージェントは、最も最近のバス・オーナーの対称エージェントＩＤを反
映する共通循環ＩＤを維持する。すべての仲裁イベントにおいて、最高の優先順
位を有する対称エージェントは、オーナーになり、バスの使用を妨げる、より高
い優先順位の他のアクションが他にない場合、要求フェーズに入ってもよい。優
先エージェントは、対称オーナーよりも優先順位が高い。

【００７８】 対称エージェントは、そのＢＲＥＱｎ＃信号をアサートすることによって、バ
スを要求する。ＢＲＥＱ［３：０］でサンプリングされた値および最後の対称バ
ス・オーナーに基づいて、すべてのエージェントは同時に次の対称バス・オーナ
ーを決定することができる。優先エージェントは、ＢＰＲＩ＃をアサートするこ
とによってバスを要求し、それは、ＢＰＲＩ＃がインアクティブでサンプリング
されるまで、別のロックされていないバス・トランザクションを発行する他の対
称エージェントがないので、一時的に仲裁体系に優先する。優先エージェントは
、常に次のバス・オーナーである。さらなるトランザクションがバス（通常は、
バッファ等のシステム・リソースが満たされ、他のトランザクションに対処でき
ない時に使用される）に発行されるのを阻止するために、ＢＮＲ＃信号は、あら
ゆるバス・エージェントによってアサートされうる。ＬＯＣＫ＃信号のアサート
は、バス・エージェントが、介入されてはならないバス・トランザクションのア
トミック・シーケンス（atomic sequence）を実行していることを示す。

【００７９】 優先エージェントは、その最後の要求を生成するのと同じサイクルで、ＢＰＲ
Ｉ＃をディアサートし、バス所有権を解放することができる。いくつかのＰｅｎ
ｔｉｕｍプロセッサにおいて、ＢＰＲＩ＃信号がアサートされた後、ＢＰＲＩ＃
信号は、最小の２バス・クロック・サイクルでディアサートされなければならな
い。これは、（いくつかのＰｅｎｔｉｕｍプロセッサにおける）古い３バス・ク
ロック・サイクル速度に匹敵し、対称エージェントと優先エージェントの均衡が
取れたアクセスをバスに供給した。実施例に従って、プロトコルは、アサートさ
れた後に、最小の１バス・クロック・サイクルのみで、ＢＰＲＩ＃信号がディア
サートされることを求めるように変更された。この現在の実施例における変更は
、２バス・クロック・サイクル・ビート・レート、アサートのための１バス・ク
ロック・サイクル、およびディアサートのための１サイクルをサポートする。

【００８０】 上述の通り、ＢＮＲ＃信号は、例えば、エージェントが別のトランザクション
をサポートするための十分なリソースを有しない時、さらなる要求を遅らせるた
めに使用されうる。実施例に従って、要求停止（request stall）プロトコルが
実行され、３つの状態に基づいて決定される： １）フリー：この状態において、エージェントの、要求を発行する能力は
、ＢＮＲ＃要求停止プロトコルによっては制約されないが、それのバスの所有権
によって、および要求速度によってのみ制約される。いくつかのＰｅｎｔｉｕｍ
プロセッサにおいて、フリー状態でのＢＮＲ＃サンプリング点は、ＡＤＳ＃がア
サートでサンプリングされた後、３クロック・サイクルで生じる。実施例に従っ
て、ＢＮＲ＃サンプリング点は、ＡＤＳ＃信号がアサートでサンプリングされた
後、（３よりもむしろ）２クロック・サイクルで生じるように調整された。エー
ジェントが、フリー状態で新しい要求生成を停止するつもりである時、エージェ
ントは、ＡＤＳ＃からの有効なＢＮＲ＃サンプリング点の前に、クロック・サイ
クルでＢＮＲ＃をアクティブにする。次のクロック・サイクルでは、すべてのエ
ージェントが、ＢＮＲ＃サンプリング点でのアクティブなＢＮＲ＃を観察し、お
よび停止した状態へ移行する。

【００８１】 ２）スロットル（throttled）：エージェントは、バスの所有権を有し、
最大ＡＤＳ＃要求速度が維持されると、この状態で一つの要求を発行してもよい
。ＢＮＲ＃サンプリング点は、スロットル状態の第一のクロック・サイクルにあ
る。スロットル状態にある時、ＢＮＲ＃がＢＮＲ＃サンプリング点において、ア
クティブでサンプリングされる場合、状態は、停止状態に移行する。ＢＮＲ＃は
、ＢＮＲ＃サンプリング点において、インアクティブでサンプリングされる場合
、状態はフリー状態に移行する。

【００８２】 ３）停止（stalled）：この状態においては、ＢＮＲ＃サンプリング点で
サンプリングされたＢＮＲ＃が、インアクティブになるまで、エージェントは要
求を発行してはならない。停止状態に入り、ＢＮＲ＃と同じ長さの、一つおきの
続きのクロック・サイクルが、そのサンプリング点においてアクティブでサンプ
リングされる時、ＢＮＲ＃サンプリング点は、バス・クロック・サイクルで始ま
る。要求停止状態は常に、リセット・イベント（ＩＮＩＴ＃またはＲＥＳＥＴ＃
のいずれか）の後、停止状態に初期化される。エージェントは、２クロック・サ
イクルごとに（有効サンプリング点の前に）ＢＮＲ＃をアサートすることによっ
て、停止状態を延長することができる。ＢＮＲ＃が、停止状態で、アクティブと
してサンプリングされない場合、要求停止状態は、スロットル状態に移行する。

【００８３】 そのため、アサートされた後に、（２よりもむしろ）最小の１バス・クロック
・サイクルだけ、ＢＰＲＩ＃信号がディアサートされるよう要求し、および ＡＤＳ＃信号がアサートでサンプリングされた後、（３よりもむしろ）２クロッ
ク・サイクルで生じるように、フリー状態におけるＢＮＲ＃サンプリング点を調
整することは、連続した仲裁フェーズの開始の間の最小待ち時間を、３バス・ク
ロック・サイクルから２バス・クロック・サイクルへ減らす。

【００８４】 ２）要求フェーズ：要求フェーズは、トランザクションが実際にバスに発行
され、または送られるフェーズである。実施例に従って、要求フェーズは、持続
期間が１共通バス・クロック・サイクルである。要求フェーズは、サブ・フェー
ズａ（要求フェーズの第一の半分の間）およびサブ・フェーズｂ（要求フェーズ
の第二のサブ・フェーズの間）を含む、二つのサブ・フェーズを含む。要求情報
は、要求フェーズの間に送信され、トランザクション・アドレスを含む。要求フ
ェーズは、ＡＤＳ＃信号、アドレス・ストロボ信号のアサートで始まる。ここに
要求を送信するために使用されうる信号の例示的グループがある。

【００８５】

【表３】 例示的要求信号 注記： ａ．これらの信号は、要求フェーズの第一のサブ・フェーズ（サブ・フェーズ
ａ）中に表示されたピンで送られる。 ｂ．これらの信号は、要求フェーズの第二のサブ・フェーズ（サブ・フェーズ
ｂ）中に送られる。

【００８６】 このように、トランザクション・アドレスは、Ａａ［３５：３］で送信され（
この場合“Ａ”は、アドレス・ラインまたはアドレス・バス２０４を示し、“ａ
”は、サブ・フェーズａ中に送信される信号を示す）、トランザクションを記述
する追加情報（例えば、バイト・イネーブル、属性、拡張機能）は、Ａｂ［３５
：３］で送信される（“ｂ”は、サブ・フェーズｂ中に、アドレス・ラインを介
して、追加情報が送信されることを示す）。ＡＤＳ＃のアサートは、要求フェー
ズの開始を定義する。ＡＤＳＴＢ［１：０］＃は、好ましくは、ＡＤＳ＃がアサ
ートされるバス・クロック・サイクルごとに一回トグルし、他のサイクルではし
ない。ＲＥＱａ［４：０］＃およびＲＥＱｂ［４：０］＃は、トランザクション
・タイプを識別する。

【００８７】 実施例に従って、要求は、プロセッサ・バスへと送られうる： １）所有権観察の後のクロック・サイクル；および ２）前のトランザクションのためのＡＤＳ＃アサートから、２以上のクロッ
ク後；および ３）ＢＮＲ＃がインアクティブであると観察される、および ４）ＬＯＣＫ＃は、このエージェントによって起動されない場合、インアク
ティブであると観察される。

【００８８】 いくつかのＰｅｎｔｉｕｍプロセッサは、要求がプロセッサ・バスに送られう
る前に、前のトランザクションのＡＤＳ＃のアサートの後、３クロック・サイク
ルの最小の遅延を必要とした。連続したトランザクションの要求フェーズの間の
最小待ち時間を、３クロック・サイクルから２クロック・サイクルへと減らすた
めに、エージェントは、実施例に従って、前のトランザクションのＡＤＳ＃信号
のアサートの後、２バス・クロック・サイクルだけ後に、バスへ要求を送っても
よい。上述の通り、ＡＤＳ＃信号は、要求フェーズの開始を識別し、および要求
のサブ・フェーズａが、プロセッサ・バスへ送られており、（アドレス・バスを
介して供給される）アドレスおよび（ＲＥＱ＃［４：０］ラインを介して供給さ
れる）要求を含むことを示す。

【００８９】 ３）スヌープ・フェーズ：実施例に従って、プロセッサ・バスは、複数のキ
ャッシング・エージェントに関するキャッシュ・コヒーレンシーをサポートする
。コヒーレンシーン（すなわちデータ一貫性）は、複数のレベルのキャッシュな
らびにメモリおよび複数のキャッシング・エージェントを伴うシステムまたはコ
ンピュータが、好ましくは陳腐な（stale）（または正しくない）データを読み
取るエージェントがなく、必要に応じてアクションが直列にされうる共有メモリ
・モデルを与えることを確証する。ラインは、キャッシング・エージェントにお
けるキャッシングのユニットである。実施例に従って、キャッシュ・ラインは６
４バイトであるが、他のサイズのキャッシュ・ラインを使用することができる。

【００９０】 キャッシュ・プロトコルは、状態とラインとを関連付け、および状態移行を支
配する規則を定義する。各ラインは、各キャッシュに一つの状態を有する。実施
例に従って、４のライン状態があり、以下のものを含む：Ｍ（Ｍｏｄｉｆｉｅｄ
）は、ラインがこのキャッシュにあり、およびメモリにおけるよりも、より最近
のラインの値を含み、および前記ラインはすべての他のエージェントでは無効で
あることを示す；Ｅ（Ｅｘｃｌｕｓｉｖｅ）は、ラインがこのキャッシュにあり
、およびメモリと同じ値であり、およびすべての他のエージェントにおいて無効
であることを示す；Ｓ（Ｓｈａｒｅｄ）は、ラインがこのキャッシュにあり、メ
モリと同じ値を含み、および他のエージェントにあるかもしれないことを示す；
およびＩ（Ｉｎｖａｌｉｄ）は、ラインがこのキャッシュにはなく、他のキャッ
シュまたはエージェントから取ってこられるべきであることを示す。

【００９１】 スヌープ・フェーズは、キャッシュ・コヒーレンシーが強化されるフェーズで
ある。以下の内容は、スヌープ・フェーズ中に使用されうるスヌープ信号の例示
的リストである：

【００９２】

【表４】 例示的スヌープ信号

【００９３】 スヌープ・フェーズにおいて、すべてのキャッシング・エージェントは、自ら
のスヌープ結果を送り、およびキャッシュ・コヒーレンシー分解（cache cohere
ncy resolution）に参加する。前記エージェントは、それ自身のものではない、
ほぼすべてのメモリ・トランザクションに関する内部スヌープ結果を生成する。
すべてのキャッシング・エージェント（スヌープ・エージェント）は、ＨＩＴ＃
およびＨＩＴＭ＃信号を用いて、このフェーズにおいてバスへと自らのスヌープ
結果を送る。要求されたデータを含むキャッシュ・ラインのコピーが、このイン
ターフェースにおける他のエージェントのキャッシュに存在することを示すため
に、ＨＩＴ＃は、スヌープ・フェーズ中にアサートされる。要求されたデータを
含むキャッシュ・ラインの変更されたコピーが、このインターフェースにおける
他のエージェントのキャッシュに存在することを示すために、ＨＩＴＭ＃が、ス
ヌープ・フェーズ中にアサートされる。ＨＩＴ＃およびＨＩＴＭ＃が、同時に、
スヌープ・フェーズ中にエージェントによってアサートされる場合、スヌープ停
止が生じ、現在のスヌープ・フェーズは延長されるであろう。ＤＥＦＥＲ＃は、
現在のトランザクションが完了することを保証されないことを示すために、スヌ
ープ・フェーズ中にアサートされる。

【００９４】 いくつかのＰｅｎｔｉｕｍプロセッサにおいて、スヌープ結果は、ＡＤＳ＃信
号がアサートされた後、４クロック・サイクルで、および前のトランザクション
のスヌープ・フェーズから、少なくとも３クロック・サイクルで送られる。しか
しながら、実施例に従って、これらの最小待ち時間は、プロセッサ・バスの新し
いビート周波数により近く合うように変更された。実施例に従って、スヌープ結
果は、ＡＤＳ＃がアサートされた後、３クロック・サイクルで（すなわち、要求
フェーズの開始の後、３バス・クロック・サイクル）、および前のトランザクシ
ョンのスヌープ・フェーズの後、少なくとも２クロック・サイクルで（すなわち
、スヌープ結果が、前のトランザクションに関して、バスへと送られた後、少な
くとも２クロック・サイクルで）、送られうる。ＨＩＴ＃／ＨＩＴＭ＃／ＤＥＦ
ＥＲ＃信号（スヌープ結果）に関する最大起動速度は、３バス・クロック・サイ
クルごとに１回から、２バス・クロック・サイクルごとに一回へと変更された。
要求フェーズの終わり（サブ・フェーズＢ）からスヌープ・フェーズまでの待ち
時間は、要求フェーズが１サイクル短くなったので、同じままであることが注目
される。

【００９５】 ４）応答フェーズ：このフェーズでは、応答エージェントは、プロセッサ・
バスへ、トランザクション応答を送る。要求フェーズにおいて始められた要求は
、すべてのバス・エージェントによって維持されている順番通りの待ち行列に入
る。応答しているエージェントは、順番通りの待ち行列の一番上にあるトランザ
クションを完了させることを担当するエージェントである。応答しているエージ
ェントは、要求フェーズ中に、トランザクションによってアドレス指定された装
置またはエージェントである。応答フェーズにおいて使用されうる信号の例示的
グループが下に示されている：

【００９６】

【表５】 例示的応答信号

【００９７】 トランザクション応答は、ＲＳ［２：０］＃信号でコード化される。可能性の
ある応答の例は：通常データ応答（応答しているエージェントは、応答とともに
、リード・データを転送することを求められる）、リトライ応答（retry respon
se）（ＤＥＦＥＲ＃がスヌープ・フェーズ中にアサートされる時、トランザクシ
ョンが再試行されなければならないことを示す）、デファード応答（応答エージ
ェントまたは応答しているエージェントは、デファード応答トランザクションを
用いて、将来、トランザクションを完了させることを約束する）、ノー・データ
応答（アドレス指定されたエージェントによって戻されるデータはない）等を含
む。ＴＲＤＹ＃は、ライトまたはライトバック・データ等を受け入れる準備がで
きていることを示すために、応答しているエージェントによってアサートされる
。ＲＳＰ＃信号は、ＲＳ信号のためにパリティ（parity）を供給する。

【００９８】 いくつかのＰｅｎｔｉｕｍプロセッサにおいて、応答は、前のトランザクショ
ンの応答フェーズの後、最小の３バス・クロック・サイクルの後に送られうる。
実施例に従って、連続したトランザクションの応答フェーズ間の、この最小待ち
時間は、プロセッサ・バスの新しいビート周波数により近く合うように調整され
た。実施例に従って、応答は、前のトランザクションの応答の後、最小の２バス
・クロック・サイクル後に送られうる。この最小待ち時間は通常、この待ち時間
を延長するかもしれない他の制約を受ける。要求信号のために使用されるダブル
・ポンプ信号モードによって、（いくつかのＰｅｎｔｉｕｍプロセッサに関する
、３バス・クロック・サイクルごとに１回と比較して）２バス・クロック・サイ
クルごとに一回、応答が送られうる。

【００９９】 要求開始トランザクション（request initiated transaction）は、要求エー
ジェントが転送すべきライト・データを有しているトランザクションである。ア
ドレス指定されたエージェントは、ライト・オペレーションを実行するつもりで
ある要求エージェントからデータを受信する能力を示すために、ＴＲＤＹ＃をア
サートする。いくつかのＰｅｎｔｉｕｍプロセッサにおいて、ＴＲＤＹ＃信号は
、同じトランザクションに関するＡＤＳ＃信号のアサートの後、最小の３バス・
クロック・サイクルの後にアサートされうる。通常、この待ち時間を延ばしうる
他の制約がある。この待ち時間は、プロセッサ・バスの新しいビート周波数によ
り近く合うように、変更された。実施例に従って、アドレス指定されたエージェ
ントは、同じトランザクションに関するＡＤＳ＃信号のアサートの後、最小の２
バス・クロック・サイクルの後に、ＴＲＤＹ＃信号をアサートすることができる
。要求フェーズの終わりからＴＲＤＹ＃までの待ち時間は、変わらないままであ
る。

【０１００】 ５）データ（転送）フェーズ：データ・フェーズ中、データは、プロセッサ
・バス１１７を介して、異なるバス・エージェントの間で転送される。要求フェ
ーズに基づいて、トランザクションは、“要求開始（request-initiated）”（
ライト）データ転送、“応答開始（response-initiated）”（リード）データ転
送、またはノー・データ転送のいずれかを含む。データ・フェーズは、１つのト
ランザクションに関する要求フェーズと重複するかもしれない。

【０１０１】 データ・フェーズにおいて使用されうる信号の例示的リストが以下に示されて
いる：

【表６】 例示的データ信号

【０１０２】 ＤＲＤＹ＃は、有効なデータがバス１１７に配置され、およびラッチされなけ
ればならないことを示す。データ・バス・オーナーは、有効データが転送される
べき各バス・クロック・サイクルに関して、ＤＲＤＹ＃をアサートする。ＤＲＤ
Ｙ＃は、データ・フェーズにおいて、待ち状態を挿入するために、ディアサート
されうる。ＤＢＳＹ＃は、第一のＤＲＤＹ＃アサートの前、および複数のバス・
クロック・データ転送に関するその後のＤＲＤＹ＃アサートの間に、データ・バ
スを保持するために使用されうる。ＤＩＮＶ［３：０］＃は、データ・ソースに
よってデータ・ビットが反転されたことを示すために使用される。

【０１０３】 データ・バス２０６（図２）のデータ信号Ｄ［６３：０］＃は、バス・エージ
ェント間に６４ビット・データ・パスを供給する。Ｉ／ＯリードおよびＩ／Ｏラ
イト・トランザクションを含む、部分的転送のために、バイト・イネーブル信号
（ＢＥ［７：０］＃）は、データ・バスのどのバイトが有効データを含むかを決
定する。ＤＰ信号は、データ信号のためにパリティを供給するために使用されう
る。

【０１０４】 実施例に従って、単一のバス・クロック・サイクルで４つの８バイト・データ
・エレメントを送信するために、データ信号Ｄ［６３：０］＃が使用される、ク
アド・ポンプ（すなわち４Ｘ）ソース同期ラッチ・プロトコルを使用して、デー
タが転送されてもよい。（バースト・オーダーで）最初の８バイトは、バス・ク
ロックの最初の４分の１で送信され、バス・クロックの第二の４分の１において
第二の８バイト・エレメントが送信され、バス・クロックの第三の４分の１にお
いて第三の８バイト・エレメントが送信され、バス・クロックの第四の４分の１
において、第四の８バイト・エレメントが送信される。転送されるべきデータが
、１乃至８バイト長である場合、前記データはバス・クロックの最初の４分の１
で転送されることができ、データが９乃至１６バイト長である場合は、データは
、バス・クロックの最初の二つの４分の１で転送されうる。

【０１０５】 本発明のいくかの実施例は、ここでは特定的に示され、および／または説明さ
れている。しかしながら、本発明の変更および変形が、本発明の精神および意図
された範囲から逸脱することなく、上述の教示によって、および添付の特許請求
の範囲による範囲内に網羅されることが理解されるであろう。

【図面の簡単な説明】

【図１】 図１は、本発明の例示的実施例に従った、コンピュータを示すブロック図であ
る。

【図２】 図２は、例示的実施例に従ったプロセッサ・バスを示す図である。

【図３】 図３は、実施例に従って、二つの例示的トランザクションに関する、例示的バ
ス・トランザクション・フェーズ関係を示すタイミング図（timing diagram）で
ある。

【図４】 図４は、実施例に従った、共通クロック信号モードの例示的なオペレーション
を説明する例示的タイミング図である。

【図５】 図５は、実施例に従った、例示的クアド・ポンプ信号モードのオペレーション
を示すタイミング図である。

【図６】 図６は、実施例に従った、例示的ダブル・ポンプ信号モードのオペレーション
を示すタイミング図である。

【図７】 図７は、トランザクション・フェーズの間の最小待ち時間または遅延を示す図
である。

【図８】 図８は、実施例に従った、エージェント間の情報の転送のための装置のブロッ
ク図である。

【図９】 図９は、他の実施例に従った、エージェント間の情報の転送のための装置のブ
ロック図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ， ＺＷ (72)発明者 パウロウスキー スティーブン エス アメリカ合衆国 オレゴン州 97007 ビ ーヴァートン サウスウェスト ワンハン ドレッドアンドフィフティーエイス アヴ ェニュー 6624 (72)発明者 ヒル デイヴィッド エル アメリカ合衆国 オレゴン州 97113 コ ーネリアス サウスウェスト ゴッダード ロード 37000 (72)発明者 パーカー ドナルド ディー アメリカ合衆国 オレゴン州 97006− 7225 ビーヴァートン ノースウェスト サマセット ドライヴ 16170 Ｆターム(参考） 5B061 FF01 GG02 RR03 【要約の続き】 立ち下がりエッジのいずれか）を用いることによって、 向上されうる。

Claims (25)

【特許請求の範囲】
1. 【請求項１】 マルチドロップ・バスを介して、ドライビング・エージェン
   トから、一つ以上の受信エージェントに情報を送信する方法であって： 共通バス・クロックを、前記ドライビング・エージェントおよび前記一つ以上
   の受信エージェントの両方に供給するステップと； 前記ドライビング・エージェントから前記一つ以上の受信エージェントに、バ
   ス・トランザクションを発行するステップであって： 前記ドライビング・エージェントは、要求のための複数の情報エレメントを
   、前記バス・クロックの周波数の倍数である速度で、アドレス・バスへと送り； 前記ドライビング・エージェントは、いつ、前記一つ以上の受信エージェン
   トが、前記アドレス・バスで送られた前記情報エレメントをサンプリングするべ
   きかを識別するための、第一のストロボ信号を起動させる前記ステップと；およ
   び 前記ドライビング・エージェントから、前記一つ以上の受信バスにデータを転
   送するステップであって： 前記ドライビング・エージェントは、複数の情報エレメントを、前記バス・
   クロックの周波数の異なる倍数である速度で、データ・バスへ送り；および 前記ドライビング・エージェントは、いつ、前記一つ以上の受信エージェン
   トが、前記データ・バスに送られた前記情報エレメントをサンプリングするべき
   かを識別するための第二のストロボを起動することを含む前記ステップと を具備する前記方法。
2. 【請求項２】 請求項１に記載の方法であって、前記ドライビング・エージ
   ェントが、要求のための複数の情報エレメントをアドレスに送ることは、前記ド
   ライビング・エージェントが、前記バス・クロックの周波数の少なくとも２倍で
   ある速度で、要求のための少なくとも二つの情報エレメントをアドレス・バスに
   送ることを含むことを特徴とする、前記方法。
3. 【請求項３】 請求項２に記載の方法であって、前記ドライビング・エージ
   ェントが、要求のための複数の情報エレメントをアドレスに送ることは、前記ド
   ライビング・エージェントが、前記バス・クロックの周波数の２倍である速度で
   、要求のための二つの情報エレメントをアドレス・バスに送ることを含むことを
   特徴とする、前記方法。
4. 【請求項４】 請求項３に記載の方法であって、前記ドライビング・エージ
   ェントが、複数の情報エレメントをデータ・バスに送ることは、前記ドライビン
   グ・エージェントが、前記バス・クロックの周波数の少なくとも４倍である速度
   で、少なくとも４つの情報エレメントをデータ・バスに送ることを含むことを特
   徴とする、前記方法。
5. 【請求項５】 請求項４に記載の方法であって、前記ドライビング・エージ
   ェントが、複数の情報エレメントをデータ・バスに送ることは、前記ドライビン
   グ・エージェントが、前記バス・クロックの周波数の４倍である速度で、４つの
   情報エレメントをデータ・バスに送ることを含むことを特徴とする、前記方法。
6. 【請求項６】 請求項１に記載の方法であって、前記ドライビング・エージ
   ェントが第二のストロボを起動させることは、いつ前記受信エージェントが前記
   データ・バスに送られた前記情報エレメントをサンプリングするべきかを識別す
   るためのフェーズ・ストロボのうち少なくとも二つを、前記ドライビング・エー
   ジェントが起動することを含むことを特徴とする、前記方法。
7. 【請求項７】 請求項６に記載の方法であって、いつ、前記受信エージェン
   トが、前記データ・バスに送られた前記情報エレメントをサンプリングすべきか
   を識別するために、一種類のみの前記ストロボのエッジが使用されることを特徴
   とする、前記方法。
8. 【請求項８】 異なる種類の信号のための二つの信号モードでバスを操作す
   る方法であって、前記バスは、すべてのバス・エージェント、マルチドロップ双
   方向アドレス・バス、およびマルチドロップ双方向データ・バスに供給される共
   通バス・クロックを含み、前記信号モードは： 前記バス・クロックの周波数と実質的に同じである速度で、信号が前記バスに
   送られる共通クロック信号モードであって、前記バス・クロックは、前記共通ク
   ロック信号モードで送られる前記情報エレメントをサンプリングするための点を
   識別する、前記共通クロック信号モードと；および 前記バス・クロックの周波数の倍数である速度で、情報エレメントが、前記ア
   ドレス・バスまたは前記データ・バスのうち、少なくとも一つへ、ドライビング
   ・エージェントによって送られうる、および一つ以上のストロボ信号が、マルチ
   ポンプ信号モード（multi pumped signaling mode）で送られる前記情報エレメ
   ントのためのサンプリング点を識別するために、前記ドライビング・エージェン
   トによって起動される、マルチポンプ信号モードと を具備する前記方法。
9. 【請求項９】 請求項８に記載の方法であって、一種類のみの、前記一つ以
   上のストロボ信号のエッジが、前記情報エレメントのためのサンプリング点を識
   別するために使用されることを特徴とする、前記方法。
10. 【請求項１０】 請求項８に記載の方法であって、前記一つ以上のストロボ
    信号は、複数のストロボ信号を具備し、前記複数のストロボ信号は、同期せずに
    、または互い違いの配列で起動されることを特徴とする、前記方法。
11. 【請求項１１】 請求項８に記載の方法であって、前記一つ以上のストロボ
    信号は、実質的に前記情報エレメントの各々に中心があるサンプリング点を識別
    するためのものであることを特徴とする、前記方法。
12. 【請求項１２】 バス・バランス（bus balancing）の方法であって： 第一の最小待ち時間で実行されうる、バスを介したトランザクションのデータ
    転送部分を供給するステップと； 第二の最小待ち時間で実行されうる、バス・トランザクションの要求部分を供
    給するステップと； 連続するバスの対応するフェーズの開始の間の最小待ち時間を、前記第一およ
    び第二の最小待ち時間のうちの一つ以上に、実質的に合わせるステップと； を具備する前記方法。
13. 【請求項１３】 請求項１２に記載の方法であって、前記第一および第二の
    待ち時間は、実質的に等しいことを特徴とする、前記方法。
14. 【請求項１４】 複数のバス・エージェントに接続されたバスであって： 共通バス・クロック、アドレス・ストロボ信号、およびデータ・ストロボ信号
    を含む、複数のコントロール信号を供給するための、マルチドロップ双方向コン
    トロール・バスと； ドライビング・エージェントに、前記バス・クロックの周波数の倍数である周
    波数で、前記データ・バスへ情報エレメントを送らせるための、マルチドロップ
    双方向データ・バスと；および ドライビング・エージェントに、前記バス・クロックの周波数の倍数である周
    波数で、前記アドレス・バスへ情報エレメントを送らせるための、マルチドロッ
    プ双方向アドレス・バスとを具備し； 前記ドライビング・エージェントは、前記データ・バスへと送られた前記情報
    エレメントをサンプリングするための点を識別するための前記データ・ストロボ
    信号を起動させ；および 前記ドライビング・エージェントは、前記アドレス・バスへと送られた前記情
    報エレメントをサンプリングするための点を識別するための前記アドレス・スト
    ロボ信号を起動させること を特徴とする、前記バス。
15. 【請求項１５】 情報を転送するための装置であって： 複数のエージェントであって、前記エージェントの少なくとも一つは、ドライ
    ビング・エージェントとして動作する、前記複数のエージェントと； 前記エージェントに接続されたマルチドロップ双方向バスであって、前記バス
    は、コントロール・バス、アドレス・バス、およびデータ・バスを含み、前記コ
    ントロール・バスは、すべてのエージェント、アドレス・ストロボ信号ライン、
    および複数のデータ・ストロボ信号ラインに、共通バス・クロックを供給するた
    めの共通バス・クロック・ラインを含む、前記マルチドロップ双方向バスと； を具備し、 ドライビング・エージェントは、要求の情報エレメントが、前記バス・クロッ
    クの周波数の倍数である速度で送信され、および前記ドライビング・エージェン
    トが、前記アドレス・バスへ送られた前記情報エレメントのためのサンプリング
    点を識別するために、前記アドレス・ストロボ信号ラインでアドレス・ストロボ
    信号を一時的に起動させることができる、マルチ・ポンプ信号モードを用いて、
    前記アドレス・バスに前記要求を送ることができ；および ドライビング・エージェントは、データ・エレメントが、前記バス・クロック
    の前記周波数の倍数である速度で、前記データ・バスへドライビング・エージェ
    ントによって送られ、および前記ドライビング・エージェントが、前記データ・
    エレメントをサンプリングするためのサンプリング点を識別するために、複数の
    データ・ストロボ信号ラインへ、互い違いの、またはオフセットの配列で前記複
    数のデータ・ストロボ信号を一時的に起動させることもできる、マルチポンプ信
    号モードを用いて、データを転送することができる ことを特徴とする、前記装置。
16. 【請求項１６】 請求項１５に記載の装置であって、前記データ・ストロボ
    信号の一つだけのエッジが、前記データ・エレメントをサンプリングするための
    サンプリング点を識別するために使用されることを特徴とする、前記装置。
17. 【請求項１７】 請求項１６に記載の装置であって、前記データ・エレメン
    トのためのサンプリング点を識別するための前記データ・ストロボ信号の前記一
    つのエッジは、前記データ・ストロボ信号の立ち上がりエッジのみを含むことを
    特徴とする、前記装置。
18. 【請求項１８】 請求項１６に記載の装置であって、前記データ・エレメン
    トのためのサンプリング点を識別するための前記データ・ストロボ信号の前記一
    つのエッジは、前記データ・ストロボ信号の立ち下りエッジのみを含むことを特
    徴とする、前記装置。
19. 【請求項１９】 情報を転送するための装置であって： 複数のエージェントであって、前記エージェントの少なくとも一つは、ドライ
    ビング・エージェントとして動作する、前記複数のエージェントと； 前記エージェントに接続された双方向バスであって、前記エージェントは、前
    記バスを通してバス・トランザクションを実行し、各トランザクションは、仲裁
    フェーズ、要求フェーズ、スヌープ・フェーズ、応答フェーズ、およびデータ転
    送フェーズのうち、少なくともいくつかを含む複数のフェーズを具備し、前記バ
    スは： コントロール・バスであって、すべてのエージェント、アドレス・ストロボ
    信号ライン、および複数のデータ・ストロボ信号ラインに、共通バス・クロック
    を供給するための共通バス・クロック・ラインを含む前記コントロール・バスと
    ； 前記バス・クロックの前記周波数の少なくとも２倍である速度で、要求フェ
    ーズのための情報エレメントを転送するためのアドレス・バスと； 前記バス・クロックの前記周波数の少なくとも４倍である速度で、データ転
    送フェーズにおけるデータ・エレメントを転送するためのデータ・バスと； を含む前記双方向バスとを具備し、 連続したバス・トランザクションのための対応するフェーズの開始の間の最小
    待ち時間は、前記フェーズの少なくとも一つに関する２バス・クロック・サイク
    ルであることを特徴とする、前記装置。
20. 【請求項２０】 請求項１９に記載の装置であって： 連続したトランザクションの仲裁フェーズの開始の間の前記最小の待ち時間は
    、２バス・クロック・サイクルであり； 連続したトランザクションの要求フェーズの開始の間の前記最小の待ち時間は
    、２バス・クロック・サイクルであり； 連続したトランザクションのスヌープ・フェーズの開始の間の前記最小の待ち時
    間は、２バス・クロック・サイクルであり； 連続したトランザクションの応答フェーズの開始の間の前記最小の待ち時間は、
    ２バス・クロック・サイクルである ことを特徴とする、前記装置。
21. 【請求項２１】 請求項１９に記載の装置であって、要求フェーズの開始と
    、スヌープ・フェーズの開始との間の最小待ち時間は、３バス・クロック・サイ
    クルであることを特徴とする、前記装置。
22. 【請求項２２】 請求項１９に記載の装置であって、要求フェーズの開始と
    、ターゲットとなる、またはアドレス指定されるエージェントが、データを受け
    る準備ができていることを示す信号を送ることができる時との間の最小の待ち時
    間は、２バス・クロック・サイクルであることを特徴とする、前記装置。
23. 【請求項２３】 情報を転送するための装置であって： 複数のエージェントであって、その少なくとも一つはドライビング・エージェ
    ントとして動作する前記複数のエージェントと； 前記エージェントに接続された双方向マルチドロップ・バスであって、前記バ
    スは、コントロール・バス、アドレス・バス、およびデータ・バスを含み、前記
    コントロール・バスは、すべてのエージェントに共通バス・クロックを供給する
    ためのバス・クロック・ラインと、および複数のデータ・ストロボ信号ラインと
    を含む前記双方向マルチドロップ・バスと を具備し、 ドライビング・エージェントは、データ・エレメントが、前記バス・クロック
    の前記周波数の少なくとも４倍である速度で、前記データ・バスに、ドライビン
    グ・エージェントによって送られ、および前記ドライビング・エージェントが、
    前記データ・エレメントをサンプリングするためのサンプリング点を識別するた
    めに、前記複数のデータ・ストロボ信号ラインに、互い違いの、またはオフセッ
    トの配列で、複数のデータ・ストロボ信号を一時的に起動することもできるマル
    チ・ポンプ信号モードを用いて、データを転送するためのものであることを特徴
    とする、前記装置。
24. 【請求項２４】 情報を転送するための装置であって： 複数のエージェントであって、その少なくとも一つはドライビング・エージェ
    ントとして動作する前記エージェントと； 前記エージェントに接続されたバスであって、前記バスは、コントロール・バ
    ス、アドレス・バス、およびデータ・バスを含み、前記コントロール・バスは、
    すべてのエージェントに共通バス・クロックを供給するための共通バス・クロッ
    ク・ラインを含み、前記コントロール・バスは、アドレス・ストロボ信号ライン
    および複数のデータ・ストロボ信号ラインも含む前記バスと； を具備し、 バス・トランザクションは、前記バスを介してエージェントの間で実行される
    ことができ、各バス・トランザクションは、仲裁フェーズ、要求フェーズ、スヌ
    ープ・フェーズ、応答フェーズおよびデータ転送フェーズのうち、少なくともい
    くつかを含む複数のフェーズを具備し； ドライビング・エージェントは、前記要求フェーズの情報エレメントが、前記
    共通バス・クロックの前記周波数の少なくとも２倍である速度で送られ、および
    前記ドライビング・エージェントが、前記アドレス・バスに送られた前記情報エ
    レメントのためのサンプリング点を識別するために、前記アドレス・ストロボ信
    号ラインでアドレス・ストロボ信号を一時的に起動させることができるマルチ・
    ポンプ信号モードを用いて、前記アドレス・バスへ要求を送ることができ； ドライビング・エージェントは、データ・エレメントが、前記バス・クロック
    の前記周波数の少なくとも４倍である速度で、前記データ・バスへ、ドライビン
    グ・エージェントによって送られ、および前記ドライビング・エージェントが、
    前記データ・エレメントのサンプリングをするためのサンプリング点を識別する
    ために、前記複数のデータ・ストロボ信号ラインに、互い違いに、またはオフセ
    ット配列で、複数のデータ・ストロボ信号を一時的に起動させることができる、
    マルチ・ポンプ信号モードを用いて、データ転送フェーズ中に、データを転送す
    ることができ；および 連続したバス・トランザクションのための対応するフェーズの開始の間の最小
    待ち時間は、前記フェーズの少なくとも一つに関する２バス・クロック・サイク
    ルであること を特徴とする、前記装置。
25. 【請求項２５】 請求項２４に記載の装置であって： 連続したトランザクションの仲裁フェーズの開始の間の前記最小待ち時間は、
    ２バス・クロック・サイクルであり； 連続したトランザクションの要求フェーズの開始の間の前記最小待ち時間は、
    ２バス・クロック・サイクルであり； 連続したトランザクションのスヌープ・フェーズの開始の間の前記最小待ち時間
    は、２バス・クロック・サイクルであり；および 連続したトランザクションの応答フェーズの開始の間の前記最小待ち時間は、２
    バス・クロック・サイクルである ことを特徴とする、前記装置。