RU1803976C

RU1803976C - Устройство автоматической подстройки частоты

Info

Publication number: RU1803976C
Application number: SU904867919A
Authority: RU
Inventors: Алексей Федорович Фомин; Валерий Александрович Бахарев; Иван Николаевич Малышев; Виктор Иванович Шелухин; Олег Иванович Шелухин; Виктор Михайлович Артюшенко; Владимир Алексеевич Парилов
Original assignee: Московский Институт Инженеров Железнодорожного Транспорта
Priority date: 1990-09-21
Filing date: 1990-09-21
Publication date: 1993-03-23

Abstract

Использование: радиотехника. Сущность изобретени : точность подстройки при частых пропадани х сигнала повышаетс путем обеспечени режима пам ти и отключени цепи автоподстройки частоты при частом пропадании входного сигнала. 1 ил.

Description

||1зобретение относитс к радиотехнике и может быть использовано в качестве след щих измерителей и демодул торов.

Цель изобретени - повышение точности при частых пропадани х входного сигнала .:

Йа чертеже приведена блок-схема устройства автоматической подстройки частоты .

Устройство автоматической подстройки частоты содержит: цифровой фазовый детектор 1, устройство усреднени канала до- бавле,ни 2, устройство усреднени канала вычитани 3, цифровой интегратор 4, преоб- разов|атель код-частота 5, устройство добав- лени Ьвычитани 6, основной делитель 7, распределитель импульсов 8, опорный генератор , первый выделитель фронта 10, второй выделитель фронта 11, блок частотной подстройки 12, дополнительный распределителе ) импульсов 13, первый дополнительный РБ-триггер 14, второй дополнительный RS-Tpi/inep 15, первый элемент И 16, второй элемент И 17, первый счетчик 18, регистр 19, второй счетчик 20, элемент ИЛИ 21 и третий дополнительный RS-триггер 22. Первый

вход цифрового фазового детектора 1 объединен с входом первого выделител фронта 11 и входом синхронизации дополнительного распределител импульсов 13 и вл етс входом устройства. Выход основного делител 7 вл етс выходом устройства и, кроме того, соединен с входом второго выделител фронта 11 и вторым входом цифрового фазового детектора 1, первый выход которого соединен с первым входом устройства усреднени канала добавлени 2, а второй выход цифрового фазового детектора 1 соединен с первым входом устройства усреднени канала вычитани 3, выход которого соединен с входом импульсов вычитани цифрового интегратора 4 и первым входом устройства добавлени -вычитани 6. Выход устройства усреднени канала добавлени 2 соединен с вторым входом устройства добавлени -вычитани 6 и входом импульсов добавлени цифрового интегратора 4, выходы которого соединены с информационными входами преобразовател код-частота 5, тактовым входом соединенного с первым выходом распределител импульсов 8, а выход преобразовател

ел

с

00 О

СА

ю

Ј

ю

код-частота 5 соединен с третьим входом устройства добавлени -вычитани 6, четвертый вход которого соединен с вторым выходом распределител импульсов 8, соединенного с вторым выходом устройства ус- реднени канала вычитани 3. Четвертый выход распределител импульсов 8 соединен с вторым входом устройства усреднени канала добавлени 2, а вход распределител импульсов 8 объединен с тактовым входом дополнительного распределител импульсов 13 и соединен с выходом опорного генератора 9. Кроме того, выход устройства добавлени -вычитани 6 соединен с входом основного делител 7. Выходы первого выделител фронта 10 и второго выделител фронта 11 соединены соответственно с первым и вторым входами блока частотной подстройки 12. Информационные выходы блока частотной подстрой- ки 12 подключены к старшим входам цифрового интегратора 4, а информационные входы блока частотной постройки 12 подключены кЫ старшим выходам цифрового интегратора 4, Выход блока частотной подстройки 12 соединен с входом цифрового интегратора 4. Кроме того, один из входов первого элемента И 16 соединен с первым выходом дополнительного распределител импульсов 13, а другой вход - с выходом первого дополнительного RS-триггера 14, S- вход которого объединен с входом сброса первого счетчика 18 и соединен с вторым выходом дополнительного распределител импульсов 13, третий выход которого соеди- нен с одним из входов второго элемента И 17, а другой его вход соединен с выходом второго дополнительного RS-триггера 15, S- вход которого объединен с тактовым входом регистра 19 и подключен к выходу первого элемента И 16. Таковые входы счетчиков 18, 20 подключены к п тому дополнительному выходу распределител импульсов 8, причем выход первого счетчика 18 соединен с информационным входом регистра 19, а его выход соединен с входом предварительной установки со сдвигом на один разр д вправо второго счетчика 20, вход управлени предварительной записью которого подключен к выходу элемента ИЛИ 21, Вход сигнала переполнени второго счетчика 20 подключен к S-входу третьего, дополнительного триггера 22, к одному из входов элемента ИЛИ 21 и R-входам первого и второго дополнительных RS-триггеров 14, 15. Дру-

гой вход элемента ИЛИ 21 и R-вход третьего дополнительного RS-триггера подключены к выходу второго элемента И 17, а выход третьего дополнительного RS-триггера 22 подключен к входу блокировки блока частотной подстройки 12.

Claims

Формула изобретени Устройство автоматической подстройки частоты по авт. св. № 1698987, отличающеес тем, что, с целью повышени точности при частых пропадани х входного сигнала, в него введены дополнительный распределитель импульсов, тактовый вход и вход синхронизации которого подключены соответственно к выходу опорного генератора и входу устройства, последовательно соединенные первый дополнительный RS- триггер и первый элемент И, последовательно соединенные второй дополнительный RS-триггер и второй элемент И, последовательно соединенные первый счетчик и регистр , а также второй счетчик, элемент ИЛИ и третий дополнительный RS-триггер, при этом распределитель импульсов снабжен п тым выходом, подключенным к тактовым входам первого и второго счетчиков, выход сигнала переполнени второго счетчика подключен к S-входу третьего дополнительного RS-триггера, к одному из входов элемента ИЛИ и R-входам первого и второго дополнительных RS-триггеров, другой вход элемента ИЛИ и R-вход третьего дополнительного RS-триггера подключены к выходу второго элемента И, первый выход дополнительного распределител импульсов подключен к другому входу первого элемента И, второй выход - к S-входу первого дополнительного RS-триггера и входу сброса первого счетчика, а его третий выход - к другому входу второго элемента И, выход первого элемента И подключен к S-входу второго дополнительного RS-триггера и тактовому входу регистра, выход регистра подключен к входу предварительной установки со сдвигом на один разр д вправо второго счетчика , вход управлени предварительной записью которого подключен к выходу элемента ИЛИ, а выход третьего дополнительного RS-триггера подключен к входу блокировки по меньше мере одного из блоков , включенных между выходами первого и второго выделителей фронтов и входам управлени параллельной записью старших разр дов и информационными входами N старших разр дов цифрового интегратора.