SU1288907A1 - Устройство фазовой автоподстройки частоты - Google Patents

Abstract

Изобретение относитс  к радиотехнике и обеспечивает расширение полосы удержани , Цифровой фазовый детектор 1 определ ет фазовое рассогласование между входным синусоидальным сигналом и сигналом с делител  частоты (ДЧ) 4. Цифровой код, соотв. фазовому рассогласованию, проходит через усреднитель 3 и управл ет частотой цифрового генератора, состо щего из цифрового сумматора (ЦС) 7, цифрового регистра (ЦР) 9, блока 6 добавлени -вычитани  импульсов, инвертора 2, D-триггера 5, элементов И 10, 12, ИЛИ 13. С приходом на ЦР 9 тактового импульса, прошедшего с источника 8 опорных импульсов через ДЧ 11, в него записываетс  цифровой код с ЦС 7. При переполнении ЦР 9 на выходе ДС 7 формируетс  сигнал переноса, поступающий на D-триг- гер 5, а в ЦР 9 заноситс  остаток. D-триггер 5 разрешает прохождение тактовых импульсов на блок 6. При поступлении 1 с выхода элемента ИЛИ 13 блок 6 измен ет свое состо - с ние на 1. При этом фаза выходного сигнала на выходе ДЧ 4 скачком измен етс  на величину qi t (D - коэф. делени  ДЧ 4). Направление изменени  фазы определ етс  знаком кода на выходе усреднител  3. Введение D-триггера 5, элементов И 10,12, ИЛИ 13 и ДЧ 11 позвол ет за счет по- вьш1ени  тактовой частоты ЦР 9 расширить полосу удержани  устр-ва.1 ил. (§ (Л ю эо эо

Description

Ш

15

20

Изобретение относитс  к области адиотехники и может использоватьс  системах передачи цифровой инфорации .

Целью изобретени   вл етс  расшиение полосы удержани .

На чертеже представлена структура  электрическа  схема устройства азовой автоподстройки частоты.

Устройство фазовой автоподстройки астоты содержит цифровой фазовый етектор 1, инвертор 2, усреднитель , делитель 4 частоты, D-триггер 5, блок добавлени  вычитани  6 импуль- сов.цифровой сумматор 7, источник 8 опорных импульсов, цифровой регистр 9, первый элемент И 10, дополнительный делитель 11 частоты, второй элемент И 12 и элемент ИЛИ 13.

Устройство работает следующим образом .

Входной синусоидальный сигнал поступает на вход цифрового фазового детектора 1, представл ющего собой, 25 например, последовательно соединенные перемножитель, фильтр нижних частот, аналого-цифровой преобразователь . На второй вход цифрового фазового детектора 1 поступает сигнал с выхода делител  4 частоты.

Код с выхода аналого-цифрового преобразовател , вход щего в состав цифрового фазового детектора 1, поступает на усреднитель 3, который предназначен дл  уменьшени  действи  помех на точность подстройки фазы, а также дл  получени  требуемых динамических характеристик. При отсутствии фазового рассогласовани  с выхода цифрового фазового детектора 1 на вход усреднител  3 поступает нулевой код.

Выходной код усреднител  3 управл ет частотой цифрового генератора, состо щего из цифрового сумматора 7, цифрового регистра 9, блока добавлени -вычитани  6, инвертора 2, D- триггера 5, элементов И 10,12 и элемента ИЛИ 13.

Выходной код усреднител  3 складываетс  в цифровом сумматоре 7 с содержимым цифрового регистра 9. Выходной код цифрового сумматора 7 с приходом тактового импульса, поступающего с выхода дополнительного делител  11 частоты на тактовый вход цифрового регистра 9, переписываетс  в него. Если код с усреднител  3 ра30

35

40

45

50

55

5

вен 0...0, то с цифрового сумматора 7 в цифровой регистр 9 будет переписыватьс  посто нный код, а сигнал переноса в цифровом сумматоре 7 формироватьс  не будет. Если с выхода усреднител  3 поступает код, отличный от О, то. с приходом тактового импульса, к содержимому цифрового регистра 9 будет добавл тьс  (вычитатьс ) этот код. Когда содержимое цифрового регистра 9 достигнет максимального по модулю значени , равоШ .,

ного 2 , то на выходе переноса цифрового сумматора 7 сформируетс  сигнал переноса, а в цифровой регистр 9 с приходом следующего тактового импульса перепищетс  остаток

,

п + 1 X п + и - 2

где k - разр дность цифрового Сумматора 7 и цифрового регистра 9;

и - код на выходе усреднител  3. Таким образом, код цифрового регистра 9 дл  произвольного момента времени определ етс  уравнением

X n+l X п + и-2 S (,,и), где S (Z,U) r-gnU, IZ.UI.)

35

sign и

40

45

50

Выходные импульсы переноса цифрового сумматора 7 переписываютс  в D-триггер 5, разрешающий в зависимости от знака выходного кода усреднител  3 прохождение тактовых им- ггульсов на блок добавлени -вычитани  6.

В момент по влени  единицы на входе элемента ШШ 13 блок добавлени -вычитани  6 изменит на единицу количество импульсов на входе делител  частоты 4,

При добавлении-вычитании одного импульса фаза выходного сигн.ала на выходе делител  4 частоты скачком

- 4 -II - D

55

изменитс  на величину (j(

где D - коэффициент делени  делител  4 частоты.

Направление изменени  фазы определ етс  знаком кода на выходе усреднител  3.

При приращении фазы на выходе делител  4 частоты можно записать

СС п + 1 - q п

(, U).(2)

Код в цифровом регистре 9 повто- , р етс  через врем , не превышающее

где Т

период тактовых

импульсов на выходе делител  частоты .

Поэтому  вл етс  периодической функцией.

Обозначим через р период функции :

X п + р„ S X п .

Суммиру  левую и правую часть уравнений (1) и (2) в пределах от п k до п k + р - 1 и подставл   значение суммы от S (, U) на уравнени  (1) в уравнение (2), получим выражение дл  приращени  фазы выходного сигнала за врем  и t

Cf k + р - Ц) k

2

Приращение фазы св зано с приращением частоты зависимостью

t

bCfCt) f 0(S) dS C0(,(t - t

Z-iTfut, ,(4)

где Ы(S) const.

Приравнива  выражени  дл  правых частей к уравнени м (3), (4), получим выражение дл  частоты f на выходе делител  4 частоты

где

С

fo

--- - частота тактовых s

.k .

Т

импульсов на выходе

дополнительного делител  11 частоты. Таким образом, частота выходного сигнала св зана линейной зависимость с кодом усреднител  3, т.е. выходным кодом цифрового фазового детектора 1 Изменение кода на выходе цифровоВШИПИ

Заказ 7823/58 Тираж 922

Произв.-нолигр. пр-тие, г. Ужгород, ул. Проектна , 4

,

)

fO

15

20

25

30

35

40

45

ю го фазового детектора 1 мен ет частоту на выходе делител  4 и подстраивает фазу выходного сигнала под входной сигнал.

Таким образом, введение D-тригге- ра 5, элементов И и ИЛИ, дополнительного делител  11 частоты позвол ет за счет повышени  тактовой частоты цифрового регистра 9 расширить полосу удержани  устройства, равную

Af - uf - .

Claims (1)

1. Формула изобретени 

   Устройство фазовой автоподстройки частоты, содержащее последовательно соединенные источник опорных импульсов , блок добавлени -вычитани  импульсов , делитель частоты, выход которого  вл етс  выходом устройства, а дополнительный выход соединен с входом добавлени -вычитани  блока добавлени -вычитани , цифровой фазо- вьй детектор, второй вход которого  вл етс  входом устройства, усреднитель , цифровой сумматор и цифровой регистр, выходы которого соединены с вторыми входами цифрового сумматора , а также инвертор, о т л и ч а ю- щ е е с   тем, что, с целью расширени  полосы удержани , между выходом переноса цифрового сумматора и входом управлени  блока добавлени - вычитани  включены последовательно соединенные D-триггер, первый элемент И, первый вход которого соединен с выходом инвертора, и элемент ИЛИ, между инвертирующим вьрсодом D-триггера и вторым входом элемента ИЛИ включен второй элемент И,между выходом источника опорных импульсов и вторыми входаьш первого и второго элементов И включен дополнительный делитель частоты, выход которого подключен также к входу синхронизации и тактовому входу D-триггера , при этом выход знака усреднител  соединен с входом инвертора, входом знака блока добавлени -вычи- тани  и третьим входом второго элемента И.

   Подписное